JPS63244849A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS63244849A
JPS63244849A JP62078707A JP7870787A JPS63244849A JP S63244849 A JPS63244849 A JP S63244849A JP 62078707 A JP62078707 A JP 62078707A JP 7870787 A JP7870787 A JP 7870787A JP S63244849 A JPS63244849 A JP S63244849A
Authority
JP
Japan
Prior art keywords
bonding
pads
chip
power supply
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62078707A
Other languages
English (en)
Inventor
Yoshio Okada
芳夫 岡田
Noriaki Oba
大庭　憲明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP62078707A priority Critical patent/JPS63244849A/ja
Publication of JPS63244849A publication Critical patent/JPS63244849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的Ｊ （産業上の利用分野） この発明は集積回路チップ上に設けられたボンディング
パッドと外部ピンとの接続をボンディングワイヤを用い
て行なうようにした半導体集積回路に関する。
（従来の技術） 半導体集積回路（以下、ＩＣと称する）は、ウニハエ程
において半導体ウェハ上に同一回路機能を有するチップ
を多数形成し、次にこれらのチップを個々に分割した後
、チップ上に設けられている例えばアルミニュームなど
で構成されたボンディングパッドと外部ビンとをボンデ
ィングワイヤを用いて電気的に接続し、その後、バラケ
ージング工程を経て完成される。なお、ウニハエ程の途
中もしくはこれが終了した時点、さらにはパフケージン
グが完了した後にそれぞれ所定のテストが実行される。
ところで、従来のＩＣでは第２図の平面図に示すように
、ウニハエ程が終了し、個々に分割されたチップ２０上
には各種信号、電源電圧（■ｃｃ）、接地電圧（ＧＮＤ
）毎にそれぞれ独立したボンディングパッド２１が設け
られる。そして、これらのボンディングパッド２１はこ
の後、対応する外部ビン２２に対しボンディングワイヤ
２３によって電気的に接続される。
ところで、最近のＩＣ，特にメモリＩＣでは高ｊＩ積化
が進んでいる。しかし、チップサイズは極端に大きくす
ることはできず、例えばメモリＩＣの場合にはＨ，Ｈ憶
容量が４倍になってもチップサイズは１．５倍程度に押
さえる必要がある。従って、チップ内の配線パターンの
幅は集積度の増加に伴って縮小していかなければならな
い。すると、配線抵抗が増大し、動作速度の低下、信号
遅延、ノイズによる誤動作の発生、等の問題が出てきて
いる。従って第２図に示すように、１個のボンディング
パッド２１からチップ内部に電源電圧を供給する方式の
従来のＩＣでは、パッド２１に近い部分の回路は正常に
動作するが、遠い部分の回路が誤動作する可能性がある
。
このため、さらに従来のＩＣでは第３図の平面図に示す
ように、電源電圧（あるいは電源電圧と接地電圧の両方
）については２つ以上のボンディングパッド２１を設け
、それぞれ独立したボンディングワイヤ２３により、そ
れぞれ独立した外部ビン２２に電気的に接続するように
している。このようにすれば外部電源からみた配線の抵
抗が減少し、チップの内部回路の誤動作が防止できる。
ところが、この場合には外部ビン２２の数が増加してパ
ッケージが大形化するという問題がある。
さらにパッケージの外部で電源電圧用の外部ビン２２を
接続する必要があり、このＩＣを実装するボードの配線
パターン設計が複雑になる。
（発明が解決しようとする問題点） このように従来の半導体ｆＪ＋？４回路では、信号の遅
延あるいは内部回路の誤動作を防止しようとすると、パ
ッケージが大形化すると共にボードの配線パターン設計
が複雑になるという欠点がある。
そこでこの発明は、パッケージの大形化やボードの配線
パターン設計の複雑さを伴わずに信号の遅延あるいは内
部回路の誤動作を防止することができる半導体集積回路
を提供することを目的とする。
［発明の構成１ （問題点を解決するための手段） この発明の半導体集積回路は、集積回路チップと、上記
チップ上に設けられた複数のボンデイン統するボンディ
ングワイヤとから構成されている。
（作用） この発明の半導体集積回路では、集積回路チップ上に同
一信号もしくは同一電源電圧が供給される複数のボンデ
ィングパッドを設け、これらパッドどうしをボンディン
グワイヤによって電気的に接続し、しかもこれらボンデ
ィングパッドは１つの外部ビンとボンディングワイヤに
よって接続するようにしている。
（実施例） 以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明のＩＣの平面図である。
図示するように、ウニハエ程が終了し、個々に分割され
たチップ１０上には各種信号、電源電圧（Ｖｃｏ）、接
地電圧（ＧＮＤ）毎にそれぞれ独立したボンディングパ
ッドが設けられるものであるが、この実施例のものでは
電源電圧用のボンディングパッド１１が２１！ｌ設けら
れている。なお、図示する他のボンディングパッド１２
は接地電圧用のものであり、さらにこれらパッドの他に
各種信号用のものが設けられているるかここでは省略し
た。
上記電源電圧用の２個のボンディングパッド１１はボン
ディンググワイヤ１３によって相互に接続され、さらに
このうち一方のボンディングパッド１１のみがボンディ
ンググワイヤ１３によって電源電圧用の外部ビン１４に
接続されている。また、接地電圧用のボンディングパッ
ド１２を始めとするパッドは、それぞれ対応する外部ビ
ン１４に対してボンディングワイヤ１３によって電気的
に接続されている。
すなわち、上記実施例のＩＣは電源電圧用のボンディン
グパッドを２個設け、両パッドをチップ上でボンディン
グワイヤを用いて相互に接続し、さらに１個の外部ビン
に接続するように４ｆ４成したものである。
ところで、従来技術ではチップ上の配線は全てアルミニ
ューム等のパターンによって構成されており、高集積化
が進んでこれらの配線幅が縮小されていったときに抵抗
の増大が問題になっていた。
これに対して上記実施例のＩＣのように、ウェハ上のボ
ンディングパッドをワイヤにより直接に接続すれば、ボ
ンディングワイヤの断面が直径２５μｍの円であるとす
ると、その断面の面積は約４９０μｍ２となる。このよ
うな面積を持つ配線は厚みが１μｍのチップ上の配線パ
ターンに換算すると４９０μｍの幅のものと等価になる
。従って、配線幅が縮小化されることによる抵抗の増大
は問題にならなくなる。その上、チップ上の配線の数を
削減することもでき、チップサイズ縮小に伴うコストダ
ウンも実現できる。しかも、電源電圧用の外部ビンは１
個のみであるため、従来のようなパッケージの大形化、
ボードの配線パターン設計の複雑さ、等の問題は全て解
消される。
なお、この発明は上記実施例に限定されるものではなく
神々の変形が可能であることはいうまでもない。例えば
上記実施例では電源電圧用のボンディングパッドを２個
設け、これを相互に接続する場合について説明したがこ
れは２個以上のパッドを設けて相互に接続するようにし
てもよく、さちには接Ｍｌ雪圧用のパッドを２個もしく
は２１１１以上設けてこれらを相互に接続したり、又は
特定の信号パッドについても同様に実施することができ
る。
［発明の効果１ 以上説明したようにこの発明によれば、パッケージの大
形化やボードの配線パターン設計の複雑さを伴わずに信
号の遅延あるいは内部回路の誤動作を防止することがで
きる半導体集積回路を提供することができる。
【図面の簡単な説明】
第１図はこの発明の一実施例装置の構成を示す平面図、
第２図及び第３図はそれぞれ従来装置の平面図である。 １０・・・チップ、１１・・・電源電圧用のボンディン
グパッド、１２・・・接地電圧用のホンディングパッド
、１３・・・ボンディングワイヤ、１４・・・外部ビン
。 第１図 第２図 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）集積回路チップと、上記チップ上に設けられた複
    数のボンディングパッドと、上記複数のボンディングパ
    ッドのうち任意のボンディングパッドどうしを電気的に
    接続するボンディングワイヤとを具備したことを特徴と
    する半導体集積回路。
  2. （２）前記電気的に接続されるボンディングパッドには
    同一信号もしくは同一電源電圧が供給されるように共通
    の外部ピンに接続されている特許請求の範囲第１項に記
    載の半導体集積回路。
JP62078707A 1987-03-31 1987-03-31 半導体集積回路 Pending JPS63244849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62078707A JPS63244849A (ja) 1987-03-31 1987-03-31 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62078707A JPS63244849A (ja) 1987-03-31 1987-03-31 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS63244849A true JPS63244849A (ja) 1988-10-12

Family

ID=13669336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62078707A Pending JPS63244849A (ja) 1987-03-31 1987-03-31 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS63244849A (ja)

Similar Documents

Publication Publication Date Title
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US6600364B1 (en) Active interposer technology for high performance CMOS packaging application
US6713879B2 (en) Semiconductor substract with substantially matched lines
US6858472B2 (en) Method for implementing selected functionality on an integrated circuit device
US6777785B1 (en) Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US6049465A (en) Signal carrying means including a carrier substrate and wire bonds for carrying signals between the cache and logic circuitry of a microprocessor
US6933611B2 (en) Selective solder bump application
US5808877A (en) Multichip package having exposed common pads
JP4472891B2 (ja) 電源配線を統合したボールグリッドアレイパッケージ半導体装置
US5172471A (en) Method of providing power to an integrated circuit
KR930000614B1 (ko) 반도체 집적회로장치
JP3679923B2 (ja) 半導体装置
US6420781B1 (en) Method for producing emulation circuit configuration, and configuration with two integrated circuits
US6229726B1 (en) Integrated circuit chip having multiple package options
JPS63244849A (ja) 半導体集積回路
JP3914649B2 (ja) 半導体装置
JPH02267947A (ja) 半導体装置
JPS62283635A (ja) 半導体装置
JPH02241046A (ja) 半導体集積回路の製造方法
JPS60154644A (ja) 半導体装置
US20030127748A1 (en) Semiconductor package
JPH05343525A (ja) 半導体集積回路
JPH01114049A (ja) サイズ可変の集積回路チップ
JPS5821848A (ja) 集積回路装置用容器
JPH0360061A (ja) 集積回路パッケージ