JPS6324654A - 可変容量装置 - Google Patents
可変容量装置Info
- Publication number
- JPS6324654A JPS6324654A JP16874286A JP16874286A JPS6324654A JP S6324654 A JPS6324654 A JP S6324654A JP 16874286 A JP16874286 A JP 16874286A JP 16874286 A JP16874286 A JP 16874286A JP S6324654 A JPS6324654 A JP S6324654A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- capacitance
- block
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、無線機や発振装置に用いるスイッチをオン
・オフすることにより容量値を切り換える可変容量装置
に関するものである。
・オフすることにより容量値を切り換える可変容量装置
に関するものである。
この技術分野において、アナレグによって実現されて−
たものがディジタル（半導体集積回路）によって置換え
られており、オン・オフするスイッチとは、Ｐチャンネ
ル又はＮチャンネル若しくはＰ及びＮチャンネルトラン
ジスタにより構成されるアナログスイッチであり、制御
端子より制御信号を加えることによりスイッチの一端と
他端を接続又は切断するものである。ここで、スイッチ
の等価回路を簡単に表示するため第５図に示すシンボル
で表示する。第５図に示すスイッチは、制御信号が基準
電圧より高い電圧である正電圧を加えると端子（イ）（
ロ）間が接続され、基準電圧より低い電圧である負電圧
を加えると′端子（イ）（り間が切断されることを示し
ている。また、第６図は第５図で示し七スイッチと反対
に動作するスイッチを示しており、正電圧で端子（イ）
（ロ）間が切断され、負電圧で端子（イ）（ロ）間が接
続されるスイッチを示している。以下、スイッチをＰ及
びＮチャンネルトランジスタにより構成した場合につぃ
て説明する。第１図はスイッチの等価回路図であり、Ｐ
チャンネルトランジスタ（１）とＮチャンネルトランジ
スタ（２）を備え、端子（３）に正電圧を加えると、Ｎ
チャンネルトランジスタ（２）のゲート（９）に正電圧
が加わり、インバータ（４）によって変換されてＰチャ
ンネルトランジスタ（１）のゲートαＯに負電圧が加わ
る。よって、Ｎチャンネルトランジスタ（２）のリース
端子（５）とドレイン端子（７）が導通し、Ｐチャンネ
ルトランジスタ（１）のソース端子（６）とドレイン端
子（８）が導通することにより、ソース端子（５） （
６）が接続された端子Ｉとドレイン端子（７） （８）
が接続された端子α２とが接続される。逆に、端子（３
）に負電圧を印加すると、Ｐチャンネルトランジスタ（
１）及びＮチャンネルトランジスタ（２）がオフし、端
子Ｕ■間が切断される。第９図は、第７図に示したスイ
ッチを半導体集積回路パターン上に示したものであり、
◎けアルミ配線と拡散層を結ぶコンタクト、冨＝はアル
ミ配線を示す。第７図のスイッチをシンボルで示すと第
８図のようになる。
たものがディジタル（半導体集積回路）によって置換え
られており、オン・オフするスイッチとは、Ｐチャンネ
ル又はＮチャンネル若しくはＰ及びＮチャンネルトラン
ジスタにより構成されるアナログスイッチであり、制御
端子より制御信号を加えることによりスイッチの一端と
他端を接続又は切断するものである。ここで、スイッチ
の等価回路を簡単に表示するため第５図に示すシンボル
で表示する。第５図に示すスイッチは、制御信号が基準
電圧より高い電圧である正電圧を加えると端子（イ）（
ロ）間が接続され、基準電圧より低い電圧である負電圧
を加えると′端子（イ）（り間が切断されることを示し
ている。また、第６図は第５図で示し七スイッチと反対
に動作するスイッチを示しており、正電圧で端子（イ）
（ロ）間が切断され、負電圧で端子（イ）（ロ）間が接
続されるスイッチを示している。以下、スイッチをＰ及
びＮチャンネルトランジスタにより構成した場合につぃ
て説明する。第１図はスイッチの等価回路図であり、Ｐ
チャンネルトランジスタ（１）とＮチャンネルトランジ
スタ（２）を備え、端子（３）に正電圧を加えると、Ｎ
チャンネルトランジスタ（２）のゲート（９）に正電圧
が加わり、インバータ（４）によって変換されてＰチャ
ンネルトランジスタ（１）のゲートαＯに負電圧が加わ
る。よって、Ｎチャンネルトランジスタ（２）のリース
端子（５）とドレイン端子（７）が導通し、Ｐチャンネ
ルトランジスタ（１）のソース端子（６）とドレイン端
子（８）が導通することにより、ソース端子（５） （
６）が接続された端子Ｉとドレイン端子（７） （８）
が接続された端子α２とが接続される。逆に、端子（３
）に負電圧を印加すると、Ｐチャンネルトランジスタ（
１）及びＮチャンネルトランジスタ（２）がオフし、端
子Ｕ■間が切断される。第９図は、第７図に示したスイ
ッチを半導体集積回路パターン上に示したものであり、
◎けアルミ配線と拡散層を結ぶコンタクト、冨＝はアル
ミ配線を示す。第７図のスイッチをシンボルで示すと第
８図のようになる。
次に、従来の可変容量装置を第４図について説明する。
図において、α傷は制御端子α３より制御されるスイッ
チ、（イ）はスイッチαりの寄生容量を含む容量であり
、その一端がスイ、ツチα１に接続され、他端がアース
（ハ）に接続されている。また、スイッチ翰と容量αη
及びスイッチ（２）と容量（至）はスイッチ（２）と容
量（至）と同様の構成であるが、容量αηの容量値が容
量（至）の２倍、容ｉ（至）の容量値が容量（至）の４
倍であるように構成されている。さらに、スイッチαｌ
）（財）の他端は容量変化を検出するための容量変化検
出端子勾に接続され、容量（ハ）は容量変化検出端子−
に接続されたスイッチα■■υの寄生容量を含む容量を
示す。
チ、（イ）はスイッチαりの寄生容量を含む容量であり
、その一端がスイ、ツチα１に接続され、他端がアース
（ハ）に接続されている。また、スイッチ翰と容量αη
及びスイッチ（２）と容量（至）はスイッチ（２）と容
量（至）と同様の構成であるが、容量αηの容量値が容
量（至）の２倍、容ｉ（至）の容量値が容量（至）の４
倍であるように構成されている。さらに、スイッチαｌ
）（財）の他端は容量変化を検出するための容量変化検
出端子勾に接続され、容量（ハ）は容量変化検出端子−
に接続されたスイッチα■■υの寄生容量を含む容量を
示す。
さらに、動作について以下に説明する。第４図において
、制御端子（至）α４１（２）が全て％ Ｌｐの場合に
対する制御端子（至）のみが″■′の場合の容量変化検
出端子いに表われる容量変化に比べ、制御端子α４のみ
が％ Ｈｔの場合の容量変化検出端子−に表われる容量
変化は２倍である。また、制御端子（至）のみを″Ｈ′
とした場合の容量変化は制御端子＠のみを１Ｈ′とした
場合の容量変化の４倍である。このような可変容量装置
を備えた発振装置において、ＴＪ（インダクタンス）を
固定し、上述のようにして容量を変化させることによっ
て周波数等を変化させることができる。ところが、容量
酷の容量値は、スイッチα１の寄生容量を含も容量値で
あって、スイッチａ値の寄生容量０１とスイッチα窃に
接続された容量ａ２との和である。よって、容量ωの容
量値が太き一場合にはスイッチα鴨の寄生容量０１によ
る影響はあまりないが、容量ωの容量値が小さくなると
（実際は０．５−ｏＢ ｐｌＦと小さいものが要求され
ている。
、制御端子（至）α４１（２）が全て％ Ｌｐの場合に
対する制御端子（至）のみが″■′の場合の容量変化検
出端子いに表われる容量変化に比べ、制御端子α４のみ
が％ Ｈｔの場合の容量変化検出端子−に表われる容量
変化は２倍である。また、制御端子（至）のみを″Ｈ′
とした場合の容量変化は制御端子＠のみを１Ｈ′とした
場合の容量変化の４倍である。このような可変容量装置
を備えた発振装置において、ＴＪ（インダクタンス）を
固定し、上述のようにして容量を変化させることによっ
て周波数等を変化させることができる。ところが、容量
酷の容量値は、スイッチα１の寄生容量を含も容量値で
あって、スイッチａ値の寄生容量０１とスイッチα窃に
接続された容量ａ２との和である。よって、容量ωの容
量値が太き一場合にはスイッチα鴨の寄生容量０１によ
る影響はあまりないが、容量ωの容量値が小さくなると
（実際は０．５−ｏＢ ｐｌＦと小さいものが要求され
ている。
）寄生容ｆｌｔ０１と容量ａ２との関係を出すのが難し
い。
い。
仮に、寄生容量０１と容ｆｉｔｏ２の容量値が定まりな
としても、寄生容量Ｃ１と容量０２の温度係数が異なる
ため、制御端子０α１１切替えた場合の容量値に相対誤
差が出て２倍又は４倍とならなくなる。例えば、スイッ
チα９に接続された容量を０２とし、スイッチα燵翰の
寄生容量を０１とすると、スイッチ翰に接続される容量
け２（０１＋０２ ）−０１−０１＋２０２となり、寄
生容量０１と容量０２の温度係数が異なると、制御端子
＠のみをゝＨ１にした場合と制御信号α４のみを％ ａ
ｐにした場合とでは容量値が２倍より大きくなる。つ
まり、スイッチ（至）の寄生容量を含む容量錦の容量値
を基準として容量αηの相対容量値が２倍にならなくな
る。
としても、寄生容量Ｃ１と容量０２の温度係数が異なる
ため、制御端子０α１１切替えた場合の容量値に相対誤
差が出て２倍又は４倍とならなくなる。例えば、スイッ
チα９に接続された容量を０２とし、スイッチα燵翰の
寄生容量を０１とすると、スイッチ翰に接続される容量
け２（０１＋０２ ）−０１−０１＋２０２となり、寄
生容量０１と容量０２の温度係数が異なると、制御端子
＠のみをゝＨ１にした場合と制御信号α４のみを％ ａ
ｐにした場合とでは容量値が２倍より大きくなる。つ
まり、スイッチ（至）の寄生容量を含む容量錦の容量値
を基準として容量αηの相対容量値が２倍にならなくな
る。
従来の可変容量装置は以上のように構成されているので
、スイッチα窃翰（財）に接続された容量が小さい場合
、スイッチα９翰罰の寄生容量の影響が大きいので、各
スイッチ制御において良好な容量の相対精度が得られず
、ある温度で相対精度が良くてもスイッチ（至）翰（財
）の寄生容量とスイッチα！（至）（２）に接続された
容量との温度係数が異なるので、温度が変化すると相対
精度が悪くなるなどの問題点があった。
、スイッチα窃翰（財）に接続された容量が小さい場合
、スイッチα９翰罰の寄生容量の影響が大きいので、各
スイッチ制御において良好な容量の相対精度が得られず
、ある温度で相対精度が良くてもスイッチ（至）翰（財
）の寄生容量とスイッチα！（至）（２）に接続された
容量との温度係数が異なるので、温度が変化すると相対
精度が悪くなるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、温度が変化しても良好な相対精度が得られる
可変容量装置を得ることを目的とする。
たもので、温度が変化しても良好な相対精度が得られる
可変容量装置を得ることを目的とする。
この発明に係る可変容量装置は、制御端子からの入力に
より回路を接続又は切断するスイッチとこのスイッチに
直列接続された容量とで構成されるものを基本回路とし
、かつこの基本回路を相対容量比に比例した数だけ並列
接続させたものを１ブロツクとし、この１プ四ツク内の
各スイッチへの制御端子を共通としたブロックを複数ブ
ロック並列接続させたものである。
より回路を接続又は切断するスイッチとこのスイッチに
直列接続された容量とで構成されるものを基本回路とし
、かつこの基本回路を相対容量比に比例した数だけ並列
接続させたものを１ブロツクとし、この１プ四ツク内の
各スイッチへの制御端子を共通としたブロックを複数ブ
ロック並列接続させたものである。
この発明における可変容量装置は、スイッチと容量とで
構成された同じ回路の基本回路を相対容量比に比例した
数だけ並列接続したものを１ブ田ツクとし、かつこの１
ブロツク内の各基本回路の制御端子を共通としたブロッ
クを複数ブロック並列接続させたことにより、温度変化
に対する各ブロックの容量変化率を同一とする。
構成された同じ回路の基本回路を相対容量比に比例した
数だけ並列接続したものを１ブ田ツクとし、かつこの１
ブロツク内の各基本回路の制御端子を共通としたブロッ
クを複数ブロック並列接続させたことにより、温度変化
に対する各ブロックの容量変化率を同一とする。
以下、この発明の一実施例を図について説明する。第１
図において、従来装置と同一符号は同−又は相当部分を
示し、アナ党グスイッチであるスイッチ翰とスイッチα
１の寄生容量を含む容量ωとにより基本回路を構成して
いる。（イ）は１つの基本回路で構成される第１のブロ
ック、翰は２つの基本回路を並列接続させた第２のブロ
ック、いけ４つの基本回路を並列接続させた第３のブロ
ックである。υけ第１のブロック（イ）中のスイッチＱ
９を制御する制御端子、α４１ｔ；を第２のブロック陣
中の各スイッチ（２）を共通に制御する制御端子、似は
第３のブ四ツク勿中の各スイッチＱ（Ｊを共通に制御す
る制御端子である。
図において、従来装置と同一符号は同−又は相当部分を
示し、アナ党グスイッチであるスイッチ翰とスイッチα
１の寄生容量を含む容量ωとにより基本回路を構成して
いる。（イ）は１つの基本回路で構成される第１のブロ
ック、翰は２つの基本回路を並列接続させた第２のブロ
ック、いけ４つの基本回路を並列接続させた第３のブロ
ックである。υけ第１のブロック（イ）中のスイッチＱ
９を制御する制御端子、α４１ｔ；を第２のブロック陣
中の各スイッチ（２）を共通に制御する制御端子、似は
第３のブ四ツク勿中の各スイッチＱ（Ｊを共通に制御す
る制御端子である。
次に動作について説明する。第２のブロック国は基本回
路が並列に２回路接続されているため、制御端子σ３α
４（２）が全て″Ｌｌの場合に対する制御端子υだけに
％ ａ ｐ信号を加えた場合の容量変化検出端子勾に表
われて容量変化に比べ、制御端子（ロ）だけに％Ｈｊ信
号を加えた場合の容量変化検出端子いに表われる容量変
化は２倍である。また、第３のブロックいけ基本回路が
並列に４回路接続されているため、制御端子０α４（２
）が全て％ Ｌ ＃の場合に対する制御端子（２）だけ
に１Ｈ′信号を加えた場合の容量変化検出端子勾に表わ
れる容量変化に比べ、制御端子（至）だけに１Ｈ′信号
を加えた場合の容量変化検出端子−り表われる容量変化
は４倍である。このように構成されているものにおいて
、基本回路である第１のブロック（イ）の容量（２）の
容量値はスイッチ（２）の寄生容量０１とスイッチα自
からアースに接続された容ｆｔｏｚの合計であり、寄生
容量０１と容量０２の温度特性が異なっても、第２のブ
ロック］は基本回路を２回路並列接続しているので、温
度変化ニ対する第１のブロック（ハ）の容量変化に比べ
て第２のブロック翰の容ｉけ２倍変化し、第３のブロッ
ク鋤は基本回路を４回路並列接続しているので温度変化
に対する第１のブロック（イ）の容量変化に比べて第３
のブロック勿の容量は４倍変化する。
路が並列に２回路接続されているため、制御端子σ３α
４（２）が全て″Ｌｌの場合に対する制御端子υだけに
％ ａ ｐ信号を加えた場合の容量変化検出端子勾に表
われて容量変化に比べ、制御端子（ロ）だけに％Ｈｊ信
号を加えた場合の容量変化検出端子いに表われる容量変
化は２倍である。また、第３のブロックいけ基本回路が
並列に４回路接続されているため、制御端子０α４（２
）が全て％ Ｌ ＃の場合に対する制御端子（２）だけ
に１Ｈ′信号を加えた場合の容量変化検出端子勾に表わ
れる容量変化に比べ、制御端子（至）だけに１Ｈ′信号
を加えた場合の容量変化検出端子−り表われる容量変化
は４倍である。このように構成されているものにおいて
、基本回路である第１のブロック（イ）の容量（２）の
容量値はスイッチ（２）の寄生容量０１とスイッチα自
からアースに接続された容ｆｔｏｚの合計であり、寄生
容量０１と容量０２の温度特性が異なっても、第２のブ
ロック］は基本回路を２回路並列接続しているので、温
度変化ニ対する第１のブロック（ハ）の容量変化に比べ
て第２のブロック翰の容ｉけ２倍変化し、第３のブロッ
ク鋤は基本回路を４回路並列接続しているので温度変化
に対する第１のブロック（イ）の容量変化に比べて第３
のブロック勿の容量は４倍変化する。
よって、温度変化が生じても、各ブロック翰□□□鋤の
容量の相対値は常に一致する。また、基本回路は同じ回
路定数をもった回路なので、半導体集積回路上に基本回
路をパターン化して形成でき、精度良い相対容量を示す
容量列を配列できる。
容量の相対値は常に一致する。また、基本回路は同じ回
路定数をもった回路なので、半導体集積回路上に基本回
路をパターン化して形成でき、精度良い相対容量を示す
容量列を配列できる。
なお、上記実施例では第１のブロック（ハ）を基準とし
て、第２及び第３のブロック／：Ａ＠がこの第１のブロ
ック＠を整数倍並列接続させたものについて示し念か、
第２図に示すように第１のブロック（至）に基本回路を
２＠路並列接続したものを用い、第２のブロック（イ）
に基本回路を３回路並列接続したものを用いて、制御端
子０α４が全て１ＴＪ′の場合に対する制御端子０にの
み″″Ｈ′Ｈ′信号した場合の容量変化検出端子のに表
われる容量変化に比べ、制御端子α４にのみ′Ｈ′信号
を入力した場合の容量変化検出端子のに表われる容量変
化が１倍であるようにしてもよい。
て、第２及び第３のブロック／：Ａ＠がこの第１のブロ
ック＠を整数倍並列接続させたものについて示し念か、
第２図に示すように第１のブロック（至）に基本回路を
２＠路並列接続したものを用い、第２のブロック（イ）
に基本回路を３回路並列接続したものを用いて、制御端
子０α４が全て１ＴＪ′の場合に対する制御端子０にの
み″″Ｈ′Ｈ′信号した場合の容量変化検出端子のに表
われる容量変化に比べ、制御端子α４にのみ′Ｈ′信号
を入力した場合の容量変化検出端子のに表われる容量変
化が１倍であるようにしてもよい。
また、第３図疋示すように、基本回路としてスイッチα
９とこのスイッチα９に直列接続された容量ωとの他に
スイッチＱ９に並列に抵抗−やコンデンサ翰等を接続し
ても同様の効果を奏する。さらに、スイッチα９はアナ
ログスイッチに等価な回路であっても同様の効果を奏す
る。
９とこのスイッチα９に直列接続された容量ωとの他に
スイッチＱ９に並列に抵抗−やコンデンサ翰等を接続し
ても同様の効果を奏する。さらに、スイッチα９はアナ
ログスイッチに等価な回路であっても同様の効果を奏す
る。
以上のように、この発明によればスイッチと容量とで構
成された基本回路を１つ又は複数個並列接続したものを
１ブロツクとし、かつ１プヮック内の各スイッチを制御
する制御端子をブロック毎に共通とし、このプセツク内
の基本回路の数がそれぞれ異なる複数のブロックを並列
に接続し念ので、装置内の温度が変化しても常に良好な
容量の相対精度が得られ、高精度な容量を可変容量検出
端子に供給できる効果がある。
成された基本回路を１つ又は複数個並列接続したものを
１ブロツクとし、かつ１プヮック内の各スイッチを制御
する制御端子をブロック毎に共通とし、このプセツク内
の基本回路の数がそれぞれ異なる複数のブロックを並列
に接続し念ので、装置内の温度が変化しても常に良好な
容量の相対精度が得られ、高精度な容量を可変容量検出
端子に供給できる効果がある。
第１図はこの発明の一実施例による可変容量装置を示す
回路図、第２図はこの発明の他の実施例を示す可変容量
装置の回路図、第３図はこの発明の他の実施例を示す基
本回路の回路図、第４図はスイッチのｂ接点を示す記号
図、第７図けＰ及びＮチャンネルトランジスタにより構
成されるスイッチを示す回路図、第８図は第７図のスイ
ッチ回路を示す記号図、第９図は第１図のスイッチ回路
を示す概略パターン図である。 図において、０（ロ）（２）は制御端子、（至）はスイ
ッチ、苗は容量、翰＠鰭はブロックである。 なお、図中、同一符号は同一、又は相当部分を示す。
回路図、第２図はこの発明の他の実施例を示す可変容量
装置の回路図、第３図はこの発明の他の実施例を示す基
本回路の回路図、第４図はスイッチのｂ接点を示す記号
図、第７図けＰ及びＮチャンネルトランジスタにより構
成されるスイッチを示す回路図、第８図は第７図のスイ
ッチ回路を示す記号図、第９図は第１図のスイッチ回路
を示す概略パターン図である。 図において、０（ロ）（２）は制御端子、（至）はスイ
ッチ、苗は容量、翰＠鰭はブロックである。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (2)
- （１）回路を接続又は切断するスイッチと、このスイッ
チに直列接続された容量とを基本回路とし、かつこの基
本回路を１つ又は複数個並列に接続したものを１ブロツ
クとし、この１ブロツク内の基本回路数がそれぞれ異な
る複数のブロックを並列に接続させ、基本回路内のスイ
ッチを制御する制御端子を夫々ブロック毎に共通の制御
端子とした可変容量装置。 - （２）基本回路を半導体集積回路で構成したことを特徴
とする特許請求の範囲第１項記載の可変容量装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168742A JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61168742A JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324654A true JPS6324654A (ja) | 1988-02-02 |
| JP2792849B2 JP2792849B2 (ja) | 1998-09-03 |
Family
ID=15873572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168742A Expired - Fee Related JP2792849B2 (ja) | 1986-07-16 | 1986-07-16 | 半導体集積回路における可変容量装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792849B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143632A (ja) * | 1985-12-18 | 1987-06-26 | 斎藤 仁 | パン、菓子等の冷凍された食品を解凍し、蘇生する方法及びその装置 |
| JPH0420901U (ja) * | 1990-06-12 | 1992-02-21 | ||
| US5101350A (en) * | 1988-05-18 | 1992-03-31 | Toyota Jidosha Kabushiki Kaisha | Control method and apparatus for shifting automatic transmission from one position to another |
| JPH06204339A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | 高周波トランジスタ |
| JP2002057285A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 半導体集積回路装置 |
| JP2015084604A (ja) * | 2009-11-13 | 2015-04-30 | 日立金属株式会社 | 周波数調整手段用回路及びそれを用いた回路基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646316A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Programmable capacitance |
| JPS5871724A (ja) * | 1981-10-26 | 1983-04-28 | Nec Corp | デイジタル−アナログ変換回路 |
-
1986
- 1986-07-16 JP JP61168742A patent/JP2792849B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646316A (en) * | 1979-09-21 | 1981-04-27 | Hitachi Ltd | Programmable capacitance |
| JPS5871724A (ja) * | 1981-10-26 | 1983-04-28 | Nec Corp | デイジタル−アナログ変換回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143632A (ja) * | 1985-12-18 | 1987-06-26 | 斎藤 仁 | パン、菓子等の冷凍された食品を解凍し、蘇生する方法及びその装置 |
| US5101350A (en) * | 1988-05-18 | 1992-03-31 | Toyota Jidosha Kabushiki Kaisha | Control method and apparatus for shifting automatic transmission from one position to another |
| JPH0420901U (ja) * | 1990-06-12 | 1992-02-21 | ||
| JPH06204339A (ja) * | 1993-01-05 | 1994-07-22 | Nec Corp | 高周波トランジスタ |
| JP2002057285A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 半導体集積回路装置 |
| JP2015084604A (ja) * | 2009-11-13 | 2015-04-30 | 日立金属株式会社 | 周波数調整手段用回路及びそれを用いた回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2792849B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0080732B1 (en) | Semiconductor analog switch circuit using mos transistors | |
| US7816197B2 (en) | On-chip adjustment of MIMCAP and VNCAP capacitors | |
| US4393318A (en) | Sample and hold circuit | |
| JPS5951141B2 (ja) | 選局装置 | |
| JPH11265979A (ja) | 制御されたインピーダンスを有する集積回路 | |
| US4467227A (en) | Channel charge compensation switch with first order process independence | |
| US4786828A (en) | Bias scheme for achieving voltage independent capacitance | |
| US6549029B1 (en) | Circuit and method for measuring capacitance | |
| US6344780B1 (en) | Impedance adjusting circuit | |
| KR100486989B1 (ko) | 필터를 탑재한 반도체 집적 회로 | |
| US6388511B1 (en) | Filter circuit | |
| JP2792849B2 (ja) | 半導体集積回路における可変容量装置 | |
| US20210083661A1 (en) | Variable capacitance circuit | |
| US4667216A (en) | Electric resistor consisting of at least two monolithically combined mis-field effect transistors for integrated semiconductor circuits | |
| KR20060075660A (ko) | 가변 직렬 커패시터 회로 | |
| JPS61237512A (ja) | 半導体集積回路 | |
| JPH01297839A (ja) | 半導体装置 | |
| KR20020047212A (ko) | 전자 디바이스의 파라미터 측정 방법 및 장치 | |
| JPS58213459A (ja) | 半導体集積回路 | |
| JPH0465988B2 (ja) | ||
| JPS61224348A (ja) | 半導体集積回路装置 | |
| SU572662A2 (ru) | Устройство дл измерени и сигнализации скорости изменени температуры | |
| JPH03195109A (ja) | 差動増幅回路 | |
| JP3245273B2 (ja) | 半導体装置 | |
| JPH0770940B2 (ja) | 可変容量装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |