JPS6325991A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPS6325991A JPS6325991A JP16781386A JP16781386A JPS6325991A JP S6325991 A JPS6325991 A JP S6325991A JP 16781386 A JP16781386 A JP 16781386A JP 16781386 A JP16781386 A JP 16781386A JP S6325991 A JPS6325991 A JP S6325991A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic
- grown
- inp
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、〔発明の目的〕
（産業上の利用分野）
本発明は、光半導体装置に関し、特にその構造と組成を
改良した光半導体装置に関する。
改良した光半導体装置に関する。
（従来の技術）
半導体レーザのような光半導体装置においては、低閾値
、基板横モードを達成するために埋め込み型構造が用い
られる。ＩｎＰ系半導体レーザの場合は、第２図に示す
ように、ストライプ状ＩｎＧａＡｓＰ活性層（２）をｐ
型ＩｎＰ埋め込み層（４）とｎ型ＩｎＰ埋め込み層（５
）とからなるｐ−ｎ逆接合半導体層で埋め込み、更にＩ
ｎＰクラッド＠ （３）を成長させ、そげ上にＩｎＧａ
ＡｓＰオーミック層（６）を成長させている。
、基板横モードを達成するために埋め込み型構造が用い
られる。ＩｎＰ系半導体レーザの場合は、第２図に示す
ように、ストライプ状ＩｎＧａＡｓＰ活性層（２）をｐ
型ＩｎＰ埋め込み層（４）とｎ型ＩｎＰ埋め込み層（５
）とからなるｐ−ｎ逆接合半導体層で埋め込み、更にＩ
ｎＰクラッド＠ （３）を成長させ、そげ上にＩｎＧａ
ＡｓＰオーミック層（６）を成長させている。
しかしながら、ＩｎＰクラッド層（３）はキャリアｉ度
を十分に高くすることができず、上述の構成では低抵抗
レーザダイオードが得られにくい。
を十分に高くすることができず、上述の構成では低抵抗
レーザダイオードが得られにくい。
（発明が解決しようとする問題点）
従来技術では半導体レーザの低抵抗化が出来ず、高速化
が困難でめった。
が困難でめった。
本発明は、低抵抗で高速動作が可能な光半導体装置を提
供することを目的とする。
供することを目的とする。
（発明の構成〕
（問題点を解決するための手段）
本発明は、ＩｎＧａＡｓＰ層を■ｎＰクラッド層で挟み
こんだストライプ層の両側面を異なる２つの導電型のＩ
ｎＰ層で埋め込み、ＩｎＰクラッド層とＩｎＰ埋め込み
層の上にＩｎＧａＡｓまたはＩｎＧａＡｓＰオーミック
層を成長させたことを￥ｆ徴とする光半導体装置でおる
。
こんだストライプ層の両側面を異なる２つの導電型のＩ
ｎＰ層で埋め込み、ＩｎＰクラッド層とＩｎＰ埋め込み
層の上にＩｎＧａＡｓまたはＩｎＧａＡｓＰオーミック
層を成長させたことを￥ｆ徴とする光半導体装置でおる
。
（作用）
半導体レーザのような光半導体装置においては、光変調
速度は埋め込み層の空乏層容量とオーミック層の抵抗の
積によって決まるＣＲ時定数に支配される。本発明は、
特にオーミック層を低抵抗化することにより、このＣＲ
時定数を低くする。
速度は埋め込み層の空乏層容量とオーミック層の抵抗の
積によって決まるＣＲ時定数に支配される。本発明は、
特にオーミック層を低抵抗化することにより、このＣＲ
時定数を低くする。
（実施例）
以下、本発明を典型的な実施例を示す第１図を参照して
説明する。第１図は本発明の光半導体装置゛の断面構造
を示す図である。なおこの実施例は、発明を埋め込み型
レーザダイオードに適用したものでおる。
説明する。第１図は本発明の光半導体装置゛の断面構造
を示す図である。なおこの実施例は、発明を埋め込み型
レーザダイオードに適用したものでおる。
まず、ｎ型ＩｎＰ半導体基板（１）上にｎ型ＩｎＰクラ
ッド（９）を、クラッド（９）上にＪｎＱａ、Ａ、ＳＰ
活性層（２）を、更にその活性層（２）の上にｐ型Ｉｎ
Ｐクラッド（３）を順次成長させる。次に、ｐ型ＩｎＰ
クラッド（３）上に幅２μｍ以下のストライブ状の３ｉ
０２膜マスクを形成し、化学エツチング処理をほどこし
、このヘテロ接合構造をストライブ状に形成する。更に
、５ｉ０２膜マスクをつけた状態で、ｐ型ＩｎＰ埋め込
み層（４）とｎ型ＩｎＰ埋め込み層（５）を順次成長さ
せストライブ状へテロ接合構造を埋め込む。この成長で
は、ストライブ状へテロ接合構造の上にＳ ｉ Ｏ２膜
が形成されているため、通常使用される液相法による結
晶成長では、ＳｉＯ２の上には結晶が成長しないａなお
、この成長工程では、第１図に示すように、ｎ型ＩｎＰ
埋め込み＠（５）をｐ型ＩｎＰクラッド（３）の表面よ
りも突出させる。
ッド（９）を、クラッド（９）上にＪｎＱａ、Ａ、ＳＰ
活性層（２）を、更にその活性層（２）の上にｐ型Ｉｎ
Ｐクラッド（３）を順次成長させる。次に、ｐ型ＩｎＰ
クラッド（３）上に幅２μｍ以下のストライブ状の３ｉ
０２膜マスクを形成し、化学エツチング処理をほどこし
、このヘテロ接合構造をストライブ状に形成する。更に
、５ｉ０２膜マスクをつけた状態で、ｐ型ＩｎＰ埋め込
み層（４）とｎ型ＩｎＰ埋め込み層（５）を順次成長さ
せストライブ状へテロ接合構造を埋め込む。この成長で
は、ストライブ状へテロ接合構造の上にＳ ｉ Ｏ２膜
が形成されているため、通常使用される液相法による結
晶成長では、ＳｉＯ２の上には結晶が成長しないａなお
、この成長工程では、第１図に示すように、ｎ型ＩｎＰ
埋め込み＠（５）をｐ型ＩｎＰクラッド（３）の表面よ
りも突出させる。
埋め込み層（４）、（５）を成長後、ＳｉＯ２膜を化学
エツチング処理で除去する。その後、ｐ型ＩｎＰクラッ
ド（３）、ｎ型ＩｎＰ埋め込み＠（５）の上にＩｎＧａ
Ａｓ組成のオーミック層（６）を成長させる。次に基板
（１）とオーミック層（６）上にそれぞれの導電型に依
存したオーミック電極（７）、 （８）を形成する。な
お、半導体レーザの横モード制御のためには、ＩｎＧａ
ＡｓＰ活性層（２）の幅は２μｍ以下が望ましい。従っ
て、５ｉ０２マスクのストライブ幅で活性層（２）の幅
が正確に化学エツチングできるように、ｐ型ＩｎＰクラ
ッド、ｆｌ（３）の厚さを２μｍ以下とすることが好ま
しい。
エツチング処理で除去する。その後、ｐ型ＩｎＰクラッ
ド（３）、ｎ型ＩｎＰ埋め込み＠（５）の上にＩｎＧａ
Ａｓ組成のオーミック層（６）を成長させる。次に基板
（１）とオーミック層（６）上にそれぞれの導電型に依
存したオーミック電極（７）、 （８）を形成する。な
お、半導体レーザの横モード制御のためには、ＩｎＧａ
ＡｓＰ活性層（２）の幅は２μｍ以下が望ましい。従っ
て、５ｉ０２マスクのストライブ幅で活性層（２）の幅
が正確に化学エツチングできるように、ｐ型ＩｎＰクラ
ッド、ｆｌ（３）の厚さを２μｍ以下とすることが好ま
しい。
半導体レーザのオーミック抵抗は、電極（７）とｐ型オ
ーミック層（６）との接合抵抗とｐ型オーミック層（６
）の比抵抗できまる。接合抵抗を小さくするにはｐ型オ
ーミック層（６）への不純物高濃度添加によるキャリア
濃度増加が必要であるが、ＩｎＰ組成では１０１９ｃＩ
ｎ−３以上のキャリア濃度にするには困難である。これ
に対して、ＩｎＧａＡｓ組成では容易に高濃度添加が可
能であり、低抵抗とできる。
ーミック層（６）との接合抵抗とｐ型オーミック層（６
）の比抵抗できまる。接合抵抗を小さくするにはｐ型オ
ーミック層（６）への不純物高濃度添加によるキャリア
濃度増加が必要であるが、ＩｎＰ組成では１０１９ｃＩ
ｎ−３以上のキャリア濃度にするには困難である。これ
に対して、ＩｎＧａＡｓ組成では容易に高濃度添加が可
能であり、低抵抗とできる。
更にバンドギャップがＩｎＰの場合１．３５ ｅＶで必
るのに対し、Ｉｒ１ＧａＡＳの場合０．７５ｅＶと約１
７２と小さく、オーミック接合が極めて容易でおる。
るのに対し、Ｉｒ１ＧａＡＳの場合０．７５ｅＶと約１
７２と小さく、オーミック接合が極めて容易でおる。
即ち、ＩｎＧａＡｓをオーミック層とすることにより、
高濃度キャリアによる低抵抗層とでき、更にバンドギャ
ップが小ざく、レーザダイオード抵抗を小さくできる。
高濃度キャリアによる低抵抗層とでき、更にバンドギャ
ップが小ざく、レーザダイオード抵抗を小さくできる。
また更に、レーザダイオードの高速化のためには、埋め
込み層（４）、（５）のｐ−ｎ接合の空乏層の容量を低
減することが好ましい。ｎ型ＩｎＰ埋め込み層（５）の
空乏層容量低減にはキャリア濃度低減と層厚の増大が必
要であるが、本実施例の如り５１０２被覆による埋め込
み層（４）、（５）の成長では、十分な厚さのｎ型Ｉｎ
Ｐ埋め込み層（５）の成長が可能でおる。特に、埋め込
み層の容量を小さくするためには、ｎ型ＩｎＰ埋め込み
層（５）のキャリア濃度は２Ｘ１０１６ｃｍ″′３以下
にすると効果的で必る。またｎ型ＩｎＰ埋め込み層（５
）の厚さを１μｍ以上にすることで容量の低減はより容
易になる。
込み層（４）、（５）のｐ−ｎ接合の空乏層の容量を低
減することが好ましい。ｎ型ＩｎＰ埋め込み層（５）の
空乏層容量低減にはキャリア濃度低減と層厚の増大が必
要であるが、本実施例の如り５１０２被覆による埋め込
み層（４）、（５）の成長では、十分な厚さのｎ型Ｉｎ
Ｐ埋め込み層（５）の成長が可能でおる。特に、埋め込
み層の容量を小さくするためには、ｎ型ＩｎＰ埋め込み
層（５）のキャリア濃度は２Ｘ１０１６ｃｍ″′３以下
にすると効果的で必る。またｎ型ＩｎＰ埋め込み層（５
）の厚さを１μｍ以上にすることで容量の低減はより容
易になる。
従って本発明による光半導体装置では、低抵抗で且つ低
容量のレーザダイオードが得られ、基本モードで高速な
変調が可能となる。
容量のレーザダイオードが得られ、基本モードで高速な
変調が可能となる。
（発明の他の実施例）
上述実施例で用いたＩｎＧａＡｓからなるオーミック層
（６）はＩｎＧａＡｓＰ層を用いても同等の効果が得ら
れる。またＩｎＧａＡｓＰとＩ ｒｌＧａＡｓの積層に
しても同等の効果が得られる。更に、活性層（２）とク
ラッド層（３）との間、または活性層（２）とクドッド
（９）との間にＩｎＧａＡｓＰ先導波路層を形成するこ
とで発振モードの制御が可能となるが、このような＠造
においても本発明は適応できる。
（６）はＩｎＧａＡｓＰ層を用いても同等の効果が得ら
れる。またＩｎＧａＡｓＰとＩ ｒｌＧａＡｓの積層に
しても同等の効果が得られる。更に、活性層（２）とク
ラッド層（３）との間、または活性層（２）とクドッド
（９）との間にＩｎＧａＡｓＰ先導波路層を形成するこ
とで発振モードの制御が可能となるが、このような＠造
においても本発明は適応できる。
以上のように本発明によれば、低抵抗、低容量で基本横
モードで発撮する光半導体装置が得られる。
モードで発撮する光半導体装置が得られる。
第１図は本発明の一実施例を示す断面図、第２図は従来
例を説明する断面図でおる。 （１）・・・ｎ型ＩｎＰ基板、 （２）−Ｉ ｎ Ｇ ａ Ａ Ｓ Ｐ活性層、（３）・
・・ｐ型１ｎＰクラッド層、 （４）・・・ｐ型１ｎＰ埋め込み層、 （５）・・・ｐ型ＩｎＰ埋め込み層、 （６）−Ｄ型ＩｎＧａＡｓ層、 （７）・・・ｎ−オーミック電極、 （８）・・・ｐ−オーミック電極、 （９）・・・ｎ型ＩｎＰクラッド層。 代理人 弁理士 則 近 憲 佑 同 大胡典夫 第１図 第２図
例を説明する断面図でおる。 （１）・・・ｎ型ＩｎＰ基板、 （２）−Ｉ ｎ Ｇ ａ Ａ Ｓ Ｐ活性層、（３）・
・・ｐ型１ｎＰクラッド層、 （４）・・・ｐ型１ｎＰ埋め込み層、 （５）・・・ｐ型ＩｎＰ埋め込み層、 （６）−Ｄ型ＩｎＧａＡｓ層、 （７）・・・ｎ−オーミック電極、 （８）・・・ｐ−オーミック電極、 （９）・・・ｎ型ＩｎＰクラッド層。 代理人 弁理士 則 近 憲 佑 同 大胡典夫 第１図 第２図
Claims (1)
- ＩｎＧａＡｓＰ活性層をＩｎＰクラッド層で挟みこんだ
ストライプ層の両側面を異なる２つの導電型のＩｎＰ埋
め込み層で埋め込み、前記ＩｎＰクラッド層と前記Ｉｎ
Ｐ埋め込み層の上にＩｎＧａＡｓまたはＩｎＧａＡｓＰ
オーミック層を成長させたことを特徴とする光半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16781386A JPS6325991A (ja) | 1986-07-18 | 1986-07-18 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16781386A JPS6325991A (ja) | 1986-07-18 | 1986-07-18 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6325991A true JPS6325991A (ja) | 1988-02-03 |
Family
ID=15856580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16781386A Pending JPS6325991A (ja) | 1986-07-18 | 1986-07-18 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6325991A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202333A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 埋め込み構造半導体光導波路素子の製造方法 |
| US5721751A (en) * | 1993-10-28 | 1998-02-24 | Nippon Telegraph & Telephone Corporation | Semiconductor laser |
-
1986
- 1986-07-18 JP JP16781386A patent/JPS6325991A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721751A (en) * | 1993-10-28 | 1998-02-24 | Nippon Telegraph & Telephone Corporation | Semiconductor laser |
| JPH07202333A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 埋め込み構造半導体光導波路素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6325991A (ja) | 光半導体装置 | |
| JPS60169184A (ja) | 半導体レ−ザ | |
| JPS63124484A (ja) | 半導体レ−ザ素子 | |
| JPS61102086A (ja) | 半導体レ−ザ | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JP3034688B2 (ja) | 半導体装置 | |
| JPS6021586A (ja) | 化合物半導体装置 | |
| JPS60126880A (ja) | 半導体レ−ザ装置 | |
| JPS63169086A (ja) | 埋込型半導体レ−ザの製造方法 | |
| JPS58114478A (ja) | 半導体レ−ザ | |
| JPS63129687A (ja) | 半導体レ−ザ及びその製造方法 | |
| JPS6239088A (ja) | 半導体レ−ザ | |
| JPS6344790A (ja) | 半導体レ−ザ装置 | |
| JPS6292385A (ja) | 半導体レ−ザ | |
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPH02156591A (ja) | 半導体レーザ | |
| JPS62133789A (ja) | 半導体レ−ザ | |
| JPH01305586A (ja) | 半導体レーザ素子の製造方法 | |
| JPH01185988A (ja) | 半導体発光素子及びその製造方法 | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPS62158386A (ja) | 半導体レ−ザ素子 | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPS6346789A (ja) | 高抵抗埋め込み型半導体レ−ザ | |
| JPS62172781A (ja) | 半導体レ−ザ及びその製造方法 |