JPS63260159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63260159A JPS63260159A JP62094409A JP9440987A JPS63260159A JP S63260159 A JPS63260159 A JP S63260159A JP 62094409 A JP62094409 A JP 62094409A JP 9440987 A JP9440987 A JP 9440987A JP S63260159 A JPS63260159 A JP S63260159A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- conductivity type
- type
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
- H10D84/658—Integrated injection logic integrated in combination with analog structures
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に集積注入論理回路（Ｉ
ｎｔｅｇｌａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
、以下Ｉ２Ｌという）と通常のバイポーラトランジスタ
とを同一基板上に有する半導体装置に関する。
ｎｔｅｇｌａｔｅｄ Ｉｎｊｅｃｔｉｏｎ Ｌｏｇｉｃ
、以下Ｉ２Ｌという）と通常のバイポーラトランジスタ
とを同一基板上に有する半導体装置に関する。
第３図は、Ｉ２ＬとＮＰＮ）ランジスタとが共存した従
来の集積回路の構造を示す断面図である。
来の集積回路の構造を示す断面図である。
図中、Ａ部はＩ２Ｌの領域でありＢ部はＩ２Ｌと共存す
る通常のＮＰＮトランジスタの領域である。
る通常のＮＰＮトランジスタの領域である。
Ｐ−型半導体基板１には２つのＮ＋＋第１埋込層２が形
成されており、この埋込層２上にＮ−型エピタキシャル
層３が形成されている。このエピタキシャル層３は半導
体基板１に形成されたＰ生型の絶縁分離領域４により複
数の領域に分離されている。Ａ部にはＮ＋型オカラ−領
域５Ｎ＋＋第１埋込層２に到達するように形成されてお
り、Ｎ＋型オカラ−領域５挾まれた領域のエピタキシャ
ル層３には、逆動作ＮＰＮトランジスタの内部ベース領
域となるＰ型第１ベース領域６ａ、Ｐ＋型インジェクタ
領域７ａ、及び逆動作ＮＰＮ）ランジスタの外部ベース
領域となるＰ＋型第２ベース領域７ｂが形成されている
。また、カラー領域５の表面には、逆動作ＮＰＮ）ラン
ジスタのＮ＋＋エミッタコンタクト領域８ａが形成され
ている。更に、第１ベース領域６ａ内には、逆動作ＮＰ
Ｎ）ランジスタのＮ＋＋コレクタ領域８ｂが形成されて
いる。なお、第１ベース領域６ａは、第２ベース領域７
ｂに比して低濃度であり、またエピタキシャル層３内に
深く形成されている。更に、第１ベー′ス領域６ａは、
インジェクタ領域７ａ側の第２ベース領域７ｂにおける
インジェクタ領域７ａに対向する面Ｓ１よりも、コレク
タ領域８ｂ側に形成されている。
成されており、この埋込層２上にＮ−型エピタキシャル
層３が形成されている。このエピタキシャル層３は半導
体基板１に形成されたＰ生型の絶縁分離領域４により複
数の領域に分離されている。Ａ部にはＮ＋型オカラ−領
域５Ｎ＋＋第１埋込層２に到達するように形成されてお
り、Ｎ＋型オカラ−領域５挾まれた領域のエピタキシャ
ル層３には、逆動作ＮＰＮトランジスタの内部ベース領
域となるＰ型第１ベース領域６ａ、Ｐ＋型インジェクタ
領域７ａ、及び逆動作ＮＰＮ）ランジスタの外部ベース
領域となるＰ＋型第２ベース領域７ｂが形成されている
。また、カラー領域５の表面には、逆動作ＮＰＮ）ラン
ジスタのＮ＋＋エミッタコンタクト領域８ａが形成され
ている。更に、第１ベース領域６ａ内には、逆動作ＮＰ
Ｎ）ランジスタのＮ＋＋コレクタ領域８ｂが形成されて
いる。なお、第１ベース領域６ａは、第２ベース領域７
ｂに比して低濃度であり、またエピタキシャル層３内に
深く形成されている。更に、第１ベー′ス領域６ａは、
インジェクタ領域７ａ側の第２ベース領域７ｂにおける
インジェクタ領域７ａに対向する面Ｓ１よりも、コレク
タ領域８ｂ側に形成されている。
Ｂ部には、通常のＮＰＮトランジスタのＰ＋型ベース領
域７ｃ、Ｎゝ型エミッタ領域８ｃ、及びＮ十型コレクタ
コンタクト領域８ｄが形成されている。なお、酸化膜９
が半導体装置の表面を覆っており、この酸化膜９に設け
られた開口を介してＩ２Ｌのインジェクタ、エミッタ、
ベース及びコレクタの各電極パターン１０．１１，１２
．１３並びにＮＰＮ）ランジスタのエミッタ、ベース及
びコレクタの各電極パターン１４．１５．１６が形成さ
れている。
域７ｃ、Ｎゝ型エミッタ領域８ｃ、及びＮ十型コレクタ
コンタクト領域８ｄが形成されている。なお、酸化膜９
が半導体装置の表面を覆っており、この酸化膜９に設け
られた開口を介してＩ２Ｌのインジェクタ、エミッタ、
ベース及びコレクタの各電極パターン１０．１１，１２
．１３並びにＮＰＮ）ランジスタのエミッタ、ベース及
びコレクタの各電極パターン１４．１５．１６が形成さ
れている。
このように構成された従来の半導体装置には以下に示す
利点がある。
利点がある。
（１）ＮＰＮトランジスタのエミッタ接地電流増幅率（
以下、ｈＦＥという）と独立的に逆動作ＮＰＮトランジ
スタのインジェクタオープン時の電流増幅率（以下、Ｂ
ｕｐという）を高く制御することができる。
以下、ｈＦＥという）と独立的に逆動作ＮＰＮトランジ
スタのインジェクタオープン時の電流増幅率（以下、Ｂ
ｕｐという）を高く制御することができる。
（２）逆動作ＮＰＮ）ランジスタにおいては、電流が低
い方が接合容量を小さくすることができる。
い方が接合容量を小さくすることができる。
上述の半導体装置においては、第１ベース領域６ａを低
濃度で形成しているため、この低電流における動作速度
を向上させることができる。
濃度で形成しているため、この低電流における動作速度
を向上させることができる。
（３）逆動作ＮＰＮ）ランジスタの第１ベース領域６ａ
を深く形成しているため、第１ベース領域６ａと埋込層
２との間の実効エピタキシャル層く以下、Ｗｏ鳳という
）が比較的小さい、このため、第１ベース領域６ａが浅
い場合に比してエピタキシャル層３内でのホールの蓄積
が減少し、大電流における動作速度を一応は向上させる
ことができる。
を深く形成しているため、第１ベース領域６ａと埋込層
２との間の実効エピタキシャル層く以下、Ｗｏ鳳という
）が比較的小さい、このため、第１ベース領域６ａが浅
い場合に比してエピタキシャル層３内でのホールの蓄積
が減少し、大電流における動作速度を一応は向上させる
ことができる。
しかしながら、従来のＩ２Ｌにおいては、更に一層の高
速化、特に大電流における高速化を狙う場合には限界が
ある。その理由として以下のことが考えられる。
速化、特に大電流における高速化を狙う場合には限界が
ある。その理由として以下のことが考えられる。
つまり、Ｉ２ＬにおいてＷ ｅ ｐ Ｉを可及的に小さ
くし通常のＮＰＮ）ランジスタのエミッタコレクタ間耐
圧（以下、ＢＶＣＥＯという）を確保するプロセス条件
においては、逆動作ＮＰＮ）ランジスタの低濃度の第１
ベース領域６ａをＷ＠ｐｌが実質的にＯになるように深
く形成することができない。
くし通常のＮＰＮ）ランジスタのエミッタコレクタ間耐
圧（以下、ＢＶＣＥＯという）を確保するプロセス条件
においては、逆動作ＮＰＮ）ランジスタの低濃度の第１
ベース領域６ａをＷ＠ｐｌが実質的にＯになるように深
く形成することができない。
即ち、第１ベース領域６ａを埋込層２に到達させること
ができない。このため、逆動作ＮＰＮ）ランジスタの第
１ベース領域６ａの直下のエピタキシャル層３において
ホールの蓄積が増大し、高速化に限界がある。
ができない。このため、逆動作ＮＰＮ）ランジスタの第
１ベース領域６ａの直下のエピタキシャル層３において
ホールの蓄積が増大し、高速化に限界がある。
本発明はかかる事情に鑑みてなされたものであって、同
一基板上にバイポーラトランジスタが形成されたＩ２Ｌ
の動作速度を、通常のバイポーラトランジスタの耐圧Ｂ
Ｖｃｉｏを低下させることなく、大電流において更に一
層高速化することができる半導体装置を提供することを
目的とする。
一基板上にバイポーラトランジスタが形成されたＩ２Ｌ
の動作速度を、通常のバイポーラトランジスタの耐圧Ｂ
Ｖｃｉｏを低下させることなく、大電流において更に一
層高速化することができる半導体装置を提供することを
目的とする。
本発明に係る半導体装置は、一導電型半導体基板と、こ
の半導体基板上に形成された他の導電型の第１エピタキ
シャル層と、この第１エピタキシャル層に比し低濃度に
形成された他の導電型の第２エピタキシャル層と、前記
第１．第２エピタキシャル層を第１．第２の島内に分離
する一導電型の分離領域と、前記第１．第２の島内にお
ける前記半導体基板と前記第１エピタキシャル層との境
界領域に形成された他の導電型の第１埋°込層と、を有
する。
の半導体基板上に形成された他の導電型の第１エピタキ
シャル層と、この第１エピタキシャル層に比し低濃度に
形成された他の導電型の第２エピタキシャル層と、前記
第１．第２エピタキシャル層を第１．第２の島内に分離
する一導電型の分離領域と、前記第１．第２の島内にお
ける前記半導体基板と前記第１エピタキシャル層との境
界領域に形成された他の導電型の第１埋°込層と、を有
する。
そして、この半導体装置のバイポーラトランジスタは前
記第１の島内の前記第１．第２エピタキシャル層をコレ
クタ領域とし、前記第２エピタキシャル層表面より形成
された一導電型第１領域をベース領域とし、前記第１領
域内に形成された他の導電型の第２領域をエミッタ領域
とする。
記第１の島内の前記第１．第２エピタキシャル層をコレ
クタ領域とし、前記第２エピタキシャル層表面より形成
された一導電型第１領域をベース領域とし、前記第１領
域内に形成された他の導電型の第２領域をエミッタ領域
とする。
また、横方向トランジスタは、前記第２の島内の前記第
１．第２エピタキシャル層をベース領域とし前記第２エ
ピタキシャル層表面から形成され相互に離間する一導電
型の第３領域及び第４領域を夫々エミッタ及びコレクタ
領域とする。
１．第２エピタキシャル層をベース領域とし前記第２エ
ピタキシャル層表面から形成され相互に離間する一導電
型の第３領域及び第４領域を夫々エミッタ及びコレクタ
領域とする。
更に、縦方向トランジスタは、前記第１．第２エピタキ
シャル層をエミッタ領域とし、前記第４領域を外部ベー
ス領域とし、前記第４領域に比し低濃度かつ深く形成さ
れしかも少なくとも前記第４領域における前記第３領域
に対向する面よりも内側に形成された一導電型の第５領
域を内部ベース領域とし、前記第５領域内に形成され少
なくとも１個の他の導電型の第６領域をコレクタ領域と
する。
シャル層をエミッタ領域とし、前記第４領域を外部ベー
ス領域とし、前記第４領域に比し低濃度かつ深く形成さ
れしかも少なくとも前記第４領域における前記第３領域
に対向する面よりも内側に形成された一導電型の第５領
域を内部ベース領域とし、前記第５領域内に形成され少
なくとも１個の他の導電型の第６領域をコレクタ領域と
する。
本発明は、前記第１領域が前記第２エピタキシャル層内
に止まって形成される一方、前記第５領域が前記第１エ
ピタキシャル層内に到達するように形成されていること
を特徴として構成されている。
に止まって形成される一方、前記第５領域が前記第１エ
ピタキシャル層内に到達するように形成されていること
を特徴として構成されている。
本発明においては、１層目を高濃度の第１エピタキシャ
ル層、２層目を低濃度の第２エピタキシャル層とする２
層エピタキシャル層構造を有する。
ル層、２層目を低濃度の第２エピタキシャル層とする２
層エピタキシャル層構造を有する。
例えば、一導電型をＰ型、他の導電型をＮ型とすると、
Ｉ２Ｌ部の内部ベース領域となるＰ型第１ペース領域（
第５領域）を高濃度の第１エピタキシャル層に到達する
ように形成する。一方、通常のＮＰＮ）ランジスタ部に
おいては、Ｐ十型ベース領域（第１領域）を低濃度の第
２エピタキシャル層内に止まるように形成する。
Ｉ２Ｌ部の内部ベース領域となるＰ型第１ペース領域（
第５領域）を高濃度の第１エピタキシャル層に到達する
ように形成する。一方、通常のＮＰＮ）ランジスタ部に
おいては、Ｐ十型ベース領域（第１領域）を低濃度の第
２エピタキシャル層内に止まるように形成する。
これにより、通常のＮＰＮ）ランジスタの耐圧（ＢＶＣ
ＥＯ）を低下させることなく、Ｉ２Ｌの大電流及び低電
流における高速化を実現することができる。
ＥＯ）を低下させることなく、Ｉ２Ｌの大電流及び低電
流における高速化を実現することができる。
以下、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の実施例に係る半導体装置を示す構造断
面図である。
面図である。
図中、Ａ部はＩ２Ｌの領域でありＢ部はＩ２Ｌと共存す
る通常のＮＰＮトランジスタの領域である。Ａ部及びＢ
部におけるＰ−型半導体基板１には夫々Ｎ＋型第１埋込
層２が形成されており、この埋込層２上にＮ型第１エピ
タキシャル層３ｏ及びＮ−型エピタキシャル層３００が
この順に積層されて形成されている。第１エピタキシャ
ル層３“Ｏは第２エピタキシャル層３００より高濃度で
あり、この第１．第２エピタキシヤル層３０，３００は
半導体基板１に形成されたＰ１型の絶縁分離領域４によ
りＡ部とＢ部とに分離されている。Ａ部にはＮ＋型オカ
ラ−領域５Ｎ＋＋第１埋込層２に到達するように形成さ
れており、Ｎ生型カラー領域５に挾まれた領域のエピタ
キシャル層３０には、逆動作ＮＰｒ１ランジスタの内部
ベース領域となるＰ型第１ベース領域６ａ、Ｐ中型イン
ジェクタ領域７ａ、及び逆動作ＮＰＮ）ランジスタの外
部ベース領域となるＰ＋型第２ベース領域７ｂが形成さ
れている。この場合に、Ｐ型第１ベース領域６ａはＮ型
第１エピタキシャル層３０に到達するように深く形成さ
れている。また、カラー領域５の表面には、逆動作ＮＰ
Ｎ）ランジスタのＮ４型エミツタコンタクト領域８ａが
形成されている。更に、第１ベース領域６ａ内には、逆
動作ＮＰＮトランジスタのＮ＋＋コレクタ領域８ｂが形
成されている。なお、第１ベース領域６ａは、インジェ
クタ領域７ａ側の第２ベース領域７ｂにおけるインジェ
クタ領域７ａに対向する面Ｓ１よりも、コレクタ領域８
ｂ側に形成されている。
る通常のＮＰＮトランジスタの領域である。Ａ部及びＢ
部におけるＰ−型半導体基板１には夫々Ｎ＋型第１埋込
層２が形成されており、この埋込層２上にＮ型第１エピ
タキシャル層３ｏ及びＮ−型エピタキシャル層３００が
この順に積層されて形成されている。第１エピタキシャ
ル層３“Ｏは第２エピタキシャル層３００より高濃度で
あり、この第１．第２エピタキシヤル層３０，３００は
半導体基板１に形成されたＰ１型の絶縁分離領域４によ
りＡ部とＢ部とに分離されている。Ａ部にはＮ＋型オカ
ラ−領域５Ｎ＋＋第１埋込層２に到達するように形成さ
れており、Ｎ生型カラー領域５に挾まれた領域のエピタ
キシャル層３０には、逆動作ＮＰｒ１ランジスタの内部
ベース領域となるＰ型第１ベース領域６ａ、Ｐ中型イン
ジェクタ領域７ａ、及び逆動作ＮＰＮ）ランジスタの外
部ベース領域となるＰ＋型第２ベース領域７ｂが形成さ
れている。この場合に、Ｐ型第１ベース領域６ａはＮ型
第１エピタキシャル層３０に到達するように深く形成さ
れている。また、カラー領域５の表面には、逆動作ＮＰ
Ｎ）ランジスタのＮ４型エミツタコンタクト領域８ａが
形成されている。更に、第１ベース領域６ａ内には、逆
動作ＮＰＮトランジスタのＮ＋＋コレクタ領域８ｂが形
成されている。なお、第１ベース領域６ａは、インジェ
クタ領域７ａ側の第２ベース領域７ｂにおけるインジェ
クタ領域７ａに対向する面Ｓ１よりも、コレクタ領域８
ｂ側に形成されている。
Ｂ部には、通常のＮＰＮトランジスタのＰ＋型ベース領
域７ｃ、Ｎ＋＋エミッタ領域８ｃ、及びＮ“型コレクタ
コンタクト領域８ｄが形成されている。また、半導体装
置の表面を覆う酸化膜９に設けられた開口を介して、ｒ
２Ｌのインジェクタ、エミッタ、ベース及びコレクタの
各電極パターン１０．１１，１２．１３並びにＮＰＮ）
ランジスタのエミッタ、ベース及びコレクタの各電極パ
ターン１４，１５．１６が形成されている。
域７ｃ、Ｎ＋＋エミッタ領域８ｃ、及びＮ“型コレクタ
コンタクト領域８ｄが形成されている。また、半導体装
置の表面を覆う酸化膜９に設けられた開口を介して、ｒ
２Ｌのインジェクタ、エミッタ、ベース及びコレクタの
各電極パターン１０．１１，１２．１３並びにＮＰＮ）
ランジスタのエミッタ、ベース及びコレクタの各電極パ
ターン１４，１５．１６が形成されている。
次に、このように構成される半導体装置の製造方法につ
いて説明する。先ず、不純物濃度が１０１４乃至１０１
１０ｌ６’のＰ−型基板１の表面から、例えばｓｂ又は
Ａｓを拡散させて、層抵抗が１０乃至３０Ω／口のＮ＋
＋埋込層２を形成する。
いて説明する。先ず、不純物濃度が１０１４乃至１０１
１０ｌ６’のＰ−型基板１の表面から、例えばｓｂ又は
Ａｓを拡散させて、層抵抗が１０乃至３０Ω／口のＮ＋
＋埋込層２を形成する。
次いで、不純物濃度が１０１６乃至１０”ａｎ−’のＮ
型第１エピタキシャル層３０を成長させた後、不純物濃
度が１０１４乃至１０”ｃｍ−３のＮ−型第２エピタキ
シャル層３００を成長させる。従って、第１エピタキシ
ャル層３０は第２エピタキシャル層３００よりも高濃度
である。この場合に、第１エピタキシャル層３０の不純
物濃度及び厚さと、第２エピタキシャル層３００の不純
物濃度及び厚さとは、Ｎ Ｐ、Ｎ ）ランジスタのエミ
ッタコレクタ間耐圧ＢＶｃＦＬｏを確保するように選定
すれば良い。
型第１エピタキシャル層３０を成長させた後、不純物濃
度が１０１４乃至１０”ｃｍ−３のＮ−型第２エピタキ
シャル層３００を成長させる。従って、第１エピタキシ
ャル層３０は第２エピタキシャル層３００よりも高濃度
である。この場合に、第１エピタキシャル層３０の不純
物濃度及び厚さと、第２エピタキシャル層３００の不純
物濃度及び厚さとは、Ｎ Ｐ、Ｎ ）ランジスタのエミ
ッタコレクタ間耐圧ＢＶｃＦＬｏを確保するように選定
すれば良い。
次いで、第２エピタキシャル層３００の表面から、例え
ば、ＢＣＩ、を拡散させて層抵抗が１０乃至２０Ω／口
のＰ＋型分離領域４を形成し、その後ＩＺＬ部の第２エ
ピタキシャル層３００の表面から、例えば、ＰＯＣｆＩ
３を拡散させて層抵抗が １０乃至３０Ω／口のＮ＋型
オカラ−領域５形成する。
ば、ＢＣＩ、を拡散させて層抵抗が１０乃至２０Ω／口
のＰ＋型分離領域４を形成し、その後ＩＺＬ部の第２エ
ピタキシャル層３００の表面から、例えば、ＰＯＣｆＩ
３を拡散させて層抵抗が １０乃至３０Ω／口のＮ＋型
オカラ−領域５形成する。
次に、Ｉ２上部の第２エピタキシャル層３００の表面か
ら、例えば、Ｂをイオン注入して、逆動作ＮＰＮ）ラン
ジスタの少なくとも内部ベース領域を含むように層抵抗
が１乃至５にΩ／口のＰ型第１ベース領域６ａ（第５領
域）を形成する。なお、第１ベース領域６ａの形成工程
とカラー領域５の形成工程とはその順序を逆にしても良
い。
ら、例えば、Ｂをイオン注入して、逆動作ＮＰＮ）ラン
ジスタの少なくとも内部ベース領域を含むように層抵抗
が１乃至５にΩ／口のＰ型第１ベース領域６ａ（第５領
域）を形成する。なお、第１ベース領域６ａの形成工程
とカラー領域５の形成工程とはその順序を逆にしても良
い。
次に、第２エピタキシャル層３００の表面から、例えば
、Ｂをイオン注入して、Ｉ２上部のＰ中型インジェクタ
領域７ａ（第３領域）、逆動作ＮＰＮトランジスタの外
部ベース領域となるＰゝ型第２ベース領域７ｂ（第４領
域）及び通常のＮＰＮトランジスタのＰ＋型ベース領域
７Ｃ（第１領域）を同時に形成する。この場合に、各領
域７ａ、７ｂ、及び７ｃは、第１ベース領域６ａに比し
て高濃度かつ浅くなるように形成され、その層抵抗は１
００乃至３００Ω／口である。
、Ｂをイオン注入して、Ｉ２上部のＰ中型インジェクタ
領域７ａ（第３領域）、逆動作ＮＰＮトランジスタの外
部ベース領域となるＰゝ型第２ベース領域７ｂ（第４領
域）及び通常のＮＰＮトランジスタのＰ＋型ベース領域
７Ｃ（第１領域）を同時に形成する。この場合に、各領
域７ａ、７ｂ、及び７ｃは、第１ベース領域６ａに比し
て高濃度かつ浅くなるように形成され、その層抵抗は１
００乃至３００Ω／口である。
ここで逆動作ＮＰＮ）ランジスタの第１ベース領域６ａ
は第１エピタキシャル層３０に到達するように形成され
る一方、通常のＮＰＮ）ランジスタのベース領域７ｃは
第２エピタキシャル層３００内に止まるように形成され
ている。また、第１ベース領域６ａは、第２ベース領域
７ｂにおけるインジェクタ領域７ａに対向する面Ｓｌよ
りも内側に、つまりコレクタ領域８ｂ側に形成されてい
る。
は第１エピタキシャル層３０に到達するように形成され
る一方、通常のＮＰＮ）ランジスタのベース領域７ｃは
第２エピタキシャル層３００内に止まるように形成され
ている。また、第１ベース領域６ａは、第２ベース領域
７ｂにおけるインジェクタ領域７ａに対向する面Ｓｌよ
りも内側に、つまりコレクタ領域８ｂ側に形成されてい
る。
次に、第２エピタキシャル層３００から例えば、Ｐ Ｏ
ＣＪ２３を拡散させて、Ｉ２上部の逆動作ＮＰＮトラン
ジスタのＮ＋＋エミッタコンタクト領域８ａ及びＮ′″
型コレクタ領域８ｂ（第６領域）並びに通常のＮＰＮ）
ランジスタのＮ＋型エミッタ領域８ｃ（第２領域）及び
Ｎ＋型コレクタコンタクト領域８ｄを同時に形成する。
ＣＪ２３を拡散させて、Ｉ２上部の逆動作ＮＰＮトラン
ジスタのＮ＋＋エミッタコンタクト領域８ａ及びＮ′″
型コレクタ領域８ｂ（第６領域）並びに通常のＮＰＮ）
ランジスタのＮ＋型エミッタ領域８ｃ（第２領域）及び
Ｎ＋型コレクタコンタクト領域８ｄを同時に形成する。
各領域８ａ、８ｂ、８ｃ及び８ｄの層抵抗は５乃至１５
Ω／口である０次いで、酸化膜９を形成した後、Ｉ２Ｌ
部のインジェクタ領域、逆動作ＮＰＮ）ランジスタのエ
ミッタ・ベース・コレクタ領域及び通常のＮＰＮ）ラン
ジスタのエミッタ・ベース・コレクタ領域における所定
のコンタクト開口領域の酸化膜９をエツチングして除去
する９次いで、アルミニウムをスパッタリング又は真空
蒸着して各コンタクト開口に電極パターン１０，１１，
１２゜１３．１４．１５．１６を形成する。このように
して本発明の実施例に係る半導体装置が製造される。
Ω／口である０次いで、酸化膜９を形成した後、Ｉ２Ｌ
部のインジェクタ領域、逆動作ＮＰＮ）ランジスタのエ
ミッタ・ベース・コレクタ領域及び通常のＮＰＮ）ラン
ジスタのエミッタ・ベース・コレクタ領域における所定
のコンタクト開口領域の酸化膜９をエツチングして除去
する９次いで、アルミニウムをスパッタリング又は真空
蒸着して各コンタクト開口に電極パターン１０，１１，
１２゜１３．１４．１５．１６を形成する。このように
して本発明の実施例に係る半導体装置が製造される。
このように構成された半導体装置においては、ＩＺＬ部
において逆動作ＮＰＮ）ランジスタの第１ベース領域６
ａが高濃度の第１エピタキシャル層３０に到達するよう
に形成されているため、ＷｅｐｌがＯとならなくても、
逆動作ＮＰＮ）ランジスタの縦方向のエミッタ濃度を高
くすることができ、エミッタ注入効率を向上させること
ができる。
において逆動作ＮＰＮ）ランジスタの第１ベース領域６
ａが高濃度の第１エピタキシャル層３０に到達するよう
に形成されているため、ＷｅｐｌがＯとならなくても、
逆動作ＮＰＮ）ランジスタの縦方向のエミッタ濃度を高
くすることができ、エミッタ注入効率を向上させること
ができる。
また、同トランジスタのベースからエミッタへのホール
の注入密度が減少し、第１ベース領域６ａ直下の第１エ
ピタキシャル層３０内でのホールの蓄積が減少する。こ
のようなエミッタ注入効率の向上及びホールの蓄積の減
少により、Ｂ ｕｐ及び遮断周波数ｆＴが向上し、高速
化、特に大電流での一層の高速化が実現できる。同時に
インジェクタ領域７ａの直下においては、高濃度の第１
エピタキシャル層３０が存在するため、インジェクタ領
域７ａから注入された縦方向のホールの拡散長が長くな
り縦方向でのホールの注入が減少し、横方向ＰＮＰ）ラ
ンジスタのベース接地電流増幅率（以下αＰＮＰという
）が向上する。このなめ、低電流での高速化も可能であ
る。
の注入密度が減少し、第１ベース領域６ａ直下の第１エ
ピタキシャル層３０内でのホールの蓄積が減少する。こ
のようなエミッタ注入効率の向上及びホールの蓄積の減
少により、Ｂ ｕｐ及び遮断周波数ｆＴが向上し、高速
化、特に大電流での一層の高速化が実現できる。同時に
インジェクタ領域７ａの直下においては、高濃度の第１
エピタキシャル層３０が存在するため、インジェクタ領
域７ａから注入された縦方向のホールの拡散長が長くな
り縦方向でのホールの注入が減少し、横方向ＰＮＰ）ラ
ンジスタのベース接地電流増幅率（以下αＰＮＰという
）が向上する。このなめ、低電流での高速化も可能であ
る。
第２図は本発明の他の実施例を示す構造断面図である。
第２図において、第１図と同一物には同一符号を付して
説明を省略する。この実施例においては、インジェクタ
領域７ａにおける第２ベース領域７ｂに対向する面Ｓ２
の内側にＰ−型第２インジエクタ領域６ｂ（第７領域）
をインジェクタ領域７ａに比して深く、且つ、第１ベー
ス領域６ａの形成と同時に形成している。なお、第２イ
ンジエクタ領域６ｂは第１ベース領域と同時に形成する
必要はなく、例えば、分離領域４と同時に形成しても良
い。その他の製造工程の説明は第１図の場合と同一であ
るから省略する。
説明を省略する。この実施例においては、インジェクタ
領域７ａにおける第２ベース領域７ｂに対向する面Ｓ２
の内側にＰ−型第２インジエクタ領域６ｂ（第７領域）
をインジェクタ領域７ａに比して深く、且つ、第１ベー
ス領域６ａの形成と同時に形成している。なお、第２イ
ンジエクタ領域６ｂは第１ベース領域と同時に形成する
必要はなく、例えば、分離領域４と同時に形成しても良
い。その他の製造工程の説明は第１図の場合と同一であ
るから省略する。
この第２図の実施例によれば、更に深い第２インジエク
タ領域６ｂが形成されるため、インジェクタ領域からの
横方向のホールの注入が有効に作用し、横方向ＰＮＰト
ランジスタのαＰＮＰが向上する。同時に第２インジエ
クタ領域６ｂが第１エピタキシャル層３０に到達してい
るため、インジェクタ領域からの縦方向のホールの注入
密度が減少し、横方向の注入が更に有効に働き、αＰＮ
Ｐは更に向上する。従って、低電流での高速化が実現で
きることになる。
タ領域６ｂが形成されるため、インジェクタ領域からの
横方向のホールの注入が有効に作用し、横方向ＰＮＰト
ランジスタのαＰＮＰが向上する。同時に第２インジエ
クタ領域６ｂが第１エピタキシャル層３０に到達してい
るため、インジェクタ領域からの縦方向のホールの注入
密度が減少し、横方向の注入が更に有効に働き、αＰＮ
Ｐは更に向上する。従って、低電流での高速化が実現で
きることになる。
なお、通常のＮＰＮ）ランジスタのＢＶｃｔｏの制御は
、第１及び第２エピタキシャル層の濃度及び厚さを可変
とすることにより容易に可能である。
、第１及び第２エピタキシャル層の濃度及び厚さを可変
とすることにより容易に可能である。
また、本発明は上記実施例に限定されず、種々の変形が
可能である０例えば、極性を換えても、上記実施例と同
様の効果を奏する。
可能である０例えば、極性を換えても、上記実施例と同
様の効果を奏する。
本発明によれば、高濃度の第１エピタキシャル層上に低
濃度の第２エピタキシャル層を積層させた２層エピタキ
シャル構造を有するから、通常のＮＰｒ’ｌランジスタ
の耐圧を低下させることなく、大電流及び低電圧におい
て１２Ｌを高速化することができる。
濃度の第２エピタキシャル層を積層させた２層エピタキ
シャル構造を有するから、通常のＮＰｒ’ｌランジスタ
の耐圧を低下させることなく、大電流及び低電圧におい
て１２Ｌを高速化することができる。
第１図は本発明の実施例を示すＩ２Ｌと通常のＮＰＮ）
ランジスタが共存した集積回路の構造を示す断面図、第
２図は本発明の他の実施例を示す同様の集積回路の構造
を示す断面図、第３図は従来のＩ２Ｌと通常のＮＰＮ）
ランジスタが共存した集積回路の構造を示す断面図であ
る。 １・・−・Ｐ−型半導体基板、２−Ｎ＋型埋込層、３−
Ｎ−型エピタキシャル層、３０−Ｎ型第１エビタキシャ
ル層、３００−・−Ｎ−型第２エピタキシャル層、４−
・Ｐ＋型分離領域、５−Ｎ”型カラー領域、６ａ−Ｉ２
ＬのＰ型第１ベース領域、６ｂ−Ｉ２ＬのＰ型第２イン
ジェクタ領域、７ａ−Ｉ”ＬのＰ＋型インジェクタ領域
、７ｂ−Ｉ”ＬのＰ“型第２ベース領域、７Ｃ・−通常
のＮＰＮ）ランジスタのＰ＋型ベース領域、８ａ−Ｉ２
ＬのＮ＋型エミッタコンタクト領域、８ ｂ−Ｉ ２
ＬのＮ＋型コレクタ領域、８ｃｍ通常のＮＰＮトランジ
スタのＮ＋型エミッタ領域、８ｄ・−・−通常のＮＰＮ
トランジスタのＮ＋型コレクタコンタクト領域、９・−
酸化膜、１０−・−・Ｉ２Ｌのインジェクタ電極パター
ン、１１ 、１２．１３−Ｉ２ Ｌのエミッタ・ベース
・コレクタ電極パターン、１４，１５．１６・・−通常
のＮＰＮ）ランジスタのエミッタ・ベース・コレクタ電
極パターン
ランジスタが共存した集積回路の構造を示す断面図、第
２図は本発明の他の実施例を示す同様の集積回路の構造
を示す断面図、第３図は従来のＩ２Ｌと通常のＮＰＮ）
ランジスタが共存した集積回路の構造を示す断面図であ
る。 １・・−・Ｐ−型半導体基板、２−Ｎ＋型埋込層、３−
Ｎ−型エピタキシャル層、３０−Ｎ型第１エビタキシャ
ル層、３００−・−Ｎ−型第２エピタキシャル層、４−
・Ｐ＋型分離領域、５−Ｎ”型カラー領域、６ａ−Ｉ２
ＬのＰ型第１ベース領域、６ｂ−Ｉ２ＬのＰ型第２イン
ジェクタ領域、７ａ−Ｉ”ＬのＰ＋型インジェクタ領域
、７ｂ−Ｉ”ＬのＰ“型第２ベース領域、７Ｃ・−通常
のＮＰＮ）ランジスタのＰ＋型ベース領域、８ａ−Ｉ２
ＬのＮ＋型エミッタコンタクト領域、８ ｂ−Ｉ ２
ＬのＮ＋型コレクタ領域、８ｃｍ通常のＮＰＮトランジ
スタのＮ＋型エミッタ領域、８ｄ・−・−通常のＮＰＮ
トランジスタのＮ＋型コレクタコンタクト領域、９・−
酸化膜、１０−・−・Ｉ２Ｌのインジェクタ電極パター
ン、１１ 、１２．１３−Ｉ２ Ｌのエミッタ・ベース
・コレクタ電極パターン、１４，１５．１６・・−通常
のＮＰＮ）ランジスタのエミッタ・ベース・コレクタ電
極パターン
Claims (3)
- （１）一導電型半導体基板と、 この半導体基板上に形成された他の導電型の第１エピタ
キシャル層と、 この第１エピタキシャル層上に形成されしかも前記第１
エピタキシャル層に比し低濃度に形成された他の導電型
の第２エピタキシャル層と、前記第１、第２エピタキシ
ャル層を第１、第２の島に分離する一導電型の分離領域
と、 前記第１、第２の島内における前記半導体基板と前記第
１エピタキシャル層との境界領域に形成された他の導電
型の第１埋込層と、 前記第１の島内の前記第１、第２エピタキシャル層をコ
レクタ領域とし、前記第２エピタキシャル層表面から第
２エピタキシャル層内に止まって形成された一導電型第
１領域をベース領域とし、前記第１ベース領域内に形成
された他の導電型の第２領域をエミッタ領域とするバイ
ポーラトランジスタと、 前記第２の島内の前記第１、第２エピタキシャル層をベ
ース領域とし、前記第２エピタキシャル層表面から形成
され相互に離間する一導電型の第３領域及び第４領域を
夫々エミッタ及びコレクタ領域とする横方向トランジス
タと、 前記第１、第２エピタキシャル層をエミッタ領域とし、
前記第４領域を外部ベース領域とし、前記第４領域に比
し低濃度で前記第２エピタキシャル層表面から第１エピ
タキシャル層内に到達するように形成され少なくとも前
記第４領域における前記第３領域に対向する面よりも内
側に形成された一導電型の第５領域を内部ベース領域と
し、前記第５領域内に形成された少なくとも１個の他の
導電型の第６領域をコレクタ領域とする縦方向トランジ
スタと、 を具備することを特徴とする半導体装置。 - （２）前記第３領域における少なくとも前記第４領域に
対向する面の内側に前記第３領域に比して深く形成され
た前記一導電型の第７領域を有することを特徴とする特
許請求の範囲第１項に記載の半導体装置。 - （３）前記第１領域と前記第３、４領域は同時に形成さ
れ、かつ前記第５領域と前記第７領域は同時に形成され
ることを特徴とする特許請求の範囲第１項又は第２項に
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094409A JPH0691203B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62094409A JPH0691203B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63260159A true JPS63260159A (ja) | 1988-10-27 |
| JPH0691203B2 JPH0691203B2 (ja) | 1994-11-14 |
Family
ID=14109443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62094409A Expired - Lifetime JPH0691203B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691203B2 (ja) |
-
1987
- 1987-04-17 JP JP62094409A patent/JPH0691203B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691203B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066602A (en) | Method of making semiconductor ic including polar transistors | |
| US4933737A (en) | Polysilon contacts to IC mesas | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| JP2635044B2 (ja) | 半導体デバイス | |
| JPS63260159A (ja) | 半導体装置 | |
| JPS6323335A (ja) | 半導体装置及びその製造方法 | |
| JPH0258865A (ja) | 半導体装置 | |
| JP4779291B2 (ja) | 半導体素子 | |
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JP2718376B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2596384B2 (ja) | 半導体装置 | |
| JPH0294557A (ja) | 半導体集積回路装置 | |
| JP3143874B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0528507B2 (ja) | ||
| JPH061814B2 (ja) | 半導体装置 | |
| JP2532694B2 (ja) | 半導体装置の製造方法 | |
| JPS63304659A (ja) | 半導体装置 | |
| KR100332115B1 (ko) | 반도체전력소자및그제조방법 | |
| JPH0436578B2 (ja) | ||
| JPS61263148A (ja) | 半導体装置 | |
| JPH02251171A (ja) | 半導体装置 | |
| JPH04332158A (ja) | 集積回路の入力端保護回路 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH0131305B2 (ja) | ||
| JPS61263150A (ja) | 半導体装置の製造方法 |