JPS63265342A

JPS63265342A - 中央処理装置

Info

Publication number: JPS63265342A
Application number: JP62100719A
Authority: JP
Inventors: Takahito Noda; 野田　敬人; Takeshi Murata; 雄志村田; Yuji Kamisaka; 神阪　裕士; Kenichi Abo; 阿保　憲一; Masayoshi Takei; 武居　正善; Kazuyasu Nonomura; 野々村　一泰; Riyouichi Nishimachi; 西町　良市; Yasutomo Sakurai; 康智桜井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-04-23
Filing date: 1987-04-23
Publication date: 1988-11-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕中央処理装置は高機能化と高速化の要求に対応するため
そのハードウェア及びソフトウェアは益々複雑な構成と
なる傾向がある。また、マイクロプログラムに基づいて
命令を実行する中央処理装置においても同様である。そ
のため、マイクロ命令で構成したマイクロプログラム（
所謂、ファームウェア）の開発及びデバッグの工数が増
大している。そして、こめマイクロプログラムの開発及
びデバッグを効率良く行なうための手段としては、マイ
クロプログラムを１ステツプ毎に行ない、内部の各種レ
ジスタ等が保持しているデータを確認しつつ、更に次の
ステップを実行する手段が用いられている。

しかしながら、従来のマイクロプログラムのデバッグ手
段にあっては、内部の各種レジスタ等が保持しているデ
ータを直接把握できるようには考慮されていなかったた
め、内部の各レジスタからレジスタファイルにそのデー
タが一旦退避されるまでマイクロプログラムのステップ
を進めて、このレジスタファイルからデータを読出すこ
とにより、所望のレジスタのデータを間接的に把握して
いた。そのため、マイクロプログラムのデバッグに手間
取るという問題点があった。

そこで、本発明はこのような従来の問題点を解決するた
め、中央処理装置の内部バスに読出し経路を設け、また
所望のレジスタのデータを内部バスに出力させるマイク
ロ命令を予め制御記憶の所定のアドレスに格納させてお
き、中央処理装置を停止させた後に、上記マイクロ命令
が格納されているアドレスを指定することにより所望の
レジスタが保持するデータを内部バスに出力させること
により、各レジスタに読出し経路を設けたと同様に直接
者レジスタが保持するデータを読出すことができるよう
にしたものである。

（産業上の利用分野）この発明はマイクロプログラム制御方式に基づいて命令
を実行する中央処理装置に係り、特に中央処理装置の演
算部の内部バスに読出し経路を設け、そのときのマイク
ロ命令のオペレーションによる内部バスのデータを読出
すことができるようにすることにより、各レジスタに読
出し経路を設けたと同様の効果を有するものに関する。

（従来の技術）従来のマイクロプログラム制御方式を用いた中央処理装
置としては例えば、第３図に示すものがある。

３２は制御回路であり、各種の制御信号３７を所定のタ
イミングにて中央処理装置の各部に出力する。この制御
信号３７には同期用のクロック信号３９も含まれている
。１はリードオンリーメモリ（ＲＯＭ）で実現している
制御記憶（ＣＳ）である。この制御記憶１にはマイクロ
命令で構成しているマイクロプログラム（所謂、ファー
ムウェア）を予め格納している。

２は制御記憶１から読出したマイクロ命令を保持するマ
イクロ命令レジスタ（ＭＩＲ）である。制御記憶１に対
するアドレスの指定は中央処理装置の起動時においては
マイクロ命令アドレスレジスタ（ＭＩＡＲ）３からマル
チプレクサ３０、アドレスデコーダ２９の経路で行なわ
れる。そして、中央処理装置が起動すると、マルチプレ
クサ３０はマイクロ命令レジスタ２にセットされたマイ
クロ命令のアドレスフィールド２３の情報に基づく出力
信号４９を選択するようになっている。

従って、中央処理装置の起動後においては、制御記憶１
に対するアドレスの指示はマイクロ命令レジスタ２に順
次セットされるマイクロ命令のアドレスフィールド２３
にて行なわれる。このアドレスフィールド２３は次に制
御記憶１から読出すべきマイクロ命令のアドレスを示し
ている。また、中央処理装置の起動後においては、マル
チプレクサ３１はマイクロ命令レジスタ２にセットされ
たマイクロ命令のアドレスフィールド２３からの出力信
号４９を選択するようになっている。

従って、マイクロ命令アドレスレジスタ３は順次マイク
ロ命令レジスタ２にセットされるマイクロ命令のアドレ
スフィールド２３が示すアドレスを取り込むと共にこの
アドレスを保持している。

マルチプレクサ３１の他の入力には外部から制御記憶１
に対してアドレスを指示するためのアドレス信号線５１
が接続されている。マイクロ命令レジスタ２にマイクロ
命令がセットされると、このセットされたマイクロ命令
の各フィールド２０．２１．２２の情報はデコード回路
（図示省略）にてデコー１（され、マイクロ命令レジス
タ２にセットされたマイクロ命令の仕様９機能に応じた
制御信号４６〜４８を後述するマルチプレクサ１１．１
０、演算部２５に出力するようになっている。

マルチプレクサ３０は、中央処理装置が停止中において
はマイクロ命令アドレスレジスタ３を、中央処理装置が
動作中においてはアドレスフィールド２３からのアドレ
ス情報に基づく出力信号４９を選択するように制御され
る。

４．５，６．７は各種データを格納するデータレジスタ
である。データマルチプレクサ１１は、データレジスタ
４又はデータレジスタ５が出力するデータのうち何れか
を選択することが可能であり、マイクロ命令レジスタ２
のフィールド２１からの情報に基づく制御信号４６によ
り制御される。マルチプレクサ１０は、データレジスタ
６又はレジスタファイル８が出力するデータのうち何れ
かを選択することが可能であり、マイクロ命令レジスタ
２のフィールド２２からの情報に基づく制御信号４７に
より制御される。２０は演算指示フィールドであり、算
術論理ユニット（ＡＬＵ）１３とシフタ（ＳＦＴ）１４
とでなる演算部２５に対する制御信号４８のための制御
情報を有している。この制御信号４８は算術論理ユニッ
ト１３、シフタ１４に対する機能指示と、算術論理ユニ
ット１３又はシフタ１４のうち何れかを選択するかの指
示をマルチプレクサ１２に行なう。マルチプレクサ１２
からの情報は内部バス５０を介してデータレジスタ７に
セットされる。８はレジスタファイル（ＲＦ）であり、
例外処理等の際にデータレジスタ４，５，６．７が格納
している各種データを集中的に格納するためのものであ
る。

そして、例外処理の開始の際に、レジスタファイル８に
退避したデータを信号線゛１８、データ読出し用のマル
チプレクサ１５．信号線１９の経路により中央処理装置
の外部へ読出すようにしている。９は中央処理装置の動
作状態を示すフラッグを格納しているステータスレジス
タ（ＳＲ）であり、中央処理装置の外部からこのステー
タスレジスタ９が格納している情報を信号線２４．デー
タ読出し用のマルチプレクサ１５．信号線１９の経路で
読出すことが可能である。マルチプレクサ１５は中央処
理装置の外部からのセレクト信号１６により選択制御さ
れる。

更に、このマルチプレクサ１５は、信号線２６を介して
マイクロ命令アドレスレジスタ３からのア、ドレスをも
読出すことができる。これは例外処理等の際に、この中
央処理装置に他の処理を実行させたあと、もとのマイク
ロプログラムのアドレスに復帰させるための配慮である
。即ち、中央処理装置を停止させると、マイクロ命令ア
ドレスレジスタ３は、次に実行すべきマイクロ命令のア
ドレスを保持している。そして、マイクロ命令アドレス
レジスタ３のアドレスを信号線２６、マルチプレクサ１
５、信号線１９の経路にて読出してセーブする。そして
、例外処理等を終了し、もとのマイクロプログラムに復
帰させるときは、既にセーブしているマイクロ命令のア
ドレスをアドレス信号線５１を介してマイクロ命令アド
レスレジスタ３にセットする。そして、中央処理装置を
再起動させれば、もとのアドレスからマイクロプログラ
ムを再スタートさせることができる。

〔発明が解決しようとする問題点〕

しかしながら、このような従来の技術にあっては、内部
の各レジスタが保持しているデータを直接把握できるよ
うには考慮されていなかったため、各レジスタからレジ
スタファイルにそのデータが一旦退避されるまでプログ
ラムのステップを進めて、このレジスタファイルからデ
ータを読出すことにより、所望のレジスタのデータを間
接的に把握していた。そのため、マイクロプログラム、
のデバッグに手間取るという問題点があった。

本発明はこのような従来の問題点に鑑みてなされたもの
であり、各レジスタが保持するデータを直接外部に読出
すことができ、その結果マイクロプログラムのデバッグ
やハードウェアの検証を効率的に行なうことができる中
央処理装置を提供することをその目的とする。

（問題点を解決するための手段）そして、この目的を達成するために、本発明にあっては
、マイクロプログラムを予め格納している制御記憶と、
上記制御記憶が格納しているマイクロプログラムとレジ
スタが保持しているデータとに基づいて処理を行ない、
該処理結果を内部バスに出力する演算部と、該処理の起
動／停止制御を行なうと共に各部に制御信号を出力する
制御手段と、上記演算部が処理動作を停止しているとき
に外部からの制御記憶に対するアドレスを受け付けると
共に該アドレスを制御記憶に指示するアドレス指示手段
とを備えた中央処理装置において、上記内部バスに出力
されたデータを外部に読出す読出し手段を備え、上記制
御記憶には所望のレジスタが保持しているデータを演算
部を介して内部バスに出力させるマイクロ命令を格納す
ることとした。

（作用）この発明の作用を第１図に示す本発明の原理ブロック図
に基づいて説明する。

制御記憶ｌはマイクロプログラムとレジスタ４．５．６
が保持しているデータを演算部を介して内部バス５０に
出力させるためのマイクロ命令を格納している。

先ず、制御手段４３が起動制御を行なうと、演算部２５
は動作を開始し、上記制御記憶１が格納しているマイク
ロプログラムとレジスタ４，５゜６が保持しているデー
タとに基づいて処理を行ない、該処理結果を内部バス５
０に出力する。このとき、制御手段４３は各部に制御信
号３７を出力する。

そこで、制御手段４３が停止制御を行なうと、演算部２
５は処理を停止する。そして、外部からアドレス指示手
段４１に対して所定のアドレスを指示すると、アドレス
指示手段４１はこのアドレスを受け付けると共に該アド
レスを制御記憶１に指示する。すると、このアドレスに
予め格納されているマイクロ命令が読出されると共にデ
コードされて、レジスタ４〜６のうち所望のレジスタが
保持しているデータは演算部２５を介して内部バスに出
力される。そして、読出し手段４２は内部バス５０に出
力されたこのデータを外部に読出すこととなる。

（実施例）本発明の実施例を第２図に基づいて説明する。

この中央処理装置は第３図に示した従来の中央処理装置
と比較すれば、以下の点が異なっている。

先ず、第１にデータレジスタ７とマルチプレクサ１２と
の間に位置する内部バス５０とデータ読出し用のマルチ
プレクサ１５との間をバス信号線１７にて接続している
ことである。このバス信号線１７は特許請求の範囲に記
載した読出し手段４２に相当する。

第２に、予め制御記憶ｌの所定のアドレス（予備アドレ
ス等）に以下のようなマイクロ命令を格納していること
である。例えば、データレジスタ６のデータな読串すた
めのマイクロ命令、具体的には「マルチプレクサ１０は
データレジスタ６を選択し、算術論理ユニット１３はマ
ルチプレクサ１０の出力データをスルーで通過させてマ
ルチプレクサ１２に出力し、マルチプレクサ１２は算術
論理ユニット１３を選択し、この算術論理ユニット１３
からの出力データを内部バス５０に出力する。」を制御
記憶１に格納している。また、例えば、算術論理ユニッ
ト１３の機能を検証するための命令、具体的には「マル
チプレクサ１０はデータレジスタ６を選択し、マルチプ
レクサ１１はデータレジスタ４を選択し、算術論理ユニ
ット１３は加算し、マルチプレクサ１５は算術論理ユニ
ット１３を選択し、この算術論理ユニット１３からの出
力データを内部バス５０に出力する。」を制御記憶１に
格納している。更に、他のデータレジスタ４．５等が保
持するデータを内部バス５０に出力するためのマイクロ
命令、シック１４等の機能を確認するためのマイクロ命
令も制御記憶１の所定のアドレスに格納している。

アドレス信号線５１、マルチプレクサ３１並びにマイク
ロ命令アドレスレジスタ３により特許請求の範囲に記載
したアドレス指示手段４１を実現している。

制御回路３２、特許請求の範囲に記載した制御手段４３
を実現している。この制御回路３２は中央処理装置が停
止状態でもクロック信号３９をマイクロ命令レジスタ２
に出力している。従って、中央処理装置を停止させて、
外部からアドレス信号線５１に所望のアドレスを設定す
ると、このアドレスはマルチプレクサ３１から、マイク
ロ命令アドレスレジスタ３にセットされる。そこで、マ
イクロ命令が制御記憶１から読出されると、このマイク
ロ命令はマイクロ命令レジスタ２に常にセットされるこ
ととなる。

以上の構成となる中央処理装置において、マイクロプロ
グラムのデバッグの際に所望のデータレジスタからデー
タを読出す場合を説明する。尚、中央処理装置が起動し
た後の動作については従来と同様である。

先ず、中央処理装置を停止状態とする。すると、マルチ
プレクサ３１はアドレス信号線５１を選択し、マルチプ
レクサ３０はマイクロ命令アドレスレジスタ３を選択す
る。このとき、制御回路３２からのクロック信号３９は
依然としてマイクロ命令レジスタ２に出力されている。

レジスタ４〜６は中央処理装置が停止する直前に実行し
たマイクロ命令のオペレーションの結果としての各デー
タを保持している。

このような状態において、外部から所定のセレクト信号
１６を出力する。すると、マルチプレクサ１５はマイク
ロ命令アドレスレジスタ３が保持しているアドレスの内
容を信号線２６、マルチプレクサ１５、信号線３８の経
路で外部に読出すことができる。そして、このアドレス
をセーブしておく。次に、アドレス信号線５１とマルチ
プレクサ３１を介してマイクロ命令アドレスレジスタ３
に所定のアドレスをセットする。すると、このセットし
たアドレスはマイクロ命令アドレスレジスタ３からマル
チプレクサ３０を経由して制御記憶１のアドレスデコー
ダ２９に到達する。そこで、制御記憶１は所定のアドレ
スに予め格納しているマイクロ命令を読出し、該命令を
マイクロ命令レジスタ２に設定する。このマイクロ命令
レジスタ２にセットした命令はデコードされ、各種制御
信号４６〜４８を出力する。例えば、この設定された命
令がデータレジスタ６のデータを読出すものであれば、
データレジスタ６のデータを読出すためのハードウェア
の状態、即ち、「マルチプレクサ１０はデータレジスタ
６を選択し、算術論理ユニット１３はマルチプレクサ１
０の出力データをスルーで通過させてマルチプレクサ１
２に出力し、マルチプレクサ１２は算術論理ユニット１
３を選択し、この算術論理ユニット１３からの出力デー
タを内部バス５０に出力する。」こととなる。この状態
でマルチプレクサ１２の内部バス５０にはデータレジス
タ６のデータが出力されることとなる。そして、このデ
ータは内部バス５０からデータ信号線１７を介してマル
チプレクサ１５に出力される。

そこで、セレクト信号１６により内部バス５０からのデ
ータを選択すれば、データレジスタ６からのデータはマ
ルチプレクサ１５から信号線１９を介して外部に読出さ
れる。アドレス信号線５１を介して指示したアドレスを
変更すれば、データレジスタ４．５のデータも読出すこ
とができる。

更に、算術論理ユニット１３等の機能の確認については
、上述したマイクロ命令を予め格納しているアドレスを
アドレス信号線５１を介して同様に指示することにより
可能である。

このような作動後の中央処理装置においては、もともと
各レジスタが保持していたデータのうち、データが変化
したのはマイクロ命令アドレスレジスタ３のアドレスと
マイクロ命令レジスタ２のマイクロ命令のみである。し
かし、このマイクロ命令アドレスレジスタ３とマイクロ
命令レジスタ２に対して後述するようにセーブしたアド
レスをリストアすることによりもとの状態に復帰させる
ことができる。

中央処理装置をもとの状態から再スタートさせるために
は、セーブしているアドレスをアドレス信号線５１から
からマルチプレクサ３１を介してマイクロ命令アドレス
レジスタ３にセットする。

すると、このアドレスはマルチプレクサ３１からマイク
ロ命令アドレスレジスタ３にセットされる。そこで、中
央処理装置を再起動させれば、中央処理装置はもとのア
ドレス、かつ、レジスタ４〜７が保持させった状態から
再スタートする。

この実施例によれば、テストプログラム等にてハードウ
ェアの検証をする際にも中央処理装置を実際に起動させ
ずしてその機能の検証ができるからハードウェアの検証
の時間短縮にも役立つ。また、中央処理装置の外部にデ
バッグ用コンソール等を装備すれば非常に強力なデバッ
グツールを提供できることとなる。

（発明の効果）この発明によれば、各レジスタの夫々に読出し経路を設
けることなく、所望のレジスタが保持するデータを演算
部の内部バスに出力させ、この出力されたデータを読出
すようにしたため、現在実行中のマイクロ命令の機能に
従ったオペレーションによる各レジスタのデータを比較
的簡単に読出すことができる。その結果、マイクロプロ
グラムのデバッグやハードウェアの検証を効率的に行な
うことができる中央処理装置を提供できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例における中央処理装置の構成図、第３図は従来例
における中央処理装置の構成図である。１・・・制御記憶（Ｃ３）２・・・マイクロ命令レジスタ（ＭＩＲ）３・・・マイ
クロ命令アドレスレジスタ（ＭＩＡＲ）４〜７・・・デ
ータレジスタ（ＤＲ）８・・・レジスタファイル（ＲＦ）１３・・・算術論理ユニット１４・・・シック（ＳＦＴ）１５・・・マルチプレクサ１６・・・セレクト信号１７・・・バス信号線４１・・・アドレス指示手段４２・・・読出し手段４３・・・制御手段５０・・・内部バス５１・・・アドレス信号線

Claims

【特許請求の範囲】マイクロプログラムを予め格納している制御記憶（１）
と、上記制御記憶（１）が格納しているマイクロプログラム
とレジスタ（４、５、６）が保持しているデータとに基
づいて処理を行ない、該処理結果を内部バス（５０）に
出力する演算部（２５）と、該演算部（２５）の処理の起動／停止制御を行なうと共
に各部に制御信号（３７）を出力する制御手段（４３）
と、上記演算部（２５）が処理を停止しているときに外部か
らの制御記憶（１）に対するアドレスを受け付けると共
に該アドレスを制御記憶（１）に指示するアドレス指示
手段（４１）とを備えた中央処理装置において、上記内部バス（５０）に出力されたデータを外部に読出
す読出し手段（４２）を備え、上記制御記憶（１）には所望のレジスタ（４、５、６）が保持しているデータを演算部（２５）
を介して内部バス（５０）に出力させるマイクロ命令を
格納したことを特徴とする中央処理装置。