JPS63268044A - ウオツチ・ドツグ・タイマ - Google Patents
ウオツチ・ドツグ・タイマInfo
- Publication number
- JPS63268044A JPS63268044A JP62102415A JP10241587A JPS63268044A JP S63268044 A JPS63268044 A JP S63268044A JP 62102415 A JP62102415 A JP 62102415A JP 10241587 A JP10241587 A JP 10241587A JP S63268044 A JPS63268044 A JP S63268044A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- stack pointer
- circuit
- value
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロ・コンピュータ（以下マイコンと略
す）に関し、特に、暴走検知するウォッチ・ドッグ・タ
イマ“の構成に関する。
す）に関し、特に、暴走検知するウォッチ・ドッグ・タ
イマ“の構成に関する。
従来、この種のマイコンに用いられるウォッチ・ドッグ
・タイマとしてはハードウェアの異常検出のためにタイ
マを配置し、このタイマは、正常な状態では監視期間よ
り短い周期で繰り返しセットされるが、異常状態により
セットされない時には警報を発するように構成されたも
のがある。
・タイマとしてはハードウェアの異常検出のためにタイ
マを配置し、このタイマは、正常な状態では監視期間よ
り短い周期で繰り返しセットされるが、異常状態により
セットされない時には警報を発するように構成されたも
のがある。
しかし、プログラム上における異常を検出することが出
来ないためにウォッチ・ドッグ・タイマとして、複数ビ
ットで構成されるカウンタを用い、その初期化を行なう
システム・リセット信号（以下ＲＥＳ信号と略す）によ
るリセット後はカウントアツプし、最大になり、次にＯ
に戻る動作を繰り返し行なうことによりカウンタからの
桁上げ信号をサブルーチン分岐命令要求信号（以下ＩＮ
Ｔ信号と略す）として繰り返し発生するようにし、この
ＩＮＴ信号の発生によりプログラムを介してスタック・
ポインタの出力をアドレスとしてデータメモリへ、プロ
グラムカウント値をデータとして退避していた。
来ないためにウォッチ・ドッグ・タイマとして、複数ビ
ットで構成されるカウンタを用い、その初期化を行なう
システム・リセット信号（以下ＲＥＳ信号と略す）によ
るリセット後はカウントアツプし、最大になり、次にＯ
に戻る動作を繰り返し行なうことによりカウンタからの
桁上げ信号をサブルーチン分岐命令要求信号（以下ＩＮ
Ｔ信号と略す）として繰り返し発生するようにし、この
ＩＮＴ信号の発生によりプログラムを介してスタック・
ポインタの出力をアドレスとしてデータメモリへ、プロ
グラムカウント値をデータとして退避していた。
上述した従来のウォッチ・ドッグ・タイマは、ＲＥＳ信
号のみで初期化を行う様になっているので、そのマイコ
ンのプログラム実行が正常に動作していたとしても、Ｒ
ＥＳ信号発生後、ただそのウォッチ・ドッグ・タイマの
最終段の桁上げが行なわれる周期に基づいてＩＮＴ信号
を繰り返し発生させているのみでありデッドロック時に
おけるＩＮＴ信号を発生することが出来ないという欠点
がある。
号のみで初期化を行う様になっているので、そのマイコ
ンのプログラム実行が正常に動作していたとしても、Ｒ
ＥＳ信号発生後、ただそのウォッチ・ドッグ・タイマの
最終段の桁上げが行なわれる周期に基づいてＩＮＴ信号
を繰り返し発生させているのみでありデッドロック時に
おけるＩＮＴ信号を発生することが出来ないという欠点
がある。
上述した従来のウォッチ・ドッグ・タイマに対し、本発
明はスタック・ポインタへの書き込み制御信号により、
ウォッチ・ドッグ・タイマを初期化することにより、た
だ周期的にＩＮＴ信号を発生するのでなく、デッドロッ
ク状態に入ってしまった様な暴走状態を検出して、ＩＮ
Ｔ信号を発生させるという独創的内容を有する。
明はスタック・ポインタへの書き込み制御信号により、
ウォッチ・ドッグ・タイマを初期化することにより、た
だ周期的にＩＮＴ信号を発生するのでなく、デッドロッ
ク状態に入ってしまった様な暴走状態を検出して、ＩＮ
Ｔ信号を発生させるという独創的内容を有する。
本発明のウォッチ・ドッグ・タイマは、スタック・ポイ
ンタの値をインクリメント制御する復帰命令信号（以下
ＲＴ信号とする）および前記スタック・ポインタの値を
デクリメント制御するサブルーチン分岐命令信号（以下
ＣＡＬ信号とする）を受け論理和信号を発生し前記スタ
ック・ポインタの書き込み制御信号（以下ＳＰＷ信号と
する）を出力する論理和回路と、前記論理和回路の出力
信号により初期化され複数ビットであって一定周期でカ
ウントを繰り返し、カウントの最終段出力をサブルーチ
ン分岐要求信号として出力するカウンタを有している。
ンタの値をインクリメント制御する復帰命令信号（以下
ＲＴ信号とする）および前記スタック・ポインタの値を
デクリメント制御するサブルーチン分岐命令信号（以下
ＣＡＬ信号とする）を受け論理和信号を発生し前記スタ
ック・ポインタの書き込み制御信号（以下ＳＰＷ信号と
する）を出力する論理和回路と、前記論理和回路の出力
信号により初期化され複数ビットであって一定周期でカ
ウントを繰り返し、カウントの最終段出力をサブルーチ
ン分岐要求信号として出力するカウンタを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。サナル
ーチン分岐命令が実行されると、スタック・ポインタ１
０１はその時のプログラム・カウンタ（図示せず）など
の値を例えばデータ・メモリ（図示せず）に退避するた
めのアドレス指定を行なう、又状のサブルーチン分岐命
令に備える為スタック・ポインタ１０１の値をｒ−ＩＪ
しておく必要があり、サブルーチン分岐命令信号である
ＣＡＬ信号１０２に従がい、ＩＮＣ／ＤＥＣ回路１０４
はデクリメントつまり「−１」を行なう、その値をスタ
ック・ポインタ１０１に書き込む為ＣＡＬ信号１０２に
従かい論理和回路１０５によりスタック・ポインタ書き
込み信号であるＳＰＷ信号１０５が発生される。その時
ＲＥＳ信号１０６により初期化（システム・リセット）
された後、例えば−同期をクロックの１００倍から１０
００倍の周期に設定され繰り返しカウントを続けていた
カウンタ１０７はＳＰＷ信号１０５により再び初期化さ
れ、あらためてカウントを開始する。
ーチン分岐命令が実行されると、スタック・ポインタ１
０１はその時のプログラム・カウンタ（図示せず）など
の値を例えばデータ・メモリ（図示せず）に退避するた
めのアドレス指定を行なう、又状のサブルーチン分岐命
令に備える為スタック・ポインタ１０１の値をｒ−ＩＪ
しておく必要があり、サブルーチン分岐命令信号である
ＣＡＬ信号１０２に従がい、ＩＮＣ／ＤＥＣ回路１０４
はデクリメントつまり「−１」を行なう、その値をスタ
ック・ポインタ１０１に書き込む為ＣＡＬ信号１０２に
従かい論理和回路１０５によりスタック・ポインタ書き
込み信号であるＳＰＷ信号１０５が発生される。その時
ＲＥＳ信号１０６により初期化（システム・リセット）
された後、例えば−同期をクロックの１００倍から１０
００倍の周期に設定され繰り返しカウントを続けていた
カウンタ１０７はＳＰＷ信号１０５により再び初期化さ
れ、あらためてカウントを開始する。
次に復帰命令信号であるＲＴ信号１０３が実行された場
合、データ・メモリに退避されていたプログラム・カウ
ンタなどの値を復帰させるためのアドレス指定を再びス
タック・ポインタ１０１が行なう、但しこの時スタック
・ポインタ１０１が既に「−１」されているので「＋１
」を行なう必要があり、ＲＴ信号１０３に従がいＩＮＣ
／ＤＥＣ回路１０４はインクリメントつまり「＋１」を
行なう、その時もまたＲＴ信号１０３に従がいＳＰＷ信
号１０５が発生され、カウンタ１０７は再び初期化され
カウントを開始する。つまり、マイコンが正常に動作し
ている時は、散発的にサブルーチ分岐命令が実行されて
おり、そのサブルーチン分岐命令又は復帰命令時に、発
生される信号でウォッチ・ドッグ・タイマを初期化して
いれば、無意味にウォッチ・ドッグ・タイマ割り込みを
実施することもなくなる。又、例えばＣＡＬ信号、ＲＴ
信号が発生しない条件分岐命令で同一ルーチンを繰り返
しているが、その条件が満足できずに同一ルーチンから
分岐できない状態、すなわち、デッド・ロックに陥って
いる場合は、最後のサブルーチン分岐命令あるいは復帰
命令後、カウントを開始しているカウンタの桁上げ信号
によリ、ＩＮＴ信号が発生し、そのデッドループのルー
チンから脱は出すことができる。
合、データ・メモリに退避されていたプログラム・カウ
ンタなどの値を復帰させるためのアドレス指定を再びス
タック・ポインタ１０１が行なう、但しこの時スタック
・ポインタ１０１が既に「−１」されているので「＋１
」を行なう必要があり、ＲＴ信号１０３に従がいＩＮＣ
／ＤＥＣ回路１０４はインクリメントつまり「＋１」を
行なう、その時もまたＲＴ信号１０３に従がいＳＰＷ信
号１０５が発生され、カウンタ１０７は再び初期化され
カウントを開始する。つまり、マイコンが正常に動作し
ている時は、散発的にサブルーチ分岐命令が実行されて
おり、そのサブルーチン分岐命令又は復帰命令時に、発
生される信号でウォッチ・ドッグ・タイマを初期化して
いれば、無意味にウォッチ・ドッグ・タイマ割り込みを
実施することもなくなる。又、例えばＣＡＬ信号、ＲＴ
信号が発生しない条件分岐命令で同一ルーチンを繰り返
しているが、その条件が満足できずに同一ルーチンから
分岐できない状態、すなわち、デッド・ロックに陥って
いる場合は、最後のサブルーチン分岐命令あるいは復帰
命令後、カウントを開始しているカウンタの桁上げ信号
によリ、ＩＮＴ信号が発生し、そのデッドループのルー
チンから脱は出すことができる。
第２図は本発明の第２の実施例を示すブロック図である
。この場合もサブルーチン分岐命令及び復帰命令が実行
された場合、第１の実施例と同様の動作をする。この実
施例ではＩＮＴ信号１０８の発生迄の時間を、モジュロ
・レジスタ１０９に設定し、カウンタ１０７がその値に
達しな時、比較回路１１０がその一致を検出し、ＩＮＴ
信号１０８を発生する利点がある。
。この場合もサブルーチン分岐命令及び復帰命令が実行
された場合、第１の実施例と同様の動作をする。この実
施例ではＩＮＴ信号１０８の発生迄の時間を、モジュロ
・レジスタ１０９に設定し、カウンタ１０７がその値に
達しな時、比較回路１１０がその一致を検出し、ＩＮＴ
信号１０８を発生する利点がある。
以上説明したように本発明は、スタック・ポインタの読
み込み制御信号により、ウォッチ・ドッグ・タイマを初
期化することにより、ただ周期的にウォッチ・ドッグ・
タイマからのサブルーチン分岐命令要求を発生させるの
ではなく、デッドロック状態に陥ってしまっている様な
暴走状態のみを検出してウォッチ・ドック・タイマから
のサブルーチン分岐命令要求を発生させることができる
効果がある。
み込み制御信号により、ウォッチ・ドッグ・タイマを初
期化することにより、ただ周期的にウォッチ・ドッグ・
タイマからのサブルーチン分岐命令要求を発生させるの
ではなく、デッドロック状態に陥ってしまっている様な
暴走状態のみを検出してウォッチ・ドック・タイマから
のサブルーチン分岐命令要求を発生させることができる
効果がある。
第１図は本発明の第一の実施例を示すブロック図、第２
図は本発明の第２の実施例を示すブロック図である。 １０１・・・スタック・ポインタ、１０２・・・ＣＡＬ
信号、１０３・・・ＲＴ倍信号１０４・・・ＩＮＣ／Ｄ
ＥＣ回路、１０５・・・ｓｐｗ信号、１０６・・・ＲＥ
Ｓ信号、１０７・・・カウンタ、１０８・・・ＩＮＴ信
号、１０９・・・モジュロ・レジスタ、１１０・・・比
較回路。 代理人 弁理士 内 原 晋、・′ １．゛“、パ （、
図は本発明の第２の実施例を示すブロック図である。 １０１・・・スタック・ポインタ、１０２・・・ＣＡＬ
信号、１０３・・・ＲＴ倍信号１０４・・・ＩＮＣ／Ｄ
ＥＣ回路、１０５・・・ｓｐｗ信号、１０６・・・ＲＥ
Ｓ信号、１０７・・・カウンタ、１０８・・・ＩＮＴ信
号、１０９・・・モジュロ・レジスタ、１１０・・・比
較回路。 代理人 弁理士 内 原 晋、・′ １．゛“、パ （、
Claims (1)
- マイクロ・コンピュータにおけるウォッチ・ドッグ・
タイマにおいて、スタック・ポインタの値をインクリメ
ント制御する復帰命令信号および、前記スタック・ポイ
ンタの値をデクリメント制御するサブルーチン分岐命令
信号を受け論理和信号を発生し、前記スタック・ポイン
タの書き込み信号を出力する論理和回路と、前記論理和
回路の出力信号により初期化され一定周期でカウントを
繰り返しカウントの最終段の桁上げ信号がサブルーチン
分岐命令要求信号となる複数ビットで構成されるカウン
タとを含むことを特徴とするウオッチ・ドック・タイマ
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102415A JPS63268044A (ja) | 1987-04-24 | 1987-04-24 | ウオツチ・ドツグ・タイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102415A JPS63268044A (ja) | 1987-04-24 | 1987-04-24 | ウオツチ・ドツグ・タイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268044A true JPS63268044A (ja) | 1988-11-04 |
Family
ID=14326815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102415A Pending JPS63268044A (ja) | 1987-04-24 | 1987-04-24 | ウオツチ・ドツグ・タイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63268044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023144939A1 (ja) * | 2022-01-26 | 2023-08-03 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110341A (en) * | 1977-03-09 | 1978-09-27 | Hitachi Ltd | Fault recognition system |
| JPS564848A (en) * | 1979-06-22 | 1981-01-19 | Hitachi Ltd | Restart system for computer |
| JPS603045A (ja) * | 1983-06-20 | 1985-01-09 | Nec Corp | プログラムアドレス誤動作検出装置 |
| JPS6167150A (ja) * | 1984-09-10 | 1986-04-07 | Nec Corp | マイクロコンピユ−タの暴走検出装置 |
| JPS61121140A (ja) * | 1984-11-19 | 1986-06-09 | Oki Electric Ind Co Ltd | コンピユ−タの暴走検出方式 |
-
1987
- 1987-04-24 JP JP62102415A patent/JPS63268044A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53110341A (en) * | 1977-03-09 | 1978-09-27 | Hitachi Ltd | Fault recognition system |
| JPS564848A (en) * | 1979-06-22 | 1981-01-19 | Hitachi Ltd | Restart system for computer |
| JPS603045A (ja) * | 1983-06-20 | 1985-01-09 | Nec Corp | プログラムアドレス誤動作検出装置 |
| JPS6167150A (ja) * | 1984-09-10 | 1986-04-07 | Nec Corp | マイクロコンピユ−タの暴走検出装置 |
| JPS61121140A (ja) * | 1984-11-19 | 1986-06-09 | Oki Electric Ind Co Ltd | コンピユ−タの暴走検出方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023144939A1 (ja) * | 2022-01-26 | 2023-08-03 | ||
| WO2023144939A1 (ja) * | 2022-01-26 | 2023-08-03 | 三菱電機株式会社 | コンピュータ、制御方法及び制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796211A (en) | Watchdog timer having a reset detection circuit | |
| US5367550A (en) | Break address detecting circuit | |
| US4763296A (en) | Watchdog timer | |
| JP3684590B2 (ja) | リセット制御装置及びリセット制御方法 | |
| US7043729B2 (en) | Reducing interrupt latency while polling | |
| KR100238917B1 (ko) | 마이크로프로세서장치 및 그 동작 관리 방법 | |
| WO2005072052A2 (en) | Watchdog system and method for monitoring functionality of a processor | |
| JPS63268044A (ja) | ウオツチ・ドツグ・タイマ | |
| US20020147944A1 (en) | Apparatus and method for adaptive address-based historical utilization recording | |
| JPS6260038A (ja) | ウオツチドツグ回路 | |
| JPS62145440A (ja) | 暴走検出回路 | |
| US20080140890A1 (en) | Electronic Circuit Arrangement For Detecting a Failing Clock | |
| KR920007509B1 (ko) | 마이크로 프로세서의 폭주감시회로 | |
| EP0266799A2 (en) | Single chip microcomputer having multi-timer function | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| KR0155045B1 (ko) | 무인경비시스템의 워치독 타이머 구현 방법 | |
| JP2844624B2 (ja) | データ処理装置 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPH06222960A (ja) | Ｃｐｕリセット回路 | |
| JPS5935250A (ja) | プログラム制御装置 | |
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPS63271545A (ja) | ウオツチドツグタイマ | |
| JPH025149A (ja) | プログラム暴走検出回路 | |
| JP2001060162A (ja) | インサーキットエミュレータ |