JPS6326902B2 - - Google Patents
Info
- Publication number
- JPS6326902B2 JPS6326902B2 JP55185405A JP18540580A JPS6326902B2 JP S6326902 B2 JPS6326902 B2 JP S6326902B2 JP 55185405 A JP55185405 A JP 55185405A JP 18540580 A JP18540580 A JP 18540580A JP S6326902 B2 JPS6326902 B2 JP S6326902B2
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- storage area
- authority
- bit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
本発明は、ポインタ中にポインタ操作利用指示
ビツトを設け、ポインタで指示された領域のデー
タがポインタであつた場合には操作利用指示ビツ
トの内容に基づいて指示先ポインタの操作もしく
は利用を行い得るようにしたプロテクシヨン方式
に関するものである。 第１図はポインタによる記憶域のアクセスを説
明する図であつて、Ａ０ないしＡ６は記憶域、Ｐ
１ないしＰ５はポインタをそれぞれ示している。
ポインタＰ１，Ｐ２，Ｐ３…は全て同一の構成を
有しているものである。第２図は従来のポインタ
Ｐの構成を示すものであつて、ポインタＰは８バ
イトのアドレスとアクセス権限情報が格納される
格納域と、４バイト毎に設けられた２個のタグを
有している。タグは通常のデータとポインタとを
区別するものであつて、２個のタグの全てが論理
「１」の場合にポインタであると判断される。ア
クセス権限情報はリード権限フラグＲとライト権
限フラグＷとから構成されているものである。な
お、アクセス権限情報はプログラムに応じて変更
されるものである。 プログラムのアクセス対象はポインタで指定さ
れる。いま、プログラムがポインタP1を指定し
たとすると、記憶域A2がアクセス対象となる。
ポインタP1のリード権限指定ビツトがオンであ
れば、プログラムは記憶域A2をリードすること
が出来、オフであればリードすることが出来な
い。同様にポインタP1のライト権限ビツトがオ
ンであればプログラムは記憶域Ａ２にライトする
ことが出来、オフであればライトすることが出来
ない。 第１図および第２図の如き従来のプロテクシヨ
ン方式においては、ポインタ中にリード権限ビツ
トおよびライト権限ビツトしか設けられていなか
つた。したがつて、ポインタＰ１のリード権限ビ
ツトがオンであると、プログラムは記憶域Ａ２の
データばかりでなくポインタをも読取ることが出
来る。いま、記憶域Ａ２に従業員に関する情報が
格納され、記憶域Ａ６に従業員の家族に関する情
報が格納され、ポインタＰ５が記憶域Ａ６をポイ
ントしているとすると、プログラムはポインタＰ
５も読出してしまうので、従業員の情報のみでな
く、その家族に関する情報が不所望にその特定プ
ログラム所有者に知られてしまうというおそれが
ある。このような場合、ポインタＰ１の指す記憶
域Ａ２にポインタＰ５を置かないようにし、ポイ
ンタＰ１の中にアクセス対象となる記憶域の大き
さを入れて置き、アクセス時には指定記憶域外を
指せないようにチエツクすれば良い。しかし、こ
のチエツク方式は、チエツクを行う時間が必要と
なり、ハード量が増大するという欠点がある。 本発明は、上記の考察に基づくものであつて、
ポインタで指定されたデータがポインタである場
合には、所定の条件が成立していることを条件と
して指定先ポインタのリード／ライトを行い得る
ようにしたプロテクシヨン方式に関するものであ
る。そしてそのため、本発明のプロテクシヨン方
式は、アクセス対象のアドレスを有すると共にア
クセス対象をアクセスするアクセス権限情報とを
含むポインタを記憶域中に配置したデータ処理装
置において、ポインタ中に当該ポインタで指定す
る記憶域Ａ中に存在するポインタを操作もしくは
利用可能かを示す操作利用可能指示ビツトを設
け、記憶域Ａ中のポインタを操作もしくは利用す
る命令が発行されたとき、その命令の実行過程で
記憶域Ａをポイントするポインタの操作利用可能
指示ビツトをチエツクし、当該操作利用可能指示
ビツトが操作もしくは利用可能を表示しているこ
とを条件として記憶域Ａ中のポインタの操作もし
くは利用も行うことを特徴とするものである。以
下、本発明を図面を参照しつつ説明する。 第３図は本発明で使用されるポインタの１例の
構成を示す図、第４図はポインタＰ２で指定され
る記憶域のポインタＰ２′の内容をポインタＰ１
で指定される記憶域のＰ１′にコピーする状態を
示す図、第５図はポインタで指定される記憶域を
アクセスする場合におけるアドレス生成およびア
クセス権限チエツクを説明するための図である。 第３図は本発明で使用されるポインタの構成を
示すものである。第３図において、DRはデー
タ・リード権限ビツト、DWはデータ・ライト権
限ビツト、IFは命令実行権限ビツト、PRはポイ
ンタ・リード権限ビツト、PWはポインタ・ライ
ト権限ビツトをそれぞれ示している。プログラム
は、ポインタ・リード権限ビツトPRがオンであ
ると、ポインタで指定された記憶域中のポインタ
を読出すことが出来、オフであるとリードするこ
とが出来ない。また、プログラムは、ポインタ・
ライト権限ビツトPWがオンであると、ポインタ
で指定される記憶域中のポインタを書替えること
が出来、オフであると書替えることが出来ない。
プログラムは、データ・リード権限ビツトDRが
オンであると、ポインタで指定された記憶域のデ
ータを読出すことが出来、オフであればデータを
読出すことが出来ない。プログラムは、データ・
ライト権限ビツトDWがオンであれば、ポインタ
で指定された記憶域のデータを書替えることが出
来、オフであれば書替えることが出来ない。プロ
グラムは、命令実行権限ビツトIFがオフであれ
ば、ポインタで指定された記憶域の命令を実行す
ることが出来オフであればできない。 第４図は、ポインタP2で指定される記憶域Ａ
２の中のポインタＰ２′を、ポインタＰ１で指定
される記憶域Ａ１の中のポインタＰ１′にコピー
する場合を示している。この場合には、ポインタ
Ｐ２のポインタ・リード権限ビツトがオンであ
り、ポインタＰ１のポインタ・ライト権限ビツト
がオンであることが必要である。 第５図はポインタで指定される記憶域をアクセ
スする場合におけるアドレス生成およびアクセス
権限チエツクを説明するものである。第５図にお
いて、OWRはメモリ・オペランド記述部、Ｘは
インデツクス・レジスタ指定部、Ｂはベース・レ
ジスタ指定部、Ｄはデイスプレースメント部、
GR１ないしGRnは32ビツトの汎用レジスタ、
CPR１ないしCPR４は32ビツトの権限レジスタ、
ARはアクセス形態指示レジスタをそれぞれ示し
ている。このアドレス生成方式は、48ビツトのア
ドレスを生成する。アドレスは、上位24ビツトが
セグメントID部、下位24ビツトはセグメント・
オフセツト部であり、１セグメントは224バイト
を越えることはない。また、セグメントは224バ
イト境界毎に割付けられている。 アクセスするデータの先頭アドレスは、命令中
のメモリ・オペランド記述部OWRのインデツク
ス・レジスタ指定部Ｘ、ベース・レジスタ指定部
Ｂ、デイスプレイスメント部Ｄによつて指定され
る（インデツクス・レジスタ指定部Ｘのないもの
もある。）ベース・レジスタ指定部Ｂによつて指
定された汎用レジスタGRの内容の下位24ビツト
がデイスプレイスメント部Ｄと加算される。イン
デツクス・レジスタ指定部Ｘがある場合には、イ
ンデツクス・レジスタ指定部Ｘで指定された汎用
レジスタの内容の下位24ビツトが更に加算され
る。これらの加算時には24ビツトからのキヤリー
は無視される。ベース・レジスタ指定部Ｂで指定
された汎用レジスタGRの上位８ビツト内に権限
レジスタCPRを指定するフイールドがある。権
限レジスタCPRにはセグメントのセグメントID
とセグメントに対するアクセス権限が収容されて
いる。上記セグメントIDは上記の加算された24
ビツト・アドレスと結合されて48ビツトのアドレ
スが生成され、メモリ・アドレス・レジスタ
MARに入れられる。上記権限レジスタのアクセ
ス権限はアクセス形態指示レジスタARに入れら
れる。アクセス権限情報は、さきに述べたよう
に、データ・リード、データ・ライト、ポイン
タ・リード、ポインタ・ライトおよび命令実行の
５個のビツトから構成されている。生成されたア
ドレスへのアクセス形態は実行される命令によつ
て決つており、アクセス形態に対応するアクセス
形態指示レジスタのビツトが「１」であることを
チエツクすることによつて、許されないアクセス
を防止する。 ポインタのコピーに際しては、MOVE
Pointer命令が発行される。MOVE Pointer命令
は下記の如き形式を有している。
ビツトを設け、ポインタで指示された領域のデー
タがポインタであつた場合には操作利用指示ビツ
トの内容に基づいて指示先ポインタの操作もしく
は利用を行い得るようにしたプロテクシヨン方式
に関するものである。 第１図はポインタによる記憶域のアクセスを説
明する図であつて、Ａ０ないしＡ６は記憶域、Ｐ
１ないしＰ５はポインタをそれぞれ示している。
ポインタＰ１，Ｐ２，Ｐ３…は全て同一の構成を
有しているものである。第２図は従来のポインタ
Ｐの構成を示すものであつて、ポインタＰは８バ
イトのアドレスとアクセス権限情報が格納される
格納域と、４バイト毎に設けられた２個のタグを
有している。タグは通常のデータとポインタとを
区別するものであつて、２個のタグの全てが論理
「１」の場合にポインタであると判断される。ア
クセス権限情報はリード権限フラグＲとライト権
限フラグＷとから構成されているものである。な
お、アクセス権限情報はプログラムに応じて変更
されるものである。 プログラムのアクセス対象はポインタで指定さ
れる。いま、プログラムがポインタP1を指定し
たとすると、記憶域A2がアクセス対象となる。
ポインタP1のリード権限指定ビツトがオンであ
れば、プログラムは記憶域A2をリードすること
が出来、オフであればリードすることが出来な
い。同様にポインタP1のライト権限ビツトがオ
ンであればプログラムは記憶域Ａ２にライトする
ことが出来、オフであればライトすることが出来
ない。 第１図および第２図の如き従来のプロテクシヨ
ン方式においては、ポインタ中にリード権限ビツ
トおよびライト権限ビツトしか設けられていなか
つた。したがつて、ポインタＰ１のリード権限ビ
ツトがオンであると、プログラムは記憶域Ａ２の
データばかりでなくポインタをも読取ることが出
来る。いま、記憶域Ａ２に従業員に関する情報が
格納され、記憶域Ａ６に従業員の家族に関する情
報が格納され、ポインタＰ５が記憶域Ａ６をポイ
ントしているとすると、プログラムはポインタＰ
５も読出してしまうので、従業員の情報のみでな
く、その家族に関する情報が不所望にその特定プ
ログラム所有者に知られてしまうというおそれが
ある。このような場合、ポインタＰ１の指す記憶
域Ａ２にポインタＰ５を置かないようにし、ポイ
ンタＰ１の中にアクセス対象となる記憶域の大き
さを入れて置き、アクセス時には指定記憶域外を
指せないようにチエツクすれば良い。しかし、こ
のチエツク方式は、チエツクを行う時間が必要と
なり、ハード量が増大するという欠点がある。 本発明は、上記の考察に基づくものであつて、
ポインタで指定されたデータがポインタである場
合には、所定の条件が成立していることを条件と
して指定先ポインタのリード／ライトを行い得る
ようにしたプロテクシヨン方式に関するものであ
る。そしてそのため、本発明のプロテクシヨン方
式は、アクセス対象のアドレスを有すると共にア
クセス対象をアクセスするアクセス権限情報とを
含むポインタを記憶域中に配置したデータ処理装
置において、ポインタ中に当該ポインタで指定す
る記憶域Ａ中に存在するポインタを操作もしくは
利用可能かを示す操作利用可能指示ビツトを設
け、記憶域Ａ中のポインタを操作もしくは利用す
る命令が発行されたとき、その命令の実行過程で
記憶域Ａをポイントするポインタの操作利用可能
指示ビツトをチエツクし、当該操作利用可能指示
ビツトが操作もしくは利用可能を表示しているこ
とを条件として記憶域Ａ中のポインタの操作もし
くは利用も行うことを特徴とするものである。以
下、本発明を図面を参照しつつ説明する。 第３図は本発明で使用されるポインタの１例の
構成を示す図、第４図はポインタＰ２で指定され
る記憶域のポインタＰ２′の内容をポインタＰ１
で指定される記憶域のＰ１′にコピーする状態を
示す図、第５図はポインタで指定される記憶域を
アクセスする場合におけるアドレス生成およびア
クセス権限チエツクを説明するための図である。 第３図は本発明で使用されるポインタの構成を
示すものである。第３図において、DRはデー
タ・リード権限ビツト、DWはデータ・ライト権
限ビツト、IFは命令実行権限ビツト、PRはポイ
ンタ・リード権限ビツト、PWはポインタ・ライ
ト権限ビツトをそれぞれ示している。プログラム
は、ポインタ・リード権限ビツトPRがオンであ
ると、ポインタで指定された記憶域中のポインタ
を読出すことが出来、オフであるとリードするこ
とが出来ない。また、プログラムは、ポインタ・
ライト権限ビツトPWがオンであると、ポインタ
で指定される記憶域中のポインタを書替えること
が出来、オフであると書替えることが出来ない。
プログラムは、データ・リード権限ビツトDRが
オンであると、ポインタで指定された記憶域のデ
ータを読出すことが出来、オフであればデータを
読出すことが出来ない。プログラムは、データ・
ライト権限ビツトDWがオンであれば、ポインタ
で指定された記憶域のデータを書替えることが出
来、オフであれば書替えることが出来ない。プロ
グラムは、命令実行権限ビツトIFがオフであれ
ば、ポインタで指定された記憶域の命令を実行す
ることが出来オフであればできない。 第４図は、ポインタP2で指定される記憶域Ａ
２の中のポインタＰ２′を、ポインタＰ１で指定
される記憶域Ａ１の中のポインタＰ１′にコピー
する場合を示している。この場合には、ポインタ
Ｐ２のポインタ・リード権限ビツトがオンであ
り、ポインタＰ１のポインタ・ライト権限ビツト
がオンであることが必要である。 第５図はポインタで指定される記憶域をアクセ
スする場合におけるアドレス生成およびアクセス
権限チエツクを説明するものである。第５図にお
いて、OWRはメモリ・オペランド記述部、Ｘは
インデツクス・レジスタ指定部、Ｂはベース・レ
ジスタ指定部、Ｄはデイスプレースメント部、
GR１ないしGRnは32ビツトの汎用レジスタ、
CPR１ないしCPR４は32ビツトの権限レジスタ、
ARはアクセス形態指示レジスタをそれぞれ示し
ている。このアドレス生成方式は、48ビツトのア
ドレスを生成する。アドレスは、上位24ビツトが
セグメントID部、下位24ビツトはセグメント・
オフセツト部であり、１セグメントは224バイト
を越えることはない。また、セグメントは224バ
イト境界毎に割付けられている。 アクセスするデータの先頭アドレスは、命令中
のメモリ・オペランド記述部OWRのインデツク
ス・レジスタ指定部Ｘ、ベース・レジスタ指定部
Ｂ、デイスプレイスメント部Ｄによつて指定され
る（インデツクス・レジスタ指定部Ｘのないもの
もある。）ベース・レジスタ指定部Ｂによつて指
定された汎用レジスタGRの内容の下位24ビツト
がデイスプレイスメント部Ｄと加算される。イン
デツクス・レジスタ指定部Ｘがある場合には、イ
ンデツクス・レジスタ指定部Ｘで指定された汎用
レジスタの内容の下位24ビツトが更に加算され
る。これらの加算時には24ビツトからのキヤリー
は無視される。ベース・レジスタ指定部Ｂで指定
された汎用レジスタGRの上位８ビツト内に権限
レジスタCPRを指定するフイールドがある。権
限レジスタCPRにはセグメントのセグメントID
とセグメントに対するアクセス権限が収容されて
いる。上記セグメントIDは上記の加算された24
ビツト・アドレスと結合されて48ビツトのアドレ
スが生成され、メモリ・アドレス・レジスタ
MARに入れられる。上記権限レジスタのアクセ
ス権限はアクセス形態指示レジスタARに入れら
れる。アクセス権限情報は、さきに述べたよう
に、データ・リード、データ・ライト、ポイン
タ・リード、ポインタ・ライトおよび命令実行の
５個のビツトから構成されている。生成されたア
ドレスへのアクセス形態は実行される命令によつ
て決つており、アクセス形態に対応するアクセス
形態指示レジスタのビツトが「１」であることを
チエツクすることによつて、許されないアクセス
を防止する。 ポインタのコピーに際しては、MOVE
Pointer命令が発行される。MOVE Pointer命令
は下記の如き形式を有している。
【表】
この命令の動作を実施例に即して説明する。
ポインタＰ１およびＰ２の内容は、ポインタＰ
１′およびＰ２′をそれぞれアクセスするため、予
めレジスタに置数されている。即ち、ポインタＰ
１のもつ記憶域Ａ１のアドレスのセグメントID
部および記憶域Ａ１に対するアクセス権限は、権
限レジスタCPRiに、記憶域Ａ１のアドレスのセ
グメント・オフセツト部は汎用レジスタGRjに置
数されているとする。このとき汎用レジスタGRj
の上位８ビツト中の権限レジスタ指定部は、権限
レジスタCPRiを指している。また、ポインタＰ
２の持つ記憶域Ａ２のアドレスのセグメントID
および記憶域Ａ２に対するアクセス権限は権限レ
ジスタCPRlに、記憶域Ａ２のセグメント・オフ
セツト部は汎用レジスタGRmに置数されている
とする。このとき、汎用レジスタ、GRmの上位
８ビツト中の権限レジスタ指定部は、権限レジス
タCPRlを指している。ここにおいて、MOVE
Pointer命令が発行される。いま、コピーするポ
インタは１個であるからＬ＝８バイトである。第
１オペランド部Ｂ１，Ｄ１はポインタＰ１′のア
ドレスを示す。即ち、Ｂ１は汎用レジスタGRjを
示し、Ｄ１は記憶域Ａ１からポインタＰ１′まで
の相対アドレスを示す。第２オペランド部Ｂ２，
Ｄ２はポインタＰ２′のアドレスを示す。即ち、
Ｂ２は汎用レジスタGRmを示し、Ｄ２は記憶域
Ａ２の先頭アドレスからポインタＰ２′までの相
対アドレスを示す。 MOVE Pointer命令がフエツチされ、命令コ
ードが解読されると、第２オペランド部Ｂ２，Ｄ
２によつて先ずポインタＰ２′の先頭アドレスが
メモリ・アドレス・レジスタMARに生成され、
アクセス形態指示レジスタARにアクセス権限が
セツトされる。このときアクセス形態レジスタ
ARがポインタ・リードの許可／不許可をチエツ
クする。不許可のときはアクセス例外として割り
出す。許可ならば、ポインタＰ２′を中央処理装
置の内部レジスタに置数する。そのとき、ポイン
タＰ２′が確かにポインタであるか否かをチエツ
クする。このようなチエツク機構は、例えば特開
昭55−58900号公報に開示されている。 次に、第１オペランド部Ｂ１，Ｄ１によつてポ
インタＰ１′の先頭アドレスがメモリ・アドレ
ス・レジスタMARに生成され、アクセス形態指
示レジスタにポインタＰ１の持つアクセス権限が
セツトされる。このとき、アクセス形態指示レジ
スタARの中でポインタ・ライトが許可になつて
いるか、否かをチエツクする。不許可のときはア
クセス例外として割り出す。許可であれば中央処
理装置の内部レジスタの中のポインタＰ２′の内
容をポインタＰ１′に格納する。このとき、ポイ
ンタＰ１′が確かにポインタであるか、否かをチ
エツクする。以上のような処理によつて、ポイン
タＰ２′の内容がポインタＰ１′にコピーされる。 以上の説明から明らかなように、本発明によれ
ば、記憶域中のポインタの予期せぬコピー又は書
き替えが防止され、ポインタの所在し得る範囲を
システムが明確に把握することが出来るので、プ
ロテクシヨンをより完全に行うことが出来る。ま
た、ポインタのアクセス対象の記憶域に対するア
クセスを行う際、範囲チエツクを行う必要がない
ので、アクセス許可／不許可のチエツク時間を短
縮できると共に、ハード量も少なくて済むという
効果がある。
１′およびＰ２′をそれぞれアクセスするため、予
めレジスタに置数されている。即ち、ポインタＰ
１のもつ記憶域Ａ１のアドレスのセグメントID
部および記憶域Ａ１に対するアクセス権限は、権
限レジスタCPRiに、記憶域Ａ１のアドレスのセ
グメント・オフセツト部は汎用レジスタGRjに置
数されているとする。このとき汎用レジスタGRj
の上位８ビツト中の権限レジスタ指定部は、権限
レジスタCPRiを指している。また、ポインタＰ
２の持つ記憶域Ａ２のアドレスのセグメントID
および記憶域Ａ２に対するアクセス権限は権限レ
ジスタCPRlに、記憶域Ａ２のセグメント・オフ
セツト部は汎用レジスタGRmに置数されている
とする。このとき、汎用レジスタ、GRmの上位
８ビツト中の権限レジスタ指定部は、権限レジス
タCPRlを指している。ここにおいて、MOVE
Pointer命令が発行される。いま、コピーするポ
インタは１個であるからＬ＝８バイトである。第
１オペランド部Ｂ１，Ｄ１はポインタＰ１′のア
ドレスを示す。即ち、Ｂ１は汎用レジスタGRjを
示し、Ｄ１は記憶域Ａ１からポインタＰ１′まで
の相対アドレスを示す。第２オペランド部Ｂ２，
Ｄ２はポインタＰ２′のアドレスを示す。即ち、
Ｂ２は汎用レジスタGRmを示し、Ｄ２は記憶域
Ａ２の先頭アドレスからポインタＰ２′までの相
対アドレスを示す。 MOVE Pointer命令がフエツチされ、命令コ
ードが解読されると、第２オペランド部Ｂ２，Ｄ
２によつて先ずポインタＰ２′の先頭アドレスが
メモリ・アドレス・レジスタMARに生成され、
アクセス形態指示レジスタARにアクセス権限が
セツトされる。このときアクセス形態レジスタ
ARがポインタ・リードの許可／不許可をチエツ
クする。不許可のときはアクセス例外として割り
出す。許可ならば、ポインタＰ２′を中央処理装
置の内部レジスタに置数する。そのとき、ポイン
タＰ２′が確かにポインタであるか否かをチエツ
クする。このようなチエツク機構は、例えば特開
昭55−58900号公報に開示されている。 次に、第１オペランド部Ｂ１，Ｄ１によつてポ
インタＰ１′の先頭アドレスがメモリ・アドレ
ス・レジスタMARに生成され、アクセス形態指
示レジスタにポインタＰ１の持つアクセス権限が
セツトされる。このとき、アクセス形態指示レジ
スタARの中でポインタ・ライトが許可になつて
いるか、否かをチエツクする。不許可のときはア
クセス例外として割り出す。許可であれば中央処
理装置の内部レジスタの中のポインタＰ２′の内
容をポインタＰ１′に格納する。このとき、ポイ
ンタＰ１′が確かにポインタであるか、否かをチ
エツクする。以上のような処理によつて、ポイン
タＰ２′の内容がポインタＰ１′にコピーされる。 以上の説明から明らかなように、本発明によれ
ば、記憶域中のポインタの予期せぬコピー又は書
き替えが防止され、ポインタの所在し得る範囲を
システムが明確に把握することが出来るので、プ
ロテクシヨンをより完全に行うことが出来る。ま
た、ポインタのアクセス対象の記憶域に対するア
クセスを行う際、範囲チエツクを行う必要がない
ので、アクセス許可／不許可のチエツク時間を短
縮できると共に、ハード量も少なくて済むという
効果がある。
第１図はポインタによる記憶域のアクセスを説
明する図、第２図は従来のポインタの構成を示す
図、第３図は本発明で使用されるポインタの１例
の構成を示す図、第４図はポインタＰ２で指定さ
れる記憶域のポインタＰ２′の内容をポインタＰ
１で指定される記憶域のＰ１′にコピーする状態
を示す図、第５図はポインタで指定される記憶域
をアクセスする場合におけるアドレス生成および
アクセス権限チエツクを説明するための図であ
る。 DR……データ・リード権限ビツト、DW……
データ・ライト権限ビツト、IF……命令実行権
限ビツト、PR……ポインタ・リード権限ビツト、
PW……ポインタ・ライト権限ビツト、OWR…
…メモリ・オペランド記述部、Ｘ……インデツク
ス・レジスタ指定部、Ｂ……ベース・レジスタ指
定部、Ｄ……デイスプレースメント部、GR１な
いしGRn……32ビツトの汎用レジスタ、CPR１
ないしCPR４……32ビツトの権限レジスタ、AR
……アクセス形態指示レジスタ。
明する図、第２図は従来のポインタの構成を示す
図、第３図は本発明で使用されるポインタの１例
の構成を示す図、第４図はポインタＰ２で指定さ
れる記憶域のポインタＰ２′の内容をポインタＰ
１で指定される記憶域のＰ１′にコピーする状態
を示す図、第５図はポインタで指定される記憶域
をアクセスする場合におけるアドレス生成および
アクセス権限チエツクを説明するための図であ
る。 DR……データ・リード権限ビツト、DW……
データ・ライト権限ビツト、IF……命令実行権
限ビツト、PR……ポインタ・リード権限ビツト、
PW……ポインタ・ライト権限ビツト、OWR…
…メモリ・オペランド記述部、Ｘ……インデツク
ス・レジスタ指定部、Ｂ……ベース・レジスタ指
定部、Ｄ……デイスプレースメント部、GR１な
いしGRn……32ビツトの汎用レジスタ、CPR１
ないしCPR４……32ビツトの権限レジスタ、AR
……アクセス形態指示レジスタ。
Claims (1)
- 【特許請求の範囲】 １ アクセス対象のアドレスを有すると共にアク
セス対象をアクセスするアクセス権限情報とを含
むポインタを記憶域中に配置したデータ処理装置
において、ポインタ中に当該ポインタで指定する
記憶域Ａ中に存在するポインタを操作もしくは利
用可能かを示す操作利用可能指示ビツトを設け、
記憶域Ａ中のポインタを操作もしくは利用する命
令が発行されたとき、その命令の実行過程で記憶
域Ａをポイントするポインタの操作利用可能指示
ビツトをチエツクし、当該操作利用可能指示ビツ
トが操作もしくは利用可能を表示していることを
条件として記憶域Ａ中のポインタの操作もしくは
利用を行うことを特徴とするプロテクシヨン方
式。 ２ 操作利用可能指示ビツトが、ポインタ読出可
能指示ビツト及びポインタ書込可能指示ビツトで
あることを特徴とする特許請求の範囲第１項記載
のプロテクシヨン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55185405A JPS57111888A (en) | 1980-12-29 | 1980-12-29 | Protection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55185405A JPS57111888A (en) | 1980-12-29 | 1980-12-29 | Protection system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111888A JPS57111888A (en) | 1982-07-12 |
| JPS6326902B2 true JPS6326902B2 (ja) | 1988-06-01 |
Family
ID=16170211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55185405A Granted JPS57111888A (en) | 1980-12-29 | 1980-12-29 | Protection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111888A (ja) |
-
1980
- 1980-12-29 JP JP55185405A patent/JPS57111888A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111888A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023773A (en) | Authorization for selective program access to data in multiple address spaces | |
| US5220669A (en) | Linkage mechanism for program isolation | |
| US5075845A (en) | Type management and control in an object oriented memory protection mechanism | |
| US4979098A (en) | Multiple address space token designation, protection controls, designation translation and lookaside | |
| US5619671A (en) | Method and apparatus for providing token controlled access to protected pages of memory | |
| EP0331900B1 (en) | Method and apparatus for capability control | |
| US5075848A (en) | Object lifetime control in an object-oriented memory protection mechanism | |
| US5809546A (en) | Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers | |
| US5628023A (en) | Virtual storage computer system having methods and apparatus for providing token-controlled access to protected pages of memory via a token-accessible view | |
| JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
| US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
| EP0040702B1 (en) | Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys | |
| KR100995146B1 (ko) | 개선된 메모리 엑세스 보안을 제공하는 메모리에 디바이스엑세스를 제어하기 위한 시스템 및 방법 | |
| JPH0769844B2 (ja) | データ空間への共通アクセス装置及び方法 | |
| JPS60221851A (ja) | メモリ・アクセス・コントローラを具えるデータ処理装置 | |
| US5724551A (en) | Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers | |
| JPS61114353A (ja) | 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体 | |
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| JPH0461372B2 (ja) | ||
| KR100791815B1 (ko) | 컴퓨터 시스템 및 컴퓨터 시스템에서 인스트럭션을 실행하는 방법 | |
| EP0297891B1 (en) | Apparatus and method for main memory unit protection using access and fault logic signals | |
| JP3554320B2 (ja) | オブジエクト指向メモリ保護メカニズムを採用するデータ処理システムで実行環境間の通信を実行するデータ処理システム | |
| EP0327839B1 (en) | Information handling system | |
| US5493661A (en) | Method and system for providing a program call to a dispatchable unit's base space | |
| JP2001519940A (ja) | マイクロコンピュータ |