JPS63283218A - 自動利得制御増幅回路 - Google Patents
自動利得制御増幅回路Info
- Publication number
- JPS63283218A JPS63283218A JP11794387A JP11794387A JPS63283218A JP S63283218 A JPS63283218 A JP S63283218A JP 11794387 A JP11794387 A JP 11794387A JP 11794387 A JP11794387 A JP 11794387A JP S63283218 A JPS63283218 A JP S63283218A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- amplifier
- time
- capacitor
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、自動利得制御増幅回路に関し、特にそのＡ
ＧＣＯＮからＡＧＣＯＦＦ時及び八〇〇 ＯＦＦから
ＡＧＣ０８時の過渡特性の改善を図ったものに関する。
ＧＣＯＮからＡＧＣＯＦＦ時及び八〇〇 ＯＦＦから
ＡＧＣ０８時の過渡特性の改善を図ったものに関する。
ゲインホールド機能を有する従来の自動利得制御回路を
第２図に示す。
第２図に示す。
第２図において、入力信号が端子１から入力され、ＡＧ
Ｃアンプ２で増幅されて端子３に出力される。端子３の
信号はレベル検出回路４でその信号レベルが検出される
。スイッチ６がＯＮの場合は検出信号はコンデンサ５に
より平滑されてアンプ２の利得を制御し、端子３の出力
は一定の出力レベルになる。第５図の９はＡＧＣ０８時
の入出力特性を示す、また、スイッチ６をＯＦＦにする
とＡＧＣ回路のゲインは最大ゲインとなり、その入出力
特性は第５図の１０となる。
Ｃアンプ２で増幅されて端子３に出力される。端子３の
信号はレベル検出回路４でその信号レベルが検出される
。スイッチ６がＯＮの場合は検出信号はコンデンサ５に
より平滑されてアンプ２の利得を制御し、端子３の出力
は一定の出力レベルになる。第５図の９はＡＧＣ０８時
の入出力特性を示す、また、スイッチ６をＯＦＦにする
とＡＧＣ回路のゲインは最大ゲインとなり、その入出力
特性は第５図の１０となる。
ここでスイッチ６をＯＮからＯＦＦした時の過渡特性を
第３図に示す、第３図においてＴＭをホールド時間と呼
び、ホールド時間はコンデンサ５の放電時間により決ま
る。但し第２図の回路ではコンデンサ５の電位はゼロま
で放電するため、ＡＧＣアンプ２のゲインはコンデンサ
が放電してしまうと最大ゲインとなる。
第３図に示す、第３図においてＴＭをホールド時間と呼
び、ホールド時間はコンデンサ５の放電時間により決ま
る。但し第２図の回路ではコンデンサ５の電位はゼロま
で放電するため、ＡＧＣアンプ２のゲインはコンデンサ
が放電してしまうと最大ゲインとなる。
通常ゲインホールドをかける場合は、入力信号が来ない
場合、あるいは信号レベルがホールド期間中に変化し、
その信号レベルの変化を出力として欲しい場合である。
場合、あるいは信号レベルがホールド期間中に変化し、
その信号レベルの変化を出力として欲しい場合である。
［発明が解決しようとする問題点〕
従来の自動利得制御増幅回路は以上のように構成されて
おり、ＡＧＣＯＦＦの時間が長いとＡＧＣアンプは最大
ゲインとなり、出力信号が飽和したり、あるいはＡＧＣ
ＯＦＦからＯＮ時に最大ゲインからゲインが変化するた
めＡＧＣ出力が一定になるまでに長い時間が必要になる
という欠点があった。
おり、ＡＧＣＯＦＦの時間が長いとＡＧＣアンプは最大
ゲインとなり、出力信号が飽和したり、あるいはＡＧＣ
ＯＦＦからＯＮ時に最大ゲインからゲインが変化するた
めＡＧＣ出力が一定になるまでに長い時間が必要になる
という欠点があった。
この発明は上記のような従来のものの問題点に鑑みてな
されたもので、ＡＧＣアンプの０Ｎ１０ＦＦ時の過渡特
性を改善できる自動利得制御増幅回路を得ることを目的
としている。
されたもので、ＡＧＣアンプの０Ｎ１０ＦＦ時の過渡特
性を改善できる自動利得制御増幅回路を得ることを目的
としている。
この発明に係る自動利得制御増幅回路は、ＡＧＣ用コン
デンサにゲインホールド時の充放電用のアンプを接続し
たものである。
デンサにゲインホールド時の充放電用のアンプを接続し
たものである。
この発明においては、ＡＧＣ用コンデンサにゲインホー
ルド時の充放電用アンプが接続されており、ＡＧＣ機能
オフ時に増幅回路の利得が任意の設定ゲインに収束する
から、該ゲインを適切に設定することによりＡＧＣをオ
フからオンした時のＡＧＣアンプのゲイン変動が少なく
なり、またＡＧＣをオンからオフにした時ＡＧＣアンプ
の出力が直ちに一定レベルとなるようにできる。
ルド時の充放電用アンプが接続されており、ＡＧＣ機能
オフ時に増幅回路の利得が任意の設定ゲインに収束する
から、該ゲインを適切に設定することによりＡＧＣをオ
フからオンした時のＡＧＣアンプのゲイン変動が少なく
なり、またＡＧＣをオンからオフにした時ＡＧＣアンプ
の出力が直ちに一定レベルとなるようにできる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による自動利得制御増幅回路
を示す０図において、１は信号入力端子、２はＡＧＣア
ンプ、３はＡＧＣアンプ出力、４はレベル検出回路、５
はＡＧＣ検波用コンデンサ、６はＡＧＣ０Ｎ１０ＦＦス
イツチ、７はＡＧＣアンプ基準電圧、８はＡＧＣＯＦＦ
時のコンデンサ充放電用アンプである。なお１〜６は従
来例と同じものである。
を示す０図において、１は信号入力端子、２はＡＧＣア
ンプ、３はＡＧＣアンプ出力、４はレベル検出回路、５
はＡＧＣ検波用コンデンサ、６はＡＧＣ０Ｎ１０ＦＦス
イツチ、７はＡＧＣアンプ基準電圧、８はＡＧＣＯＦＦ
時のコンデンサ充放電用アンプである。なお１〜６は従
来例と同じものである。
次に作用効果について説明する０本実施例ではアンプ８
の出力インピーダンスは非常に高くとり、スイッチ６が
ＯＮの時は検波回路４の出力インピーダンスを無視でき
る程度に太き（設定しており、このようにすることで、
ＡＧＣＯＮ時の動作には影響しない、またアンプ８を設
けたことでスイッチ６がＯＦＦのときには基準電圧７に
等しくなる様にコンデンサの電圧は収束する−ここで、
アンプ８の出力電流及び吸い込み電流とコンデンサ５と
の充放電時間によりゲインホールド時間は決定される。
の出力インピーダンスは非常に高くとり、スイッチ６が
ＯＮの時は検波回路４の出力インピーダンスを無視でき
る程度に太き（設定しており、このようにすることで、
ＡＧＣＯＮ時の動作には影響しない、またアンプ８を設
けたことでスイッチ６がＯＦＦのときには基準電圧７に
等しくなる様にコンデンサの電圧は収束する−ここで、
アンプ８の出力電流及び吸い込み電流とコンデンサ５と
の充放電時間によりゲインホールド時間は決定される。
また、ＡＣＣＩＩＩＩＩＩＢ電圧が基準電圧７に等しく
なったときＡＧＣアンプのゲインを所望のゲインとなる
様に設定しておく。
なったときＡＧＣアンプのゲインを所望のゲインとなる
様に設定しておく。
第６図にアンプ８の一構成例を示す、第１図と同一番号
の箇所は同一機能を有する。端子１０はＡＧＣアンプへ
の制御信号、端子１１は制御信号に対する基準電圧で同
じ＜ＡＧＣアンプへ加えられる。
の箇所は同一機能を有する。端子１０はＡＧＣアンプへ
の制御信号、端子１１は制御信号に対する基準電圧で同
じ＜ＡＧＣアンプへ加えられる。
端子１０は端子９の電圧をエミッタフォロワトランジス
タＱ１６でバンファリングしたものに等しく端子９に接
続されているコンデンサの電位が１■□下がったものに
等しい、また端子１１の基準電圧は基準電圧７がＩＶ＋
ｔｘ下がったものであり、端子１１と端子１０との電位
差がＡＧＣアンプの制御信号である。
タＱ１６でバンファリングしたものに等しく端子９に接
続されているコンデンサの電位が１■□下がったものに
等しい、また端子１１の基準電圧は基準電圧７がＩＶ＋
ｔｘ下がったものであり、端子１１と端子１０との電位
差がＡＧＣアンプの制御信号である。
端子９の電位が基準電圧７の電位より低いと、トランジ
スタＱｌｌがＯＮＬ、Ｑ、、ひいてはＱ、がＯＦＦとな
り、Ｑ！、のベース電流２１／ｈ□がトランジスタＱｚ
ａ−Ｑ□からなるカレントミラーでミラーされ、ｉｍ
−２Ｉ／ｈｙｔとなる。ここでｉ。
スタＱｌｌがＯＮＬ、Ｑ、、ひいてはＱ、がＯＦＦとな
り、Ｑ！、のベース電流２１／ｈ□がトランジスタＱｚ
ａ−Ｑ□からなるカレントミラーでミラーされ、ｉｍ
−２Ｉ／ｈｙｔとなる。ここでｉ。
＝ Ｉ ／ ｈ ｖｔであるため、１１− １ ／ ｈ
ｙｇとなり、コンデンサ５を充電することになり、そ
の充電電流はＩ／ｈｔｔである。逆に端子９の電位が基
準電圧７より高いとトランジスタＱ１７がＯＮＬ、Ｑ。
ｙｇとなり、コンデンサ５を充電することになり、そ
の充電電流はＩ／ｈｔｔである。逆に端子９の電位が基
準電圧７より高いとトランジスタＱ１７がＯＮＬ、Ｑ。
がＯＮする。するとトランジスタＱｔ３のベース電流は
Ｑ。より供給されトランジスタＱ、ｓには電流は流れず
１２−０となる。よってｌ、はｉ、に等しく １＋−１
／ｈｒｉとなり、コンデンサ５はＩ／ｈ０の電流で放電
される。アンプ８は最終的には端子１０．１１の電圧が
等しくなった所でつり合う。
Ｑ。より供給されトランジスタＱ、ｓには電流は流れず
１２−０となる。よってｌ、はｉ、に等しく １＋−１
／ｈｒｉとなり、コンデンサ５はＩ／ｈ０の電流で放電
される。アンプ８は最終的には端子１０．１１の電圧が
等しくなった所でつり合う。
ここで端子９はアンプ８の入力端子であると同時に出力
端子であり、その出力電流及び吸込み電流は±Ｉ／ｈｒ
ｉアンペアである。
端子であり、その出力電流及び吸込み電流は±Ｉ／ｈｒ
ｉアンペアである。
ここで仮に
１−５０μＡ、ｈ□−１００とすると、コンデンサ５の
充放電電流は５００ｎＡとすることが可能でゲインホー
ルドの時定数を大きくとることができる。ＡＧＣアンプ
への制御電圧を端子１０．１１から取っているのはＡＧ
Ｃアンプの制御信号入力端子の入力インピーダンスによ
るコンデンサ５への影響を避けるためであり、インピー
ダンスの低い端子１０．１１から制御信号を取り出して
いる。
充放電電流は５００ｎＡとすることが可能でゲインホー
ルドの時定数を大きくとることができる。ＡＧＣアンプ
への制御電圧を端子１０．１１から取っているのはＡＧ
Ｃアンプの制御信号入力端子の入力インピーダンスによ
るコンデンサ５への影響を避けるためであり、インピー
ダンスの低い端子１０．１１から制御信号を取り出して
いる。
第４図の９はＡＧＣＯＮの時の入出力特性である。１０
はＡＧＣＯＦＦの時の入出力特性である。ここでＡＧＣ
ＯＦＦの時のゲイン設定は一例としてアンプの標準入力
ｖｂＯ時、ＡＧＣアンプの出力がＶａとなるようなゲイ
ン設定にしておくと理想的な特性が得られる。この場合
、ＡＧＣＯＦＦで無人力信号の状態からＡＧＣＯＮと同
時に標準の入力信号が入ってきた場合を考えると、ＡＧ
Ｃアンプのゲイン変動がないため出力レベルが一定のレ
ベルになるのに要する時間はゼロに近い、またＡＧＣが
ＯＮからＯＦＦでゲインホールドの時間を考えるとＡＧ
ＣＯＮ時に標準の入力信号レベルに近い信号レベルが入
力されていればＡＧＣＯＦＦの時でもＡＧＣアンプのゲ
イン変動は少なく、ホールド時間以上の時間が経過して
もアンプの出力レベルはほぼ一定であるという特徴があ
る。この状態でＡＧＣＯＦＦからＯＮとしてＯＮの時標
準に近い入力信号レベルであれば同じ＜ＡＧＣアンプの
ゲイン変動はほとんどないため、アンプの出力が一定レ
ベルになるのに要する時間はゼロに近い。
はＡＧＣＯＦＦの時の入出力特性である。ここでＡＧＣ
ＯＦＦの時のゲイン設定は一例としてアンプの標準入力
ｖｂＯ時、ＡＧＣアンプの出力がＶａとなるようなゲイ
ン設定にしておくと理想的な特性が得られる。この場合
、ＡＧＣＯＦＦで無人力信号の状態からＡＧＣＯＮと同
時に標準の入力信号が入ってきた場合を考えると、ＡＧ
Ｃアンプのゲイン変動がないため出力レベルが一定のレ
ベルになるのに要する時間はゼロに近い、またＡＧＣが
ＯＮからＯＦＦでゲインホールドの時間を考えるとＡＧ
ＣＯＮ時に標準の入力信号レベルに近い信号レベルが入
力されていればＡＧＣＯＦＦの時でもＡＧＣアンプのゲ
イン変動は少なく、ホールド時間以上の時間が経過して
もアンプの出力レベルはほぼ一定であるという特徴があ
る。この状態でＡＧＣＯＦＦからＯＮとしてＯＮの時標
準に近い入力信号レベルであれば同じ＜ＡＧＣアンプの
ゲイン変動はほとんどないため、アンプの出力が一定レ
ベルになるのに要する時間はゼロに近い。
なお、第１図においてアンプ８のかわりに抵抗を用いる
ことも可能であるが、アンプ形式にすることによりコン
デンサの収束電位を基準電圧７に対し、数ｍＶ以内に精
度良く収束させることが可能である。また、アンプ８の
出力インピーダンスを数ＭΩ程度にできるため、ＩＣ化
に適している。
ことも可能であるが、アンプ形式にすることによりコン
デンサの収束電位を基準電圧７に対し、数ｍＶ以内に精
度良く収束させることが可能である。また、アンプ８の
出力インピーダンスを数ＭΩ程度にできるため、ＩＣ化
に適している。
なお上記実施例では特にその用途については記さなかっ
たが、ディスク用ＩＣのＡＧＣアンプあるいはオーディ
オ用ＩＣのＡＧＣアンプ等応用範囲が広い。
たが、ディスク用ＩＣのＡＧＣアンプあるいはオーディ
オ用ＩＣのＡＧＣアンプ等応用範囲が広い。
以上の様に、この発明に係る自動利得制御増幅回路によ
れば、高出力インピーダンスのアンプを１個追加するこ
とによりＡＧＣアンプの過渡応答を大きく改善すること
ができる。
れば、高出力インピーダンスのアンプを１個追加するこ
とによりＡＧＣアンプの過渡応答を大きく改善すること
ができる。
第１図は本発明の一実施例による自動利得制御増幅回路
を示す回路図、第２図は従来の自動利得制御増幅回路を
示す回路図、第３図は第２図の過渡特性を示す波形図、
第４図は第１図のＡＧＣＯＮ、ＯＦＦ時の入出力特性を
示す図、第５図は第２図のＡＧＣＯＮ、ＯＦＦ時の入出
力特性を示す図、第６図は第１図のアンプの構成を示す
回路図である。 図において、２はＡ、ＧＣアンプ（増幅回路）、４はレ
ベル検出回路、５はコンデンサ、６はスイッチ、８はア
ンプである。
を示す回路図、第２図は従来の自動利得制御増幅回路を
示す回路図、第３図は第２図の過渡特性を示す波形図、
第４図は第１図のＡＧＣＯＮ、ＯＦＦ時の入出力特性を
示す図、第５図は第２図のＡＧＣＯＮ、ＯＦＦ時の入出
力特性を示す図、第６図は第１図のアンプの構成を示す
回路図である。 図において、２はＡ、ＧＣアンプ（増幅回路）、４はレ
ベル検出回路、５はコンデンサ、６はスイッチ、８はア
ンプである。
Claims (2)
- （１）自動利得制御増幅回路において、 ＡＧＣ機能ＯＦＦ時にＡＧＣ機能ＯＮ時のＡＧＣ制御電
圧をホールドするためのＡＧＣ用コンデンサと、 ＡＧＣ機能ＯＦＦ時に増幅回路の利得が任意の設定ゲイ
ンに収束するように上記ＡＧＣ用コンデンサを充電ある
いは放電するための高出力インピーダンスのアンプとを
備えたことを特徴とする自動利得制御増幅回路。 - （２）上記高出力インピーダンスのアンプは、上記ＡＧ
Ｃ用コンデンサの充電電圧と、該充電電圧の収束電圧を
設定するための基準電圧とを入力とするものであること
を特徴とする特許請求の範囲第１項記載の自動利得制御
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794387A JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11794387A JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283218A true JPS63283218A (ja) | 1988-11-21 |
| JPH069328B2 JPH069328B2 (ja) | 1994-02-02 |
Family
ID=14724065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11794387A Expired - Fee Related JPH069328B2 (ja) | 1987-05-14 | 1987-05-14 | 自動利得制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069328B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612144A1 (en) * | 1993-02-17 | 1994-08-24 | Mitsubishi Denki Kabushiki Kaisha | Automatic control circuit for a power amplifier |
| EP0959574B1 (en) * | 1998-05-20 | 2006-03-08 | Sony Corporation | Power saving system in a broadcast receiver, comprising an intermittent power supply to certain circuits only during periods when relevant data is being received |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4546037B2 (ja) * | 2003-03-31 | 2010-09-15 | マスプロ電工株式会社 | 信号増幅回路 |
-
1987
- 1987-05-14 JP JP11794387A patent/JPH069328B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0612144A1 (en) * | 1993-02-17 | 1994-08-24 | Mitsubishi Denki Kabushiki Kaisha | Automatic control circuit for a power amplifier |
| US5416441A (en) * | 1993-02-17 | 1995-05-16 | Mitsubishi Denki Kabushiki Kaisha | Automatic control circuit for power amplifier |
| EP0959574B1 (en) * | 1998-05-20 | 2006-03-08 | Sony Corporation | Power saving system in a broadcast receiver, comprising an intermittent power supply to certain circuits only during periods when relevant data is being received |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH069328B2 (ja) | 1994-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254303A (en) | Automatic volume adjusting apparatus | |
| US4884141A (en) | Automatic gain control circuit | |
| US5369308A (en) | Power transistor switching circuit with controlled turn-off | |
| US4256980A (en) | Electronic switchover circuit | |
| JP2883953B2 (ja) | 弛張発振器 | |
| US5477185A (en) | IC amplifier with saturation detection | |
| GB2027307A (en) | Transistor power amplifier protection circuit | |
| US4178558A (en) | DC Level clamping circuit | |
| US4262220A (en) | Optical current isolator circuit | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| JPH069328B2 (ja) | 自動利得制御増幅回路 | |
| US5563541A (en) | Load current detection circuit | |
| JPH0158887B2 (ja) | ||
| JP2548157B2 (ja) | 利得制御回路 | |
| JPS6048605A (ja) | ミュ−ティング回路 | |
| US3538347A (en) | Expandable clamp circuit | |
| US4051442A (en) | Gain control circuits for audio amplifiers | |
| EP0283593A1 (en) | Videoamplifier | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0516765B2 (ja) | ||
| JPH0567930A (ja) | 電圧増幅回路 | |
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JPS6311768Y2 (ja) | ||
| KR900001441Y1 (ko) | 자동 이득 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |