JPS63288034A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63288034A JPS63288034A JP62123289A JP12328987A JPS63288034A JP S63288034 A JPS63288034 A JP S63288034A JP 62123289 A JP62123289 A JP 62123289A JP 12328987 A JP12328987 A JP 12328987A JP S63288034 A JPS63288034 A JP S63288034A
- Authority
- JP
- Japan
- Prior art keywords
- isolation
- pieces
- semiconductor device
- piece
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高周波動作を行う回路
に使用されるものである。
に使用されるものである。
高周波動作に適した半導体装置として、例えばガリウム
ヒ素による半導体装置が知られている。
ヒ素による半導体装置が知られている。
このような半導体装置の外囲器は一般にセラミックスパ
ッケージとなっており、中央の凹部によって形成された
空間（キャビティ）内には半導体チップ（例えばガリウ
ムヒ素チップ）を載置している。そして、その周囲に形
成されたメタル配線と半導体チップの電極パッドはワイ
ヤにより接続し、セラミックス製の蓋を被せて気密封止
をするようにしている。ざらに、このようなパッケージ
では、上記配線に接続されたメタライズ層等の導体がパ
ッケージの外側壁に沿って下方に向かい、リードレスチ
ップキャリアを構成している。そして、これにより安定
に高密度の実装が可能になっている。
ッケージとなっており、中央の凹部によって形成された
空間（キャビティ）内には半導体チップ（例えばガリウ
ムヒ素チップ）を載置している。そして、その周囲に形
成されたメタル配線と半導体チップの電極パッドはワイ
ヤにより接続し、セラミックス製の蓋を被せて気密封止
をするようにしている。ざらに、このようなパッケージ
では、上記配線に接続されたメタライズ層等の導体がパ
ッケージの外側壁に沿って下方に向かい、リードレスチ
ップキャリアを構成している。そして、これにより安定
に高密度の実装が可能になっている。
（発明が解決しようとする問題点）
しかしながら、上記従来技術では次のような問題点があ
った。すなわち、例えば約２ＧＨ２以上の高周波で動作
させる場合には、各信号線からパッケージのキャビティ
内に電界が発生し、信号線相互間のクロストークが生じ
、アイソレーション特性が劣化していた。
った。すなわち、例えば約２ＧＨ２以上の高周波で動作
させる場合には、各信号線からパッケージのキャビティ
内に電界が発生し、信号線相互間のクロストークが生じ
、アイソレーション特性が劣化していた。
そこで本発明は、信号線間のアイソレーション特性の良
好な半導体装置を捉供することを目的とする。
好な半導体装置を捉供することを目的とする。
（問題点を解決するための手段）
本発明に係る半導体装置は、中央部に凹部が形成される
と共に、この凹部の周囲に配線導体が形成されたパッケ
ージ本体と、凹部内に固着されて配線導体とホンディン
グワイヤで接続された半導体チップと、上記パッケージ
本体を封止する蓋体とを備え、凹部の内側壁と半導体チ
ップの側壁の間であって隣接するボンディングワイヤの
間には、接地された導電性のアイソレーション片が挿入
され、かつこれが蓋体から突出して設けられていること
を特徴としている。
と共に、この凹部の周囲に配線導体が形成されたパッケ
ージ本体と、凹部内に固着されて配線導体とホンディン
グワイヤで接続された半導体チップと、上記パッケージ
本体を封止する蓋体とを備え、凹部の内側壁と半導体チ
ップの側壁の間であって隣接するボンディングワイヤの
間には、接地された導電性のアイソレーション片が挿入
され、かつこれが蓋体から突出して設けられていること
を特徴としている。
本発明に係る半導体装置は、ボンディングワイヤの間に
接地された導電性のアイソレーション片を備えているた
め、ボンディングワイヤから生じる電界を近接した信号
線に対して遮蔽する。したがって、信号線相互間のアイ
ソレーションが良好となり、安定した高周波動作が得ら
れることになる。
接地された導電性のアイソレーション片を備えているた
め、ボンディングワイヤから生じる電界を近接した信号
線に対して遮蔽する。したがって、信号線相互間のアイ
ソレーションが良好となり、安定した高周波動作が得ら
れることになる。
以下、添付図面の第１図ないし第４図を参照して、本発
明の一実施例を説明する。なあ、以下の図面の説明にお
いて、同一の要素には同一の符号を付し、重複する説明
を省略する。
明の一実施例を説明する。なあ、以下の図面の説明にお
いて、同一の要素には同一の符号を付し、重複する説明
を省略する。
第１図は実施例に係る半導体装置の構成を示す平面図で
あって、蓋を外した様子を示している。
あって、蓋を外した様子を示している。
また、第２図はそのＡ−Ａ線断面図を示している。
これらによれば、従来技術と同様にパッケージ本体１の
中央部に設けられた凹部２には、半導体チップ１１が例
えばダイボンディングにより取付けられている。そして
、半導体チップ１１上の電極と凹部２の周囲のパッケー
ジ本体１の表面上に形成された配線導体３とは、ボンデ
ィングワイヤ５により接続されている。配線導体３はパ
ッケージ本体１の外側へ引出されており、ざらに外側壁
に沿って下方へ向かい、パッケージ本体１の底面で内方
へ向かうように形成されている。
中央部に設けられた凹部２には、半導体チップ１１が例
えばダイボンディングにより取付けられている。そして
、半導体チップ１１上の電極と凹部２の周囲のパッケー
ジ本体１の表面上に形成された配線導体３とは、ボンデ
ィングワイヤ５により接続されている。配線導体３はパ
ッケージ本体１の外側へ引出されており、ざらに外側壁
に沿って下方へ向かい、パッケージ本体１の底面で内方
へ向かうように形成されている。
このようなパッケージ本体１の外面での配線４は、通常
はメタライズ層となっている。そして、パッケージ本体
１の上には例えばセラミックス製の蓋６が、エポキシ樹
脂等の樹脂や低融点ガラスにより固着され、内部が気密
封止されている。また、その表面がメタライズされてい
る場合には、合金材料等により固着されて気密封止され
ている。
はメタライズ層となっている。そして、パッケージ本体
１の上には例えばセラミックス製の蓋６が、エポキシ樹
脂等の樹脂や低融点ガラスにより固着され、内部が気密
封止されている。また、その表面がメタライズされてい
る場合には、合金材料等により固着されて気密封止され
ている。
このような本発明の半導体装置が従来のものと異なる点
は、パッケージ本体１の上に固着される蓋６の内面に、
複数のアイソレーション片７が設けられている点である
。したがって、第１図に示されるように、凹部２の内壁
側面と半導体チップ１１の側面との間であって隣接する
ボンディングワイヤ５の間には、アイソレーション片７
が１個づつ介在している。第３図に示されるように、こ
のアイソレーション片７は蓋６の内面に垂直に設けられ
た薄肉の突出片となっている。このアイソレーション片
７は蓋６の主要部をなすセラミックス板のメタライズさ
れた表面上に、ろう付けされた（多に焼結された金属部
材として形成される。
は、パッケージ本体１の上に固着される蓋６の内面に、
複数のアイソレーション片７が設けられている点である
。したがって、第１図に示されるように、凹部２の内壁
側面と半導体チップ１１の側面との間であって隣接する
ボンディングワイヤ５の間には、アイソレーション片７
が１個づつ介在している。第３図に示されるように、こ
のアイソレーション片７は蓋６の内面に垂直に設けられ
た薄肉の突出片となっている。このアイソレーション片
７は蓋６の主要部をなすセラミックス板のメタライズさ
れた表面上に、ろう付けされた（多に焼結された金属部
材として形成される。
第２図は半導体装置のキャビティ中におけるボンディン
グワイヤ５とアイソレーション片７の位置関係を示して
いる。図示の通り、アイソレーション片７の先端部は凹
部２の底面に近接するような長さとなり、隣接するワイ
ヤ５の直接対向する長さができるだけ短くなるような形
状となっている。
グワイヤ５とアイソレーション片７の位置関係を示して
いる。図示の通り、アイソレーション片７の先端部は凹
部２の底面に近接するような長さとなり、隣接するワイ
ヤ５の直接対向する長さができるだけ短くなるような形
状となっている。
次に、上記実施例に係る半導体装置の作用を説明する。
アイソレーション片７はいずれかの場所で半導体デツプ
１１のアース端子に接続されて接地されている。したが
って、アイソレーション片７は電界の遮蔽物として作用
し、１つのボンディングワイヤ５から発生した電界の影
響は隣接する他のホンディングワイヤとの間で箸しく減
少し、アイソレーション特性が向上することになる。
１１のアース端子に接続されて接地されている。したが
って、アイソレーション片７は電界の遮蔽物として作用
し、１つのボンディングワイヤ５から発生した電界の影
響は隣接する他のホンディングワイヤとの間で箸しく減
少し、アイソレーション特性が向上することになる。
本発明は上記実施例に限られるものではなく、種々の変
形が可能でおる。
形が可能でおる。
例えば、第４図はアイソレーション片７を有する益６の
他の例を示す断面図である。図示の通り、ここでは器６
の全体がセラミックスで成型されており、その内面側と
なる表面にはメタライズ層８が形成されている。この実
施例の場合には、アイソレーション片７を作るための複
雑な金属加工を行わなくてもよいため、より安価に本発
明の構造を実現できる。
他の例を示す断面図である。図示の通り、ここでは器６
の全体がセラミックスで成型されており、その内面側と
なる表面にはメタライズ層８が形成されている。この実
施例の場合には、アイソレーション片７を作るための複
雑な金属加工を行わなくてもよいため、より安価に本発
明の構造を実現できる。
また実施例の場合には、アイソレーション片７の方向は
コーナ一部に存在するもののみ斜めになっている他は、
いずれも縦方向か横方向に配列されているが、放射方向
に配設されるボンディングワイヤの方向に合わせた角度
を有するようにしてもよい。
コーナ一部に存在するもののみ斜めになっている他は、
いずれも縦方向か横方向に配列されているが、放射方向
に配設されるボンディングワイヤの方向に合わせた角度
を有するようにしてもよい。
更に本発明は、ガリウムヒ素のような化合物半導体装置
に限らず、クロストークが問題となる高周波動作に適用
されるものであれば、その適用範囲は制限されない。
に限らず、クロストークが問題となる高周波動作に適用
されるものであれば、その適用範囲は制限されない。
以上、詳細に説明した通り、本発明に係る半導体装置に
よれば、ボンディングワイヤ間で電界の影響を減少さけ
るためのアイソレーション片を蓋に設けであるので、ア
イソレーションか良好となってクロストークが減少し、
安定な高周波動作を実現できるという効果がある。
よれば、ボンディングワイヤ間で電界の影響を減少さけ
るためのアイソレーション片を蓋に設けであるので、ア
イソレーションか良好となってクロストークが減少し、
安定な高周波動作を実現できるという効果がある。
第１図は本発明の半導体装置の構成を説明づるための平
面図、第２図はそのＡ−Ａ線断面図、第３図は第１図お
よび第２図に使用される蓋の訂細な構成を示す斜視図、
第４図は益の他の形態を示す断面図である。 １・・・パッケージ本体、２・・・凹部、３・・・配線
、４．８・・・メタライズ層、５・・・ホンディングワ
イＡ７．６・・・蓋、７・・・アイソレーション片、１
１・・・半導体チップ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹第 ２ 図
面図、第２図はそのＡ−Ａ線断面図、第３図は第１図お
よび第２図に使用される蓋の訂細な構成を示す斜視図、
第４図は益の他の形態を示す断面図である。 １・・・パッケージ本体、２・・・凹部、３・・・配線
、４．８・・・メタライズ層、５・・・ホンディングワ
イＡ７．６・・・蓋、７・・・アイソレーション片、１
１・・・半導体チップ。 特許出願人 住友電気工業株式会社 代理人弁理士 長谷用 芳 樹第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、中央部に凹部が形成され、この凹部の周囲に配線導
体が形成されたパッケージ本体と、前記凹部内に固着さ
れ、前記配線導体とボンディングワイヤで接続された半
導体チップと、前記凹部の内側壁と前記半導体チップの
側壁の間であつて隣接する前記ボンディングワイヤの間
に挿入される接地された導電性のアイソレーシヨン片を
有する蓋体と を備える半導体装置。 ２、前記アイソレーシヨン片が金属加工により形成され
たものである特許請求の範囲第１項記載の半導体装置。 ３、前記アイソレーション片が表面にメタライズ層を形
成してなる前記蓋体からの突出片である特許請求の範囲
第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123289A JPS63288034A (ja) | 1987-05-20 | 1987-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123289A JPS63288034A (ja) | 1987-05-20 | 1987-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63288034A true JPS63288034A (ja) | 1988-11-25 |
Family
ID=14856871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62123289A Pending JPS63288034A (ja) | 1987-05-20 | 1987-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63288034A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020058073A1 (en) * | 2018-09-20 | 2020-03-26 | International Business Machines Corporation | Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications |
| US10681842B1 (en) | 2019-02-27 | 2020-06-09 | International Business Machines Corporation | Monolithic signal carrier device implemented in cryogenic quantum computing applications |
-
1987
- 1987-05-20 JP JP62123289A patent/JPS63288034A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020058073A1 (en) * | 2018-09-20 | 2020-03-26 | International Business Machines Corporation | Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications |
| CN112740838A (zh) * | 2018-09-20 | 2021-04-30 | 国际商业机器公司 | 用于量子应用的具有受控阻抗和减少和/或减轻串扰的印刷电路板到电介质层的过渡 |
| US11102879B2 (en) | 2018-09-20 | 2021-08-24 | International Business Machines Corporation | Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications |
| US10681842B1 (en) | 2019-02-27 | 2020-06-09 | International Business Machines Corporation | Monolithic signal carrier device implemented in cryogenic quantum computing applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656857A (en) | Semiconductor device with insulating resin layer and substrate having low sheet resistance | |
| EP0503200B1 (en) | Package for microwave integrated circuit | |
| US4167647A (en) | Hybrid microelectronic circuit package | |
| US5418329A (en) | High frequency IC package | |
| US5239126A (en) | High-frequency circuit package | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| US5532514A (en) | High frequency semiconductor device | |
| JPS63288034A (ja) | 半導体装置 | |
| US5258646A (en) | Package for microwave IC | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JPS58182250A (ja) | 半導体装置 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JP2726863B2 (ja) | 半導体素子パッケージ | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JP2701643B2 (ja) | 半導体容器 | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPS63288035A (ja) | 半導体装置 | |
| JPH0752760B2 (ja) | 半導体装置用パッケ−ジ | |
| JPH02256259A (ja) | 混成集積回路素子収納用パッケージ | |
| JPH05167301A (ja) | パッケージ構造体 | |
| JPS6076151A (ja) | Ｅｐｒｏｍ装置 | |
| JPH06112337A (ja) | 半導体装置用パッケージ | |
| US5285012A (en) | Low noise integrated circuit package | |
| JPH03120849A (ja) | 半導体装置 | |
| JPS61168939A (ja) | マイクロ波集積回路用外囲器 |