JPS63290159A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS63290159A JPS63290159A JP62122931A JP12293187A JPS63290159A JP S63290159 A JPS63290159 A JP S63290159A JP 62122931 A JP62122931 A JP 62122931A JP 12293187 A JP12293187 A JP 12293187A JP S63290159 A JPS63290159 A JP S63290159A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- charge pump
- diode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、昇圧回路に関するものであり、特にチャージ
ポンプを備えた昇圧回路に係るものである。
ポンプを備えた昇圧回路に係るものである。
従来の技術
・近年、様々な製品が携帯化・コンパクト化されてきて
おり、それに伴い、電源はより低電圧化・単一電源化さ
れてきている。たとえば、携帯ラジオや携帯テープレコ
ーダー等の基準電源電圧は、１．５〜３．０ｖ程度とな
ってきている。しかし、デバイスによっては、より高電
圧の電源が必要なため、システム内ま之はそのデバイス
内に昇圧回路を内蔵する必要性が非常に高くなっている
。デバイス内に昇圧回路を内蔵する場合においては（特
に半導体集積回路内においては）、チャージポンプを用
いて高電圧を発生している。さらに電位の異なる高電圧
電源が必要な場合には、チャージポンプでまず高電圧を
発生し、この高電圧を分圧し、その分圧電位を用いて出
力を制御し、もとの高電圧とは異なる他の高電圧電源を
作り出している。
おり、それに伴い、電源はより低電圧化・単一電源化さ
れてきている。たとえば、携帯ラジオや携帯テープレコ
ーダー等の基準電源電圧は、１．５〜３．０ｖ程度とな
ってきている。しかし、デバイスによっては、より高電
圧の電源が必要なため、システム内ま之はそのデバイス
内に昇圧回路を内蔵する必要性が非常に高くなっている
。デバイス内に昇圧回路を内蔵する場合においては（特
に半導体集積回路内においては）、チャージポンプを用
いて高電圧を発生している。さらに電位の異なる高電圧
電源が必要な場合には、チャージポンプでまず高電圧を
発生し、この高電圧を分圧し、その分圧電位を用いて出
力を制御し、もとの高電圧とは異なる他の高電圧電源を
作り出している。
しかし、デバイス内のチャージポンプは面積の割りには
能力が小さいため、この分圧回路で消費する電力は無視
できない。
能力が小さいため、この分圧回路で消費する電力は無視
できない。
以下、従来のチャージポンプを用いた昇圧回路について
説明を行う。
説明を行う。
第６図は、２つの異なる電源電圧を与える、チャージポ
ンプを用いた昇圧回路の従来例で、ダイオード接続され
たＮチャンネル、ＭＯ３型トランジスタ１〜５とキャパ
シタ６〜９エクなる４段の単位回路を直列接続したチャ
ージポンプと、２個のＭＯＳ型トランジスタ１７．１８
よりなる分圧回路と、その分圧回路の分圧電位を用いて
ゲートこれるＭＯ３型トランジスタ１１よりなる降圧制
御部とで構成されている。
ンプを用いた昇圧回路の従来例で、ダイオード接続され
たＮチャンネル、ＭＯ３型トランジスタ１〜５とキャパ
シタ６〜９エクなる４段の単位回路を直列接続したチャ
ージポンプと、２個のＭＯＳ型トランジスタ１７．１８
よりなる分圧回路と、その分圧回路の分圧電位を用いて
ゲートこれるＭＯ３型トランジスタ１１よりなる降圧制
御部とで構成されている。
第６図を用いて従来の昇圧回路の動作を説明する。
電源入力端に接続され７’ＣＶＯＯ電源よりＭＯ３型ト
ランジスタ１を介して流入した電荷は、振幅ｖＣＣの正
・反２相のクロック（ｉ号ＣＩ、に／ＧＬＫによりコン
トロールされる４段の単位回路を順次転送されるととも
にこの過程で順次昇圧される。
ランジスタ１を介して流入した電荷は、振幅ｖＣＣの正
・反２相のクロック（ｉ号ＣＩ、に／ＧＬＫによりコン
トロールされる４段の単位回路を順次転送されるととも
にこの過程で順次昇圧される。
昇圧された電源電圧は第１の電源出力端ＯＵＴに出力さ
れる。また、この電源電圧の一部は、２個のＭＯ３型ト
ランジスタ１７．１８よりなる分圧回路の分圧出力でゲ
ートされる降圧用ＭＯ３型トランジスタ１１を介して、
電圧値の異なるもうひとつの電源電圧として第２の電源
出力端ＯＵ Ｔ’に出力される。
れる。また、この電源電圧の一部は、２個のＭＯ３型ト
ランジスタ１７．１８よりなる分圧回路の分圧出力でゲ
ートされる降圧用ＭＯ３型トランジスタ１１を介して、
電圧値の異なるもうひとつの電源電圧として第２の電源
出力端ＯＵ Ｔ’に出力される。
発明が解決しようとする問題点
このように、昇圧回路中に分圧回路を用いた場合、この
回路の安定性・応答性と消費電流とは相反するものであ
り、消費電流を極端に低減することができない。このた
め、この消費分を見込んだチャージポンプ能力が必要と
される。
回路の安定性・応答性と消費電流とは相反するものであ
り、消費電流を極端に低減することができない。このた
め、この消費分を見込んだチャージポンプ能力が必要と
される。
また、消費電流を低減するためには分圧抵抗を高くする
必要があり、たとえば２０Ｖを１５Ｖに分圧する場合、
３ミクロン・プロセスでは約３肱程度のＭＯＳ型トラン
ジスタを用いて１００マイクロ・アンペア程度の消費と
なる。この消費を低減するためには、分圧回路部の電源
間にざらに多くの（上の例の場合士数個の）ＭＯＳ型ト
ランジスタを挿入すればよい。このようにすれば、同程
度の面積で電流値を数マイクロ・アンペアまで低減でき
る。ところが、この場合には閾値電圧バラツキに対して
敏感になる。
必要があり、たとえば２０Ｖを１５Ｖに分圧する場合、
３ミクロン・プロセスでは約３肱程度のＭＯＳ型トラン
ジスタを用いて１００マイクロ・アンペア程度の消費と
なる。この消費を低減するためには、分圧回路部の電源
間にざらに多くの（上の例の場合士数個の）ＭＯＳ型ト
ランジスタを挿入すればよい。このようにすれば、同程
度の面積で電流値を数マイクロ・アンペアまで低減でき
る。ところが、この場合には閾値電圧バラツキに対して
敏感になる。
また、チャージポンプ電源は、外部電源を単に分割し供
給する電源に比して、面積当たりの供給電力が非常に少
ないため、この分圧回路での微少な消費″電力に対して
も半導体集積回路内におけるチャージポンプ面積の増大
、ひいてはチップ面積の増大を強いる。
給する電源に比して、面積当たりの供給電力が非常に少
ないため、この分圧回路での微少な消費″電力に対して
も半導体集積回路内におけるチャージポンプ面積の増大
、ひいてはチップ面積の増大を強いる。
本発明は、このような不要な電力を消費することなしに
、またチップの面積の増大を強いることなしに、入力電
源電位と出力電源電位との間の電源電圧を得ることので
きる昇圧回路を提供するものである。
、またチップの面積の増大を強いることなしに、入力電
源電位と出力電源電位との間の電源電圧を得ることので
きる昇圧回路を提供するものである。
問題点を解決するための手段
本発明は、ダイオードもしくはダイオード接続され２
Ｍ ＯＳ型トランジスタと、クロック信号に接続された
キャパシタとを接続したものを単位とする回路を、その
ダイオード極性が同方向に、また隣接クロ、ツク位相が
異なるように複数個直列接続したチャージポンプを備え
、このチャージポンプの電源入力端と電源出力端との間
の中間ノードよジ中間電位を取り出すものである。
Ｍ ＯＳ型トランジスタと、クロック信号に接続された
キャパシタとを接続したものを単位とする回路を、その
ダイオード極性が同方向に、また隣接クロ、ツク位相が
異なるように複数個直列接続したチャージポンプを備え
、このチャージポンプの電源入力端と電源出力端との間
の中間ノードよジ中間電位を取り出すものである。
作用
゛この構成により、分圧回路を付けた時のような不要な
電力を消費することなしに、またチップの面積の増大を
強いることなしに、入力電源電位と出力電源電位との間
の電位を得ることができる。
電力を消費することなしに、またチップの面積の増大を
強いることなしに、入力電源電位と出力電源電位との間
の電位を得ることができる。
実施例
以下、図面に示す実施例を用いて本発明による昇圧回路
の詳、細な説明をおこな′）。
の詳、細な説明をおこな′）。
第１図は、本発明の一実施例を示す回路図である。同図
において、ダイオード接続され７’ＣＮチヤンネル・Ｍ
ＯＳ型トランジスタ１〜５とキャパシタ６〜９を接続し
た４段の単位回路からなるチャージポンプは従来例と同
じであるが、このチャージポンプにおいて、電源入力端
と電源出力端との間の中間ノード（今の場合２段目）よ
り、中間電位を取り出している。そしてこの中間電位に
より、第１の電源出力端ＯＵＴと第２の電源出力端ＯＵ
Ｔ’とを結ぶＭＯ５型トランジスタ１１をゲートする。
において、ダイオード接続され７’ＣＮチヤンネル・Ｍ
ＯＳ型トランジスタ１〜５とキャパシタ６〜９を接続し
た４段の単位回路からなるチャージポンプは従来例と同
じであるが、このチャージポンプにおいて、電源入力端
と電源出力端との間の中間ノード（今の場合２段目）よ
り、中間電位を取り出している。そしてこの中間電位に
より、第１の電源出力端ＯＵＴと第２の電源出力端ＯＵ
Ｔ’とを結ぶＭＯ５型トランジスタ１１をゲートする。
キャパシタ１０．１２は出力電圧のリップル分を軽減す
るための平滑用キャパシタである。チャージポンプ各段
には隣接ポンプに各々正・反逆位相のクロック信号ＣＬ
Ｋ、／（ＬＫが印加されており、その振幅を電源電圧の
ｖＣＣとする。
るための平滑用キャパシタである。チャージポンプ各段
には隣接ポンプに各々正・反逆位相のクロック信号ＣＬ
Ｋ、／（ＬＫが印加されており、その振幅を電源電圧の
ｖＣＣとする。
上記構成において、電源入力端に接続されたｖＣＣ電源
よ！１１ＭＯ３型トランジスタ１を介して流入した電荷
は、振幅ＶＣＣの正・反２相のクロック信号ＣＬＫ、／
ＣＬＫによりコントロールされた４段のチャージポンプ
を順次転送される。
よ！１１ＭＯ３型トランジスタ１を介して流入した電荷
は、振幅ＶＣＣの正・反２相のクロック信号ＣＬＫ、／
ＣＬＫによりコントロールされた４段のチャージポンプ
を順次転送される。
この場合のチャージポンプの各ノードの電圧波形の概念
図を第２図に示す。ここで第１の電源出力端ＯＵＴの電
圧をＶＯＵＴ、流出する電流総和を工、各ＭＯ３型トラ
ンジスタの閾値電圧をＶＴとする。
図を第２図に示す。ここで第１の電源出力端ＯＵＴの電
圧をＶＯＵＴ、流出する電流総和を工、各ＭＯ３型トラ
ンジスタの閾値電圧をＶＴとする。
ここでは、１段目のチャージポンプに着目して説明を行
う。なお、簡単のためにクロック信号は時間ゼロでｖＣ
Ｃ幅振れるものとし、またチャージポンプ用のキャパシ
タ容量は浮遊容量に比べて十分に大きいものとする。ま
ず、キャパシタ６に接続されたクロック信号ＣＬＫがロ
ウ時にはこのキャパシタ電位はｖｃｃ−ｖ’ｒである。
う。なお、簡単のためにクロック信号は時間ゼロでｖＣ
Ｃ幅振れるものとし、またチャージポンプ用のキャパシ
タ容量は浮遊容量に比べて十分に大きいものとする。ま
ず、キャパシタ６に接続されたクロック信号ＣＬＫがロ
ウ時にはこのキャパシタ電位はｖｃｃ−ｖ’ｒである。
位相１でクロック信号ＣＬＫが立ち上が９．１段目のキ
ャパシタ電位は一瞬ｖｃｃ−ｖ’ｒ＋ｖｃｃまで上昇し
、トップ値をとる。またこの瞬間には次段のキャパシタ
用のクロック信号／ＣＬＫが立ち下がるために、ＭＯＳ
型トランジスタ２を介してこの１段目の電荷は次段に転
送され、キャパシタ６の電位はこの際電位変化−ａＶを
起こす。次に位相２ではキャパシタ６のクロック信号Ｃ
ＬＫが立ち下がるため、キャパシタ６の電位は−ｖＣＣ
変化し、このため−瞬ボトム値になり、その後前段から
の電荷を受けることにより、＋ａｙ電位が変化し、この
ノード電位がＶＣＯ−ＶＴになる。ここで２相のクロッ
ク周波数をｆｃＨｚ〕、チャージポンプのキャパシタ容
量をＣ［：Ｆ）とし、その定常状態を考えると、このキ
ャパシタ６から７に１回に転送される電荷ｃ−ａｙは第
１の電源出力端０ｔＩＴからの１クロック時間当たりの
流出電流総和Ｉ／ｆに等しい。これより、ａｙ−ｚ／ｆ
ａとなる。このようなサイクルが各チャージポンプにお
いて起こる。
ャパシタ電位は一瞬ｖｃｃ−ｖ’ｒ＋ｖｃｃまで上昇し
、トップ値をとる。またこの瞬間には次段のキャパシタ
用のクロック信号／ＣＬＫが立ち下がるために、ＭＯＳ
型トランジスタ２を介してこの１段目の電荷は次段に転
送され、キャパシタ６の電位はこの際電位変化−ａＶを
起こす。次に位相２ではキャパシタ６のクロック信号Ｃ
ＬＫが立ち下がるため、キャパシタ６の電位は−ｖＣＣ
変化し、このため−瞬ボトム値になり、その後前段から
の電荷を受けることにより、＋ａｙ電位が変化し、この
ノード電位がＶＣＯ−ＶＴになる。ここで２相のクロッ
ク周波数をｆｃＨｚ〕、チャージポンプのキャパシタ容
量をＣ［：Ｆ）とし、その定常状態を考えると、このキ
ャパシタ６から７に１回に転送される電荷ｃ−ａｙは第
１の電源出力端０ｔＩＴからの１クロック時間当たりの
流出電流総和Ｉ／ｆに等しい。これより、ａｙ−ｚ／ｆ
ａとなる。このようなサイクルが各チャージポンプにお
いて起こる。
ここで、以上の結果と第２図の内容より、クロック信号
が十分速く遷移しているとして、次式を得る。
が十分速く遷移しているとして、次式を得る。
ｎ段目のトップ電圧
ＶＨＰｎ＝ｎ−（ＶＣＣ−ＶＴ）＋ＶＣＣ−（ｎ−ｓ）
−１−Ｒｓ・−−−・・（１）ｎ段目のハイレベル定常
電圧 ＶＨｎ＝ｎ−（ｖＣＣ−ＶＴ）＋ＶＣＣ−ｎ−Ｉ−Ｒｓ
−・−・−・・ （２）ｎ段目のロウレベル定常電圧 ＶＬｎ ＝ｎ−（ＷＯＯ−ＶＴ） −（ｎ−１）、ｌ−
Ｒ５−・−−−−−−・−（３）ｎ段目のボトム電圧 ＶＬＰｎ＝ ｎ−（ＶＣＧ−ＶＴ）−ｎ−Ｉ−Ｒｓ−−
・・・−−−−−・−＠）ここでＲｓは１段当たりの等
価抵抗Ｒｓ＝１７ｆｃである。また上記（１）〜（４）
式は、第１の電源出力端ＯＵＴの電圧ＶＯＵＴと電源電
圧ｖＣＣを用いて下記のようにも表せる。式中のＮはチ
ャージポンプ総段数を示す。
−１−Ｒｓ・−−−・・（１）ｎ段目のハイレベル定常
電圧 ＶＨｎ＝ｎ−（ｖＣＣ−ＶＴ）＋ＶＣＣ−ｎ−Ｉ−Ｒｓ
−・−・−・・ （２）ｎ段目のロウレベル定常電圧 ＶＬｎ ＝ｎ−（ＷＯＯ−ＶＴ） −（ｎ−１）、ｌ−
Ｒ５−・−−−−−−・−（３）ｎ段目のボトム電圧 ＶＬＰｎ＝ ｎ−（ＶＣＧ−ＶＴ）−ｎ−Ｉ−Ｒｓ−−
・・・−−−−−・−＠）ここでＲｓは１段当たりの等
価抵抗Ｒｓ＝１７ｆｃである。また上記（１）〜（４）
式は、第１の電源出力端ＯＵＴの電圧ＶＯＵＴと電源電
圧ｖＣＣを用いて下記のようにも表せる。式中のＮはチ
ャージポンプ総段数を示す。
ＶＨｎ ＝ ｎ −ＶＯＵＴ／Ｎ −）−（Ｎ −ｎ
） ・（ＶＣＣ−ＶＴ ）／Ｎ＋ＶＴ−（５）ＶＨＰｎ
＝ Ｖ’Ｉｎ−１−Ｉ・Ｒｓ ・・・・・
・・・・・・・・・・・・・・・（６）ＶＬｎ＝（ｎ−
１） 、ＶＯＵＴ／Ｎ＋（Ｎ−ｎ＋ １） −（ＶＣＣ
−ｖ’ｒ）バー（”１ＶＬＰｎ＝ ＶＬｎ −ｌ−Ｒ５
・・・・・・・・・・・・・・・・・・・・・斡）（７
）式から、ｎ段目より取った中間ノードの電位のロウの
定常電位は、電源出力端０ＴＪＴの電圧ＶＯＵＴＩ！：
電源入力端の電圧ＶＣＣよりＶＴ低い値との間をＮ−ｎ
−）−１； ｎ−１に内分した”、Ｉ位、即ち分圧した
値になっていることが判る。
） ・（ＶＣＣ−ＶＴ ）／Ｎ＋ＶＴ−（５）ＶＨＰｎ
＝ Ｖ’Ｉｎ−１−Ｉ・Ｒｓ ・・・・・
・・・・・・・・・・・・・・・（６）ＶＬｎ＝（ｎ−
１） 、ＶＯＵＴ／Ｎ＋（Ｎ−ｎ＋ １） −（ＶＣＣ
−ｖ’ｒ）バー（”１ＶＬＰｎ＝ ＶＬｎ −ｌ−Ｒ５
・・・・・・・・・・・・・・・・・・・・・斡）（７
）式から、ｎ段目より取った中間ノードの電位のロウの
定常電位は、電源出力端０ＴＪＴの電圧ＶＯＵＴＩ！：
電源入力端の電圧ＶＣＣよりＶＴ低い値との間をＮ−ｎ
−）−１； ｎ−１に内分した”、Ｉ位、即ち分圧した
値になっていることが判る。
第１図の実施例では２段目の中間ノードから中間電位を
得ており、ｎ＝２の場合に当たる。そして、この回路で
は第２の電源出力端ＯＵ Ｔ’からは、ゲート電圧の最
大値より降圧用トランジスタ１１の閾値電圧ＶＴ分だけ
低い値がもうひとつの電源電圧Ｖ ＯＵ Ｔ’として取
り出される。すなわち、第２の電源電圧Ｖ ＯＵ Ｔ’
は、 ＶＯＵＴ’＝ｎ −ＶＯＵＴ／Ｎ＋（Ｎ−ｎ ）−（Ｖ
ＣＣ−ＶＴ ）／コトｉ−）−１−Ｒｇ・・・・・・・
・・・・・（９） となる。
得ており、ｎ＝２の場合に当たる。そして、この回路で
は第２の電源出力端ＯＵ Ｔ’からは、ゲート電圧の最
大値より降圧用トランジスタ１１の閾値電圧ＶＴ分だけ
低い値がもうひとつの電源電圧Ｖ ＯＵ Ｔ’として取
り出される。すなわち、第２の電源電圧Ｖ ＯＵ Ｔ’
は、 ＶＯＵＴ’＝ｎ −ＶＯＵＴ／Ｎ＋（Ｎ−ｎ ）−（Ｖ
ＣＣ−ＶＴ ）／コトｉ−）−１−Ｒｇ・・・・・・・
・・・・・（９） となる。
第２の電源電圧ＶＯＴＪＴ’に関してはピークホールド
と考えてよい。
と考えてよい。
この実施例よジ判るように、中間ノードを変更すること
によ！ｌｌ（すなわち今の場合ｎを１〜４とすることに
より）、第２の電源電圧ＶＯＵＴ’を変更することがで
き、しかもこの回路においてはまっ友く７カを消費する
ことなしに分圧をすることが可能である。
によ！ｌｌ（すなわち今の場合ｎを１〜４とすることに
より）、第２の電源電圧ＶＯＵＴ’を変更することがで
き、しかもこの回路においてはまっ友く７カを消費する
ことなしに分圧をすることが可能である。
第３図は第１図の実施例を組み合わせた本発明の第２の
実施例を示すものであり、１′〜１１′で示される各素
子は第１図の１〜１１と同一機能を有している。各チャ
ージポンプの電源入力端にはｖＣＣ電源が接続されてお
り、電源出力端は共通に接続されている。さらにクロッ
ク信号ＣＬＫ、／ＣＬＫは、互いに逆相の関係となるよ
うに２つのチャージポンプの各段に印加されている。こ
のため、出力電圧等については、第１図の実施例と同じ
であるが、互いのチャージポンプが動作する位相が逆で
あるため、第１．第２の電源出力端ＯＵＴ。
実施例を示すものであり、１′〜１１′で示される各素
子は第１図の１〜１１と同一機能を有している。各チャ
ージポンプの電源入力端にはｖＣＣ電源が接続されてお
り、電源出力端は共通に接続されている。さらにクロッ
ク信号ＣＬＫ、／ＣＬＫは、互いに逆相の関係となるよ
うに２つのチャージポンプの各段に印加されている。こ
のため、出力電圧等については、第１図の実施例と同じ
であるが、互いのチャージポンプが動作する位相が逆で
あるため、第１．第２の電源出力端ＯＵＴ。
ＯＵＴ／の出力電圧Ｖ ＯυＴ、ＶＯＵＴ’ Ｏリッ
プル分を低減できるように作用する。
プル分を低減できるように作用する。
第４図は第１図だおける中間ノードと降圧用ＭＯＳ型ト
ランジスタ１１の間にダイオード接続され７’ＣＭＯ３
型トランジスタ１３を挿入した本発明の第３の実施例を
示すものである。このような回路にすることにより、降
圧用ＭＯＳ型トランジスタ１１のゲート電圧が安定化さ
れ、第２の電源電圧Ｖ ＯＵ Ｔ’も安定化される。こ
の回路での第２の電源電圧Ｖ Ｏ１１Ｔ’は ＶＯＵＴ’＝ｎ−ＶＯＵＴ／Ｎ＋（Ｈ−ｎ）・（ＶＣＣ
−ＶＴ）／Ｎ＋１−Ｒｓ−ＶＴ ・・・・−（１０）で
与えられる。
ランジスタ１１の間にダイオード接続され７’ＣＭＯ３
型トランジスタ１３を挿入した本発明の第３の実施例を
示すものである。このような回路にすることにより、降
圧用ＭＯＳ型トランジスタ１１のゲート電圧が安定化さ
れ、第２の電源電圧Ｖ ＯＵ Ｔ’も安定化される。こ
の回路での第２の電源電圧Ｖ Ｏ１１Ｔ’は ＶＯＵＴ’＝ｎ−ＶＯＵＴ／Ｎ＋（Ｈ−ｎ）・（ＶＣＣ
−ＶＴ）／Ｎ＋１−Ｒｓ−ＶＴ ・・・・−（１０）で
与えられる。
以上の実施例においては中間ノードのピーク電位によっ
て降圧用ＭＯＳ型トランジスタ１１のゲート電位を決定
していた。この友め、実際のクロック信号波形（波形立
ち上がりには有限な時間がかかる）が印加された場合や
ゼロ値でないＭＯ３型トランジスタのオン抵抗等を総合
的に考えると、ピーク電位により制御することは、設計
上の精度を下げることとなる。
て降圧用ＭＯＳ型トランジスタ１１のゲート電位を決定
していた。この友め、実際のクロック信号波形（波形立
ち上がりには有限な時間がかかる）が印加された場合や
ゼロ値でないＭＯ３型トランジスタのオン抵抗等を総合
的に考えると、ピーク電位により制御することは、設計
上の精度を下げることとなる。
第５図に前述の各実施例より、さらに設計精度の高い本
発明の第４の実施例を示す。本実施例においては中間ノ
ードの前段のノード信号でゲートてれるＭＯＳｆｉ）ラ
ンジスタ１６を介して中間ノードからの中間電位を取り
出している。この場合、新たに付加したＭＯ５型トラン
ジスタ１６において、ゲー） ？に位とソース・ドレイ
ンのチャージポンプ側主位とは逆位相で振れており、か
つゲート側が一段低″「冗圧側のノードに接続されてい
るため、取り出した中間電位の最大値はｎ段目のロウレ
ベル定常値となＶ（ピーク値ではない）、精度の高い設
計が可能となる。このときの第２の電源電圧Ｖ ＯＵ
Ｔ’は、 ＶＯＵＴ’＝（ｎ−１）４０１ｒＴ／Ｎ＋（Ｎ−ｎ＋１
） ・（ＶＣＣ−ＶＴ）／Ｎ −ＶＴ−−・−・−・−
（１１）となる。そして（１１）式かられかるように、
この実施例においては、第２の電源電圧ＶＯＵＴ’が、
第１の電源電圧ＶＯＴＪＴ トＶ Ｇ Ｃ−Ｖ Ｔ （
Ｄ２要素のみによって決定される。（先の実施例では総
て電流Ｉの要素を含んでいた。）このため、この形式の
回路を用いた場合、電源出力端ＶＯＵＴＫ電圧クランプ
り路を設けておけば、第２の電源電圧ＶＯＵＴ’の電圧
もクランプされることになり、出力電圧の安定化が非常
に容易である。
発明の第４の実施例を示す。本実施例においては中間ノ
ードの前段のノード信号でゲートてれるＭＯＳｆｉ）ラ
ンジスタ１６を介して中間ノードからの中間電位を取り
出している。この場合、新たに付加したＭＯ５型トラン
ジスタ１６において、ゲー） ？に位とソース・ドレイ
ンのチャージポンプ側主位とは逆位相で振れており、か
つゲート側が一段低″「冗圧側のノードに接続されてい
るため、取り出した中間電位の最大値はｎ段目のロウレ
ベル定常値となＶ（ピーク値ではない）、精度の高い設
計が可能となる。このときの第２の電源電圧Ｖ ＯＵ
Ｔ’は、 ＶＯＵＴ’＝（ｎ−１）４０１ｒＴ／Ｎ＋（Ｎ−ｎ＋１
） ・（ＶＣＣ−ＶＴ）／Ｎ −ＶＴ−−・−・−・−
（１１）となる。そして（１１）式かられかるように、
この実施例においては、第２の電源電圧ＶＯＵＴ’が、
第１の電源電圧ＶＯＴＪＴ トＶ Ｇ Ｃ−Ｖ Ｔ （
Ｄ２要素のみによって決定される。（先の実施例では総
て電流Ｉの要素を含んでいた。）このため、この形式の
回路を用いた場合、電源出力端ＶＯＵＴＫ電圧クランプ
り路を設けておけば、第２の電源電圧ＶＯＵＴ’の電圧
もクランプされることになり、出力電圧の安定化が非常
に容易である。
なお、以上の実施例では、いずれもチャージポンプの単
位回路をダイオード接続され几ＭＯ５型トランジスタで
構成したが、通常のダイオードで構成してもよい。
位回路をダイオード接続され几ＭＯ５型トランジスタで
構成したが、通常のダイオードで構成してもよい。
発明の効果
以上説明したように、本発明の昇圧回路によれば、チャ
ージポンプの中間ノードから、出力端電位と入力端電位
間の中間電位を取り出すため、余分な分圧回路による電
流消費もなく、ま之分圧回路のためのレイアウト面積の
増大もないという優れた効果が得られる。
ージポンプの中間ノードから、出力端電位と入力端電位
間の中間電位を取り出すため、余分な分圧回路による電
流消費もなく、ま之分圧回路のためのレイアウト面積の
増大もないという優れた効果が得られる。
第１図は本発明による昇圧回路の一実施例の回路図、第
２図は第１図におけるチャージポンプ各段の電圧変化を
模式化した概念図、第３図は本発明の第２の実施例の回
路図、第４図は本発明の第３の実施例の回路図、第５図
は本発明の第４の実施例の回路図、第６図は従来の昇圧
回路の回路図である。 １〜６，１′〜６′・・・・・・ダイオード接続ばれた
ＭＯ，Ｓ型トランジスタ、６〜９．６′〜９′・・・・
・・チャージポンプ用キャパシタ、１０．１２・・・・
・・平滑用キャパシタ、１１・・・・・・降圧用ＭＯ５
型トランジスタ、ＣＬＫ、／ＣＬＫ・・・・・・クロッ
ク信号。
２図は第１図におけるチャージポンプ各段の電圧変化を
模式化した概念図、第３図は本発明の第２の実施例の回
路図、第４図は本発明の第３の実施例の回路図、第５図
は本発明の第４の実施例の回路図、第６図は従来の昇圧
回路の回路図である。 １〜６，１′〜６′・・・・・・ダイオード接続ばれた
ＭＯ，Ｓ型トランジスタ、６〜９．６′〜９′・・・・
・・チャージポンプ用キャパシタ、１０．１２・・・・
・・平滑用キャパシタ、１１・・・・・・降圧用ＭＯ５
型トランジスタ、ＣＬＫ、／ＣＬＫ・・・・・・クロッ
ク信号。
Claims (4)
- （１）電源入力端と電源出力端の間に、ダイオードもし
くはダイオード接続されたＭＯＳ型トランジスタとキャ
パシタとを接続した単位回路をそのダイオード極性を同
方向に揃えて複数個直列接続し、隣接する単位回路の各
キャパシタに互いに逆相のクロック信号を加え、このク
ロック信号により、前記電源入力端に流入された電荷を
前記電源出力端に順次転送しつつ昇圧するチャージポン
プを備え、前記チャージポンプの前記電源入力端と前記
電源出力端の間の中間ノードより中間電位を取り出すよ
うに構成したことを特徴とする昇圧回路。 - （２）電源入力端と電源出力端の間に２つのチャージポ
ンプを並列に接続し、前記各チャージポンプを互いに逆
相のクロック信号で駆動することを特徴とする特許請求
の範囲第１項記載の昇圧回路。 - （３）中間ノードより、ダイオードもしくはダイオード
接続されたＭＯＳ型トランジスタを介して中間電位を取
り出すことを特徴とする特許請求の範囲第１項または第
２項記載の昇圧回路。 - （４）中間ノードの前段のノードの信号でゲートされる
ＭＯＳ型トランジスタを介して前記中間ノードからの中
間電位を取り出すことを特徴とする特許請求の範囲第１
項または第２項記載の昇圧回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122931A JPS63290159A (ja) | 1987-05-20 | 1987-05-20 | 昇圧回路 |
| KR1019880005826A KR910001643B1 (ko) | 1987-05-20 | 1988-05-18 | 승압회로 |
| EP88304514A EP0292269B1 (en) | 1987-05-20 | 1988-05-18 | Integrated high voltage generating system |
| DE8888304514T DE3879543T2 (de) | 1987-05-20 | 1988-05-18 | Integriertes hochspannungserzeugungssystem. |
| US07/197,448 US4839787A (en) | 1987-05-20 | 1988-05-20 | Integrated high voltage generating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62122931A JPS63290159A (ja) | 1987-05-20 | 1987-05-20 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63290159A true JPS63290159A (ja) | 1988-11-28 |
| JPH0531382B2 JPH0531382B2 (ja) | 1993-05-12 |
Family
ID=14848156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62122931A Granted JPS63290159A (ja) | 1987-05-20 | 1987-05-20 | 昇圧回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4839787A (ja) |
| EP (1) | EP0292269B1 (ja) |
| JP (1) | JPS63290159A (ja) |
| KR (1) | KR910001643B1 (ja) |
| DE (1) | DE3879543T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030004772A (ko) * | 2001-07-06 | 2003-01-15 | 엘지전자 주식회사 | 전류 구동형 표시소자의 절전 회로 |
| KR100430456B1 (ko) * | 2000-03-07 | 2004-05-10 | 엔이씨 일렉트로닉스 코포레이션 | 승압용 부스터 |
| KR100455389B1 (ko) * | 2001-07-23 | 2004-11-06 | 삼성전자주식회사 | 단일 차아지 펌프를 이용한 듀얼 전압 발생장치, 발생회로및 그 발생방법 |
| JP2008508841A (ja) * | 2004-07-29 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チャージポンプを備えた装置、及びかかる装置を備えたｌｃｄドライバ |
| JP2016093095A (ja) * | 2014-10-31 | 2016-05-23 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | 自立型電源 |
| JP2018182819A (ja) * | 2017-04-05 | 2018-11-15 | 株式会社デンソー | チャージポンプ回路 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259751A (ja) * | 1988-04-07 | 1989-10-17 | Toshiba Corp | 昇圧回路 |
| IT1221261B (it) * | 1988-06-28 | 1990-06-27 | Sgs Thomson Microelectronics | Moltiplicatore di tensione omos |
| EP0363715B1 (de) * | 1988-10-13 | 1994-06-01 | Siemens Aktiengesellschaft | Integrierte Spannungsvervielfachschaltung für niedrige Versorgungsspannung |
| US4979088A (en) * | 1988-12-26 | 1990-12-18 | Matsushita Electric Industrial Co., Ltd. | Integrated high voltage generating system |
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| US5059815A (en) * | 1990-04-05 | 1991-10-22 | Advanced Micro Devices, Inc. | High voltage charge pumps with series capacitors |
| US5081371A (en) * | 1990-11-07 | 1992-01-14 | U.S. Philips Corp. | Integrated charge pump circuit with back bias voltage reduction |
| JPH04222455A (ja) * | 1990-12-20 | 1992-08-12 | Nec Corp | インタフェース回路 |
| CN1075690C (zh) * | 1991-11-07 | 2001-11-28 | 摩托罗拉公司 | 混合信号处理系统及其供电方法 |
| JP2830593B2 (ja) * | 1992-03-23 | 1998-12-02 | 日本電気株式会社 | 昇圧回路 |
| US5301097A (en) * | 1992-06-10 | 1994-04-05 | Intel Corporation | Multi-staged charge-pump with staggered clock phases for providing high current capability |
| US5280420A (en) * | 1992-10-02 | 1994-01-18 | National Semiconductor Corporation | Charge pump which operates on a low voltage power supply |
| US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
| US5811990A (en) | 1993-10-15 | 1998-09-22 | Micron Technology, Inc. | Voltage pump and a level translator circuit |
| US5629843A (en) * | 1993-10-15 | 1997-05-13 | Micron Technology, Inc. | Self compensating clamp circuit and method for limiting a potential at a pump circuit node |
| KR950010763B1 (ko) * | 1993-12-03 | 1995-09-22 | 재단법인한국전자통신연구소 | 커패시터형 전압분배기 회로 |
| FR2724483B1 (fr) | 1994-09-12 | 1996-12-27 | Sgs Thomson Microelectronics | Procede de decodage d'adresse dans une memoire en circuit integre et circuit memoire mettant en oeuvre le procede |
| KR0149224B1 (ko) * | 1994-10-13 | 1998-10-01 | 김광호 | 반도체 집적장치의 내부전압 승압회로 |
| US5493543A (en) * | 1994-11-07 | 1996-02-20 | Timex Corporation | Capacitive charge pump driver circuit for piezoelectric alarm |
| KR0149220B1 (ko) * | 1994-12-27 | 1998-12-01 | 김주용 | 챠지 펌프 회로 |
| US5889428A (en) * | 1995-06-06 | 1999-03-30 | Ramtron International Corporation | Low loss, regulated charge pump with integrated ferroelectric capacitors |
| DE69531349D1 (de) * | 1995-10-31 | 2003-08-28 | St Microelectronics Srl | Spannungsgenerator für nichtflüchtige elektrisch-programmierbare Speicherzellen |
| JPH09198887A (ja) * | 1996-01-12 | 1997-07-31 | Nec Corp | 高電圧発生回路 |
| KR100193895B1 (ko) * | 1996-01-26 | 1999-06-15 | 김영환 | 챠지펌프 회로 |
| US5973545A (en) * | 1996-02-07 | 1999-10-26 | Cypress Semiconductor Corp. | Single pump circuit for generating high voltage from two different inputs |
| US5745354A (en) * | 1996-04-01 | 1998-04-28 | Cypress Semiconductor Corporation | Pump circuit for generating multiple high voltage outputs from two different inputs |
| FR2752318B1 (fr) * | 1996-08-06 | 1998-09-04 | Inside Technologies | Circuit integre a fonctionnement sans contact, comportant une pompe de charges |
| FR2762457B1 (fr) * | 1997-04-16 | 1999-05-28 | Sgs Thomson Microelectronics | Circuit generateur de tension du type pompe de charge |
| US6337595B1 (en) * | 2000-07-28 | 2002-01-08 | International Business Machines Corporation | Low-power DC voltage generator system |
| US6967523B2 (en) * | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
| US6696876B2 (en) * | 2001-01-12 | 2004-02-24 | Sun Microsystems, Inc. | Clock interpolation through capacitive weighting |
| FR2830137B1 (fr) * | 2001-09-27 | 2003-12-26 | Suisse Electronique Microtech | Generateur de haute tension incorpore dans un circuit integre |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US6952092B2 (en) * | 2003-06-24 | 2005-10-04 | Sylvester Wood | Watt power device |
| US7719343B2 (en) * | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| WO2006002347A1 (en) | 2004-06-23 | 2006-01-05 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US7256640B2 (en) * | 2005-01-03 | 2007-08-14 | Stmicroelectronics S.R.L. | Multi-stage charge pump voltage generator with protection of the devices of the charge pump |
| EP1677308A1 (en) * | 2005-01-03 | 2006-07-05 | STMicroelectronics S.r.l. | Low-ripple boosted voltage generator |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| DE102006016614A1 (de) * | 2006-04-06 | 2007-10-11 | Xstatic-Systems Gmbh | Tragsystem und Verfahren zur Herstellung eines Tragsystems für die Befestigung von Leichtobjekten mittels elektrostatischer Aufladung |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| EP2330735A3 (en) * | 2008-07-18 | 2012-04-04 | Peregrine Semiconductor Corporation | Operational transconductance amplifier |
| JP5411511B2 (ja) * | 2009-01-08 | 2014-02-12 | ローム株式会社 | 電源回路及びこれに用いる半導体装置 |
| US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
| US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
| JP2013207123A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 半導体装置 |
| US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
| US11190182B2 (en) * | 2017-02-13 | 2021-11-30 | Skyworks Solutions, Inc. | Control circuitry for silicon-on-insulator chip |
| CN107453599B (zh) * | 2017-07-17 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 多电压输出的正压电荷泵 |
| CN116633130A (zh) * | 2023-06-13 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 电荷泵滤波电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1364618A (en) * | 1971-12-03 | 1974-08-21 | Seiko Instr & Electronics | Voltage boosters |
| JPS5393350A (en) * | 1977-01-27 | 1978-08-16 | Canon Inc | Booster circuit |
| NL8004852A (nl) * | 1979-08-31 | 1981-03-03 | Xicor Inc | Geintegreerde, in stijgtijd geregelde, spanning- generatorstelsels. |
| US4326134A (en) * | 1979-08-31 | 1982-04-20 | Xicor, Inc. | Integrated rise-time regulated voltage generator systems |
| JPS58185091A (ja) * | 1982-04-24 | 1983-10-28 | Toshiba Corp | 昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコ−ド回路 |
| US4734599A (en) * | 1985-04-30 | 1988-03-29 | Hughes Aircraft Company | Circuit for multiplying a pump clock voltage |
| US4636930A (en) * | 1985-10-01 | 1987-01-13 | Maxim Integrated Products, Inc. | Integrated dual charge pump power supply and RS-232 transmitter/receiver |
-
1987
- 1987-05-20 JP JP62122931A patent/JPS63290159A/ja active Granted
-
1988
- 1988-05-18 EP EP88304514A patent/EP0292269B1/en not_active Expired - Lifetime
- 1988-05-18 DE DE8888304514T patent/DE3879543T2/de not_active Expired - Fee Related
- 1988-05-18 KR KR1019880005826A patent/KR910001643B1/ko not_active Expired
- 1988-05-20 US US07/197,448 patent/US4839787A/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430456B1 (ko) * | 2000-03-07 | 2004-05-10 | 엔이씨 일렉트로닉스 코포레이션 | 승압용 부스터 |
| KR20030004772A (ko) * | 2001-07-06 | 2003-01-15 | 엘지전자 주식회사 | 전류 구동형 표시소자의 절전 회로 |
| KR100455389B1 (ko) * | 2001-07-23 | 2004-11-06 | 삼성전자주식회사 | 단일 차아지 펌프를 이용한 듀얼 전압 발생장치, 발생회로및 그 발생방법 |
| JP2008508841A (ja) * | 2004-07-29 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | チャージポンプを備えた装置、及びかかる装置を備えたｌｃｄドライバ |
| JP2016093095A (ja) * | 2014-10-31 | 2016-05-23 | エヌエックスピー ビー ヴィＮｘｐ Ｂ．Ｖ． | 自立型電源 |
| US9570941B2 (en) | 2014-10-31 | 2017-02-14 | Nxp B.V. | Autonomous power supply |
| JP2018182819A (ja) * | 2017-04-05 | 2018-11-15 | 株式会社デンソー | チャージポンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3879543T2 (de) | 1993-07-01 |
| DE3879543D1 (de) | 1993-04-29 |
| US4839787A (en) | 1989-06-13 |
| EP0292269A2 (en) | 1988-11-23 |
| JPH0531382B2 (ja) | 1993-05-12 |
| KR910001643B1 (ko) | 1991-03-16 |
| EP0292269A3 (en) | 1989-11-23 |
| KR880014723A (ko) | 1988-12-24 |
| EP0292269B1 (en) | 1993-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0531382B2 (ja) | ||
| US6617832B1 (en) | Low ripple scalable DC-to-DC converter circuit | |
| CN1674444B (zh) | 电荷泵电路 | |
| JP2703706B2 (ja) | 電荷ポンプ回路 | |
| JP3741100B2 (ja) | 電源回路及び半導体集積回路 | |
| CN101212176B (zh) | 升压电路 | |
| CN105515370B (zh) | 电荷泵电路及存储器 | |
| US6002599A (en) | Voltage regulation circuit with adaptive swing clock scheme | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| JPH0828965B2 (ja) | 電圧変換回路 | |
| KR20050072145A (ko) | 승압 회로 | |
| JP3043201B2 (ja) | 昇圧回路 | |
| KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
| JP6817053B2 (ja) | チャージポンプ回路及び昇圧回路 | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| KR20070032927A (ko) | 차지 펌프식 승압 회로를 갖는 반도체 장치 | |
| CN115912890B (zh) | 一种软启动电压电路及控制方法、和直流转换电路 | |
| JP2532702B2 (ja) | 昇圧回路 | |
| US5977816A (en) | Positive charge pumping circuit | |
| JP2848796B2 (ja) | 信号伝送方法 | |
| KR20030082239A (ko) | 저전압 승압 회로 | |
| JP2005044203A (ja) | 電源回路 | |
| JPH072005B2 (ja) | 昇圧回路 | |
| US6631081B2 (en) | Capacitive high voltage generator | |
| JPH01134796A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |