JPS63296429A - 分散型時分割スイッチ制御方式 - Google Patents

分散型時分割スイッチ制御方式

Info

Publication number
JPS63296429A
JPS63296429A JP62132149A JP13214987A JPS63296429A JP S63296429 A JPS63296429 A JP S63296429A JP 62132149 A JP62132149 A JP 62132149A JP 13214987 A JP13214987 A JP 13214987A JP S63296429 A JPS63296429 A JP S63296429A
Authority
JP
Japan
Prior art keywords
time division
mapping
control unit
division switch
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62132149A
Other languages
English (en)
Inventor
Nobuo Horii
堀井 信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62132149A priority Critical patent/JPS63296429A/ja
Publication of JPS63296429A publication Critical patent/JPS63296429A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割多重通信システムにおける分散配置され
た時分割スイッチの制御方式に関する。
〔従来の技術〕
従来の時分割多重通信システムにおいて分散配置された
時分割スイッチは回線の接続を必要とする時点で設定制
御されている。
〔発明が解決しようとする問題点〕
しかしながら、このような制御方式においては、時分割
スイッチの設定のために回線接続処理を行なうプロセッ
サは各種の設定制御を行なう必要があり、処理の複雑化
およびプロセッサ負荷の増大を招く。また、回線接続を
必要とする時点で時分割スイッチの該当部分のみを設定
するため、輻稜時の処理や障害処理時の処理上のすれち
がいKより、時分割スイッチの設定抜けや設定誤り等が
生じる。これを防ぐためには、再設定を行ない正常な状
態にする制御処理を必要とする。さらに、時分割スイッ
チに障害が発生し、正常な設定が行なえない場合のチェ
ック処理や設定該当外の異常検出のためのヘルスチェッ
ク処理を必要とする問題がある。
〔問題点を解決するための手段〕
本発明の分散型時分割スイッチ制御方式はシステム全体
に係わる制御を行なうセンタ装置と、それぞれ端末回線
を収容しかつ分散配置された複数のノード装置とを備え
、前記センタ装置および前記ノード装置を時分割多重チ
ャネル幹線によりループ状に接続した時分割多重通信シ
ステムにおい工;前記ノード装置のそれぞれは前記端末
回線と前記時分割多重チャネル幹線とを接続する時分割
スイッチと、前記センタ装置からの指示により前記時分
割スイッチの設定および設定状態読出しを制御する副コ
ントロールチャネル制御部とを備え;前記センタ装置は
前記ノード装置の前記時分割スイッチのそれぞれに設定
するためのステータス情報およびデータからなるソース
情報と前記時分割スイッチのそれぞれから読出されたス
テータス情報およびデータからなるリザルト情報とを記
憶するマツピングメモリと、前記副コントロールチャネ
ル制御部のそれぞれと前記幹線を通して情報を伝送する
主コントロールチャネル制御部と、前記マツピングメモ
リから前記ソース情報を読出し前記ステータス情報の有
効表示のある前記データに時分割スイッチアドレスを付
与して前記主コントロールチャネル制御部を介して前記
時分割スイッチの設定および設定状態読出しを行ない読
出データおよびステータス情報を前記マツピンク制御部
の前記リザルト情報として記憶する動作を前記ノード装
置毎に順次周期的に行なうマツピング動作を制御するマ
ツピンク制御部と、前記マツピング制御部により行なわ
れる前記時分割スイッチの設定内容と読出し内容とを照
合し不一致である場合前記マツピングメモリの前記リザ
ルト情報の前記ステータス情報に不一致表示を記憶させ
るマンピングチェック制御部と、前記マツピング動作に
より発生した異常状態を検出し前記マツピングメモリの
前記リサルト情報の前記ステータス情報に異常状態を記
憶するコーズ制御部と、前記時分割多重チャネル幹線の
回線接続処理を行なうプロセッサと、前記マツピングメ
モリへのアクセス制御を行なうマツピングメモリ制御部
とを備え;前記プロセッサから前記マツピングメモリに
アクセスすることにより前記時分割スイッチの制御を行
なう構成である。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
本発明の一実施例のシステム構成を示す第1図を参照す
ると、時分割多重通信システムはセンタ装置1と複数の
ノード装置2とからなシ、これらの装置間を時分割多重
チャネル幹線3によりループ状に接続したループ状ネッ
トワークである。センタ装置1はシステム全体に係わる
制御を行なう。
ノード装置2は端末5を接続した端末回線4を収容し接
続制御を行なう。センタ装置1からの制御により、ノー
ド装置2は回線4と時分割多重チャネル幹線3との接続
を行ない、幹線3の時分割多重チャネルを介して回線4
間が接続される。
第1図におけるノード装置2の詳細構成を示す第2図を
参照すると、時分割スイッチ20は回線4を幹線3の時
分割多重チャネルと接続し、センタ装置lからの指示に
より接続設定される。また、センタ装置1からの指示に
より接続設定内容が読出される。副コントロールチャネ
ル制御部21はセンタ装置1からの指示により、幹線3
のコントロールチャネルを介し、時分割スイッチ20の
設定および設定内容読出しを制御する。伝送制御部22
の伝送制御受信部222は幹線3からの時分割多重デー
タを受信する。伝送制御送信部221は幹線3への時分
割多重データの送信を制御する。
第1図におけるセンタ装置1の詳細構成を示す第3図は
参照すると、マツピングメモリ10は分散配置された複
数のノード装置2のそれぞれの時分割スイッチ20に対
するマツピング情報を記憶する。マツピング情報には時
分割スイッチ20に設定するデータ102およびステー
タス情報101からなるソース情報100と時分割スイ
ッチ20に設定されたデータ105および読出し時のス
テータス情報104からなるリザルト情報103とがあ
る。主コントロールチャネル制御部11は各ノード装置
2の副コントロールチャネル制御部21と幹線3のコン
トロールチャネルを介し制御情報。
の伝送を制御する。伝送制御部12の伝送制御受信部1
22は幹線3からの時分割多重データを受信する。伝送
制御送信部121は幹線3への時分割多重データを送信
する制御を行なう。マツピング制御部13はマツピング
メモリ10からソース情報100を読出し、ステータス
情報101内の有効表示がある場合にデータ102に対
してノード装置2のアドレスおよび時分割スイッチ20
のアドレスを付与し、主コントロールチャネル制御部1
1を介して時分割スイッチ20の設定を行なう。また、
設定された時分割スイッチ20の設定内容を読出し、デ
ータおよび読出し時のステータス(1r[−マツピング
メモリ10のリザルト情報103のデータ105および
ステータス情報104として書込む。この動作を各ノー
ド装置2の時分割スイッチ20に対し順次周期的に行な
うことにより、分散配置された全ての時分割スイッチ2
0の内容がマツピングメモリ10にマツピングされる。
マツピングチェック制御部14はマツピング動作を行な
う時に、時分割スイッチ20に対する設定データと設定
後に読出された設定内容とを照合し、不一致が生じた場
合、マツピングメモリ10のリザルト情報103のステ
ータス情報104に不一致表示を書込む。コーズ制御部
15はマツピング動作時に発生した各制御部の異常など
の状態をマツピングメモリ10のステータス情@ 10
4に書込む制御を行なう。プロセッサ16は幹線3の時
分割多重チャネルと回線4とを接続する回線接続の制御
処理を行なう。マツピングメモリ制御部17はプロセッ
サ16および各制御部からマツピングメモIJIOK対
するメモリアクセスを制御する。
次に、第1図、第2図および第3図を参照して全体的な
動作を説明する。センタ装置1のプロセッサ16は回線
接続の制御を行なう場合、マツピングメモリ10のデー
タ102の該当する回線位置に時分割多重チャネル番号
を書込む。マツピング制御部13は順次周期的にマツピ
ング動作を行なっており、時分割スイッチ20はマツピ
ングメモIJ 10に書込まれた新たな情報により設定
される。また、この新たな時分割スイッチの設定も含め
て他の全ての設定および読出しチェックも順次周期的に
マツピングされているため、マツピングメモリ10の情
報は時分割スイッチ20の内容をマツピングしている。
この動作により、プロセッサ16がマツピングメモリ1
0をアクセスするだけで分散配置された時分割スイッチ
20は制御され、ノード装置2の障害時および障害復旧
時においてもマツピングメモリ10の内容が各時分割ス
イッチ20に対し常にマツピングされているため、プロ
セッサ16は時分割スイッチ20に対する再設定等の処
理が不要となる。また、マツピング動作により、常に各
時分割スイッチ20の読出しチェックを行なっているた
め、障害が検出されマツピングメモリ10の内容により
プロセッサ16はその状態を知ることができる。この結
果、プロセッサ16は時分割スイッチ20に対するヘル
スチェック制御を行なうことを必要としない。
〔発明の効果〕
以上説明したように本発明によれば、分散配置されたノ
ード装置の時分割スイッチをセンタ装置のマツピングメ
モリにマツピングすることにより、プロセッサからマツ
ピングメモリのソース情報に時分割スイッチの設定情報
を書込むだけで各時分割スイッチが設定され、プロセッ
サの制御処理が容易となる。
また、障害時や障害復旧時などの障害処理において、順
次周期的なマツピング動作によりマツピングメモリの情
報が時分割スイッチに設定されるため、時分割スイッチ
に対する障害制御および障害復旧制御などの処理が不要
となる。
さらに、時分割スイッチの障害が発生した場合でもマツ
ピング動作により時分割スイッチ設定内容の異常を検出
でき、かつ回線接続のための該当設定以外の未接続部分
もマツピングされているため、設定対象以外の異常設定
も検出できる。したがって、障害検出のヘルスチェック
処理が不要となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す構成図、第2図は第1
図におけるノード装置の詳細構成を示す図、第3図は第
1図におけるセンタ装置の詳細構成を示す図である。 1・・・センタ装置、2・・・ノード装置、3・・・幹
線、4・・・回線、5・・・端末、10・・・マツピン
グメモ1ハ11・・・主コントロールチャネル制御部、
12・・・伝送制御部、13・・・マツピング制御部、
14・・・マツピングチェック制御部、15・・・コー
ズ制御部、16・・・プロセッサ、17・・・マツピン
グメモリ制御部、20・・・時分割スイッチ、21・・
・副コントロールチャネル制御部、22・・・伝送制御
部。 代理人 弁理士  内 原   晋  ′。 第 1 図

Claims (1)

    【特許請求の範囲】
  1. システム全体に係わる制御を行なうセンタ装置と、それ
    ぞれ端末回線を収容しかつ分散配置された複数のノード
    装置とを備え、前記センタ装置および前記ノード装置を
    時分割多重チャネル幹線によりループ状に接続した時分
    割多重通信システムにおいて;前記ノード装置のそれぞ
    れは前記端末回線と前記時分割多重チャネル幹線とを接
    続する時分割スイッチと、前記センタ装置からの指示に
    より前記時分割スイッチの設定および設定状態読出しを
    制御する副コントロールチャネル制御部とを備え;前記
    センタ装置は前記ノード装置の前記時分割スイッチのそ
    れぞれに設定するためのステータス情報およびデータか
    らなるソース情報と前記時分割スイッチのそれぞれから
    読出されたステータス情報およびデータからなるリザル
    ト情報とを記憶するマッピングメモリと、前記副コント
    ロールチャネル制御部のそれぞれと前記幹線を通して情
    報を伝送する主コントロールチャネル制御部と、前記マ
    ッピングメモリから前記ソース情報を読出し前記ステー
    タス情報の有効表示のある前記データに時分割スイッチ
    アドレスを付与して前記主コントロールチャネル制御部
    を介して前記時分割スイッチの設定および設定状態読出
    しを行ない読出データおよびステータス情報を前記マッ
    ピングメモリの前記リザルト情報として記憶する動作を
    前記ノード装置毎に順次周期的に行なうマッピング動作
    を制御するマッピング制御部と、前記マッピング制御部
    により行なわれる前記時分割スイッチの設定内容と読出
    し内容とを照合し不一致である場合前記マッピングメモ
    リの前記リザルト情報の前記ステータス情報に不一致表
    示を記憶させるマッピングチェック制御部と、前記マッ
    ピング動作により発生した異常状態を検出し前記マッピ
    ングメモリの前記リザルト情報の前記ステータス情報に
    異常状態を記憶するコーズ制御部と、前記時分割多重チ
    ャネル幹線の回線接続処理を行なうプロセッサと、前記
    マッピングメモリへのアクセス制御を行なうマッピング
    メモリ制御部とを備え;前記プロセッサから前記マッピ
    ングメモリにアクセスすることにより前記時分割スイッ
    チの制御を行なうことを特徴とする分散型時分割スイッ
    チ制御方式。
JP62132149A 1987-05-27 1987-05-27 分散型時分割スイッチ制御方式 Pending JPS63296429A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62132149A JPS63296429A (ja) 1987-05-27 1987-05-27 分散型時分割スイッチ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62132149A JPS63296429A (ja) 1987-05-27 1987-05-27 分散型時分割スイッチ制御方式

Publications (1)

Publication Number Publication Date
JPS63296429A true JPS63296429A (ja) 1988-12-02

Family

ID=15074503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62132149A Pending JPS63296429A (ja) 1987-05-27 1987-05-27 分散型時分割スイッチ制御方式

Country Status (1)

Country Link
JP (1) JPS63296429A (ja)

Similar Documents

Publication Publication Date Title
US3964055A (en) Data processing system employing one of a plurality of identical processors as a controller
US3964088A (en) Multi-unit equipment maintenance system
JP2687927B2 (ja) 外部バスの障害検出方法
JPS6093566A (ja) 通常作動時に並列作動するメモリブロツク対の作動方法
JPS63296429A (ja) 分散型時分割スイッチ制御方式
JPS6159941A (ja) マルチドロツプ接続端末制御方式
JP2626127B2 (ja) 予備系ルート試験方式
JPS6357823B2 (ja)
JPS5958997A (ja) 交換方式
KR0179894B1 (ko) 엘리베이터 군관리 시스템의 오류 복구 장치
JP2946541B2 (ja) 二重化制御システム
JPS626269B2 (ja)
JPH0756763A (ja) 二重化制御システムの切替え方法
JP2690589B2 (ja) メモリスイッチ監視方式
JPH0751609Y2 (ja) プログラマブルコントローラの故障情報記憶回路
KR19980067077A (ko) 이중화 제어 시스템 및 그 제어방법
JPH02173852A (ja) バス診断装置
JPS63177202A (ja) 多重化制御装置のデ−タ転送装置
JPS6218059B2 (ja)
JPH0152774B2 (ja)
JPS597971B2 (ja) 入出力装置の制御方式
JP2576580B2 (ja) 時分割交換機における交信中呼の救済方式
JPS5857843A (ja) デ−タ回線交換装置のチエツク方式
JPS63228339A (ja) 命令処理装置の試験方式
JPH0440534A (ja) 予備装置切換方式