JPS63298677A - デ−タ収集装置 - Google Patents
デ−タ収集装置Info
- Publication number
- JPS63298677A JPS63298677A JP62135858A JP13585887A JPS63298677A JP S63298677 A JPS63298677 A JP S63298677A JP 62135858 A JP62135858 A JP 62135858A JP 13585887 A JP13585887 A JP 13585887A JP S63298677 A JPS63298677 A JP S63298677A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- level change
- sampling
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000013480 data collection Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータの収集装置に関し、特に単位時間内での
信号レベル変化の有無を周期的にサンプリングする装置
に関する。
信号レベル変化の有無を周期的にサンプリングする装置
に関する。
（従来の技術）
ロジック・アナライザに代表される従来のデータ収集装
置は、信号レベルを周期的にサンプリングするものであ
シ、この種のデータ収集装置を用いて信号レベルの変化
を検出しようとした場合は、第６図に示すように、時刻
Ｔ （ｎ）のサンプリング・データと時刻Ｔ（ｎ＋１）
のサンプリング・データが違うということによシ検出し
ていた。
置は、信号レベルを周期的にサンプリングするものであ
シ、この種のデータ収集装置を用いて信号レベルの変化
を検出しようとした場合は、第６図に示すように、時刻
Ｔ （ｎ）のサンプリング・データと時刻Ｔ（ｎ＋１）
のサンプリング・データが違うということによシ検出し
ていた。
（発明が解決しようとする問題点）
上述した従来型のデータ収集装置を用いて信号レベルの
変化を検出しようとした場合、非常に高速なサンプリン
グ回路を用いれば、サンプリング・データの前後関係よ
シ検出が可能であったが、このサンプリング回路は測定
対象よυ１桁以上動作速度の速い素子を用いる必要があ
った。特に第５図のように、信号レベルが変化した一時
刻が必要なのではなく、ある単位時間内に信号レベルが
変化したかどうかという事実が必要な場合には、その事
実を単位時間ごとにサンプリングするだけでよく、これ
を実現するための簡易な装置が求められていた。
変化を検出しようとした場合、非常に高速なサンプリン
グ回路を用いれば、サンプリング・データの前後関係よ
シ検出が可能であったが、このサンプリング回路は測定
対象よυ１桁以上動作速度の速い素子を用いる必要があ
った。特に第５図のように、信号レベルが変化した一時
刻が必要なのではなく、ある単位時間内に信号レベルが
変化したかどうかという事実が必要な場合には、その事
実を単位時間ごとにサンプリングするだけでよく、これ
を実現するための簡易な装置が求められていた。
例えば、情報処理装置のパス情報をサンプリングするこ
とによシ、情報処理装置上でのプログラムの実行経路を
追跡することはプログラムのテスト、デバッグ時におい
て有効な手段であるが、特に信号レベルの変化により割
込みが要求される情報処理装置の場合では、信号レベル
の変化があった一時刻が必要なのではなく、どのパス・
サイクルに信号レベルの変化があったのかという事実だ
けが必要であり、パス・サイクルごとの信号レベル変化
の有無を他のパス情報と同時にサンプリングする装置が
求められていた。
とによシ、情報処理装置上でのプログラムの実行経路を
追跡することはプログラムのテスト、デバッグ時におい
て有効な手段であるが、特に信号レベルの変化により割
込みが要求される情報処理装置の場合では、信号レベル
の変化があった一時刻が必要なのではなく、どのパス・
サイクルに信号レベルの変化があったのかという事実だ
けが必要であり、パス・サイクルごとの信号レベル変化
の有無を他のパス情報と同時にサンプリングする装置が
求められていた。
本発明の目的は、ある単位時間内での信号レベルの変化
の有無を周期的にサンプリングする装置を簡易な構成で
提供することにある。
の有無を周期的にサンプリングする装置を簡易な構成で
提供することにある。
（問題点を解決するだめの手段）
第１図はレベル変化記憶回路が２つである場合における
本発明のデータ収集装置の基本的構成を示すブロック図
である。本図のデータ収集装置は、入力信号レベルの変
化を記憶する複数個のレベル変化記憶回路３１．３２と
、その出力をデータ入力とするサンプリング回路２と、
基本タロツクを入力としレベル変化記憶回路３１．３２
へのクリア・パルス１０１，１０２とテンプリング回路
２へのサンプリング・クロック１０３を出力するタイミ
ング発生回路１とから構成される。
本発明のデータ収集装置の基本的構成を示すブロック図
である。本図のデータ収集装置は、入力信号レベルの変
化を記憶する複数個のレベル変化記憶回路３１．３２と
、その出力をデータ入力とするサンプリング回路２と、
基本タロツクを入力としレベル変化記憶回路３１．３２
へのクリア・パルス１０１，１０２とテンプリング回路
２へのサンプリング・クロック１０３を出力するタイミ
ング発生回路１とから構成される。
（作 用）
レベル変化記憶回路が複数個必要である理由を第１図を
用いて説明する。レベル変化記憶回路は毎サンプリング
間隔に１回クリアする必要があるが、第４図のようにレ
ベル変化記憶回路が１つであると、レベル変化記憶回路
をクリアする間はレベルの変化を検出するととができな
い。しかし第１図のように複数個のレベル変化記憶回路
を用いれば、１つのレベル変化記憶回路をクリアしてい
る間でも他のレベル変化記憶回路によυレベル変化を検
出することができる。
用いて説明する。レベル変化記憶回路は毎サンプリング
間隔に１回クリアする必要があるが、第４図のようにレ
ベル変化記憶回路が１つであると、レベル変化記憶回路
をクリアする間はレベルの変化を検出するととができな
い。しかし第１図のように複数個のレベル変化記憶回路
を用いれば、１つのレベル変化記憶回路をクリアしてい
る間でも他のレベル変化記憶回路によυレベル変化を検
出することができる。
（実施例）
第２図は本発明の一実施例を示す回路図であシ、第３図
は第２図の回路における各部信号の波形図である。第２
図の実施例は第１図の装置を具体化した例である。フリ
ップ・フロップ３１．３２は入力信号のレベル変化によ
シ出力信号が６１１になシ、タイミング発生回路１から
のクリア・パルスによシ出力信号が００１になる。０→
１変化検出用データ収集装置にするにはフリップ・フロ
ップ３１．３２を立ち上シエツジ・トリガ型にし、１→
Ｏ検出用データ収集装置にするには、フリップ・フロッ
プ３１．３２を立ち下シエツジ・トリガ型にすればよい
。フリップフロップ３１，３２の出力は、ゲート４によ
シ論理和されサンプリング回路２へのデータ入力となる
が、このデータはタイミング発生回路１からのサンプリ
ング・クロックに同期してサンプリングされる。サンプ
リング回路２はカウンタとメモリから構成され、外部よ
シサンプリング情報を参照することができる。
は第２図の回路における各部信号の波形図である。第２
図の実施例は第１図の装置を具体化した例である。フリ
ップ・フロップ３１．３２は入力信号のレベル変化によ
シ出力信号が６１１になシ、タイミング発生回路１から
のクリア・パルスによシ出力信号が００１になる。０→
１変化検出用データ収集装置にするにはフリップ・フロ
ップ３１．３２を立ち上シエツジ・トリガ型にし、１→
Ｏ検出用データ収集装置にするには、フリップ・フロッ
プ３１．３２を立ち下シエツジ・トリガ型にすればよい
。フリップフロップ３１，３２の出力は、ゲート４によ
シ論理和されサンプリング回路２へのデータ入力となる
が、このデータはタイミング発生回路１からのサンプリ
ング・クロックに同期してサンプリングされる。サンプ
リング回路２はカウンタとメモリから構成され、外部よ
シサンプリング情報を参照することができる。
タイミング発生回路１はカウンタ１１とデコーダ１２か
ら構成される。第３図に示すようにカウンタ１１は基本
クロックの立ち上＃）Ｋよシカラント・アップされる４
進カウンタであシ、デコーダ１２はカウンタ１１の値が
１１＠のときフリップ・フロップ３１にクリア・パルス
を送シ、デコーダ１２はカウンタ１１の値が１３１のと
きフリップ・フロップ３２にクリア・パルスを送る。ま
た、カウンタ１１の下位１ビツトはサンプリング回路２
へのサンプリング・クロックとなる。
ら構成される。第３図に示すようにカウンタ１１は基本
クロックの立ち上＃）Ｋよシカラント・アップされる４
進カウンタであシ、デコーダ１２はカウンタ１１の値が
１１＠のときフリップ・フロップ３１にクリア・パルス
を送シ、デコーダ１２はカウンタ１１の値が１３１のと
きフリップ・フロップ３２にクリア・パルスを送る。ま
た、カウンタ１１の下位１ビツトはサンプリング回路２
へのサンプリング・クロックとなる。
以上のよ、うにレベル変化記憶回路３１．３２に位相の
異なるクリア・パルスを送ることで、サンプリングのタ
イミングにおけるレベル変化記憶回路３１．３２のどち
らか一つの出力だけをサンプリング回路２のデータ入力
として有効にでき、かつ他方のレベル変化記憶回路も同
時にクリアすることができる。
異なるクリア・パルスを送ることで、サンプリングのタ
イミングにおけるレベル変化記憶回路３１．３２のどち
らか一つの出力だけをサンプリング回路２のデータ入力
として有効にでき、かつ他方のレベル変化記憶回路も同
時にクリアすることができる。
（発明の効果）
以上説明したように本発明によれば、ある単位時間内で
の信号レベル変化の有無を周期的にサンプリングする装
置を簡易な構成で実現できるという効果がある。
の信号レベル変化の有無を周期的にサンプリングする装
置を簡易な構成で実現できるという効果がある。
第１図はレベル変化記憶回路が２つである場合における
本発明のデータ収集装置の基本的構成を示すブロック図
、第２図は第１図に示した本発明のデータ収集装置を具
体的にした回路の一実施例を示す図、第３図は第２図実
施例における各部信号を示す波形図、第４図は第１図の
説明のために用−・た不完全なデータ収集装置のブロッ
ク図、第５図は本発明でのサンプリングの例を示す図、
第６図は従来のサンプリング回路での信号レベル変化検
出方法を示す図である。 図において、１はタイミング発生回路、２はす／プリン
グ回路、３，３１．３２はレベル変化記憶回路、４は論
理和ゲート、１１はカウンタ、１２はデコーダ、５はレ
ベル変化記憶回路３１の出力信号、６はレベル変化記憶
回路３２の出力信号、７は論理和ゲート、４は出力信号
である。 代理人 弁理士 本 庄 伸 介 第３因
本発明のデータ収集装置の基本的構成を示すブロック図
、第２図は第１図に示した本発明のデータ収集装置を具
体的にした回路の一実施例を示す図、第３図は第２図実
施例における各部信号を示す波形図、第４図は第１図の
説明のために用−・た不完全なデータ収集装置のブロッ
ク図、第５図は本発明でのサンプリングの例を示す図、
第６図は従来のサンプリング回路での信号レベル変化検
出方法を示す図である。 図において、１はタイミング発生回路、２はす／プリン
グ回路、３，３１．３２はレベル変化記憶回路、４は論
理和ゲート、１１はカウンタ、１２はデコーダ、５はレ
ベル変化記憶回路３１の出力信号、６はレベル変化記憶
回路３２の出力信号、７は論理和ゲート、４は出力信号
である。 代理人 弁理士 本 庄 伸 介 第３因
Claims (1)
- 入力信号レベルの変化を記憶する複数個のレベル変化記
憶回路と、前記複数個のレベル変化記憶回路の出力をデ
ータ入力とするサンプリング回路と、基本クロックを入
力とし、前記複数個のレベル変化記憶回路へ互いに異る
位相のクリア・パルスを出力し、かつ、前記サンプリン
グ・クロックを出力するタイミング発生回路とから構成
されることを特徴とするデータ収集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135858A JPS63298677A (ja) | 1987-05-29 | 1987-05-29 | デ−タ収集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135858A JPS63298677A (ja) | 1987-05-29 | 1987-05-29 | デ−タ収集装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298677A true JPS63298677A (ja) | 1988-12-06 |
Family
ID=15161415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135858A Pending JPS63298677A (ja) | 1987-05-29 | 1987-05-29 | デ−タ収集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298677A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182425A (ja) * | 2007-01-24 | 2008-08-07 | Denso Corp | フィルタ回路 |
-
1987
- 1987-05-29 JP JP62135858A patent/JPS63298677A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182425A (ja) * | 2007-01-24 | 2008-08-07 | Denso Corp | フィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0241616B1 (en) | Method and apparatus for triggering | |
| US4139147A (en) | Asynchronous digital circuit testing and diagnosing system | |
| FR2716277B1 (fr) | Analyseur logique à sur-échantillonnage. | |
| US4495621A (en) | Glitch detecting and measuring apparatus | |
| US4107651A (en) | Glitch detector | |
| EP0113393B1 (en) | A self-clocked signature analyser | |
| JPH04233478A (ja) | 波形測定の方法及びそのための装置 | |
| US20040260493A1 (en) | Method and apparatus for high-speed synchronous digital acquisition derived in real -time from analog samples | |
| JPS63298677A (ja) | デ−タ収集装置 | |
| JPS6255110B2 (ja) | ||
| SU681428A1 (ru) | Устройство дл выбора минимального числа | |
| SU1264136A1 (ru) | Устройство дл измерени времени нахождени сигнала в заданном амплитудном диапазоне | |
| JP2818192B2 (ja) | 雑音除去装置 | |
| SU1049861A1 (ru) | Устройство дл измерени интервалов времени | |
| JPS62131637A (ja) | タイミングジツタ測定方式 | |
| SU473180A1 (ru) | Устройство дл проверки схем сравнени | |
| SU708253A1 (ru) | Устройство дл измерени временных интервалов | |
| SU921093A1 (ru) | Пересчетное устройство | |
| SU1513440A1 (ru) | Настраиваемое логическое устройство | |
| SU555354A1 (ru) | Дискриминатор логических сигналов | |
| JP2550592B2 (ja) | マイクロプロセッサ開発支援装置 | |
| SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| SU1481768A1 (ru) | Сигнатурный анализатор | |
| KR100207652B1 (ko) | 광 전송장치의 타임슬롯신호 에러검출기 | |
| SU1280636A1 (ru) | Устройство дл отладки программ |