JPS63300974A - インサ−キットテスト装置 - Google Patents
インサ−キットテスト装置Info
- Publication number
- JPS63300974A JPS63300974A JP62136335A JP13633587A JPS63300974A JP S63300974 A JPS63300974 A JP S63300974A JP 62136335 A JP62136335 A JP 62136335A JP 13633587 A JP13633587 A JP 13633587A JP S63300974 A JPS63300974 A JP S63300974A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- parasitic diode
- circuit
- test device
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2813—Checking the presence, location, orientation or value, e.g. resistance, of components or conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、例えば集積回路の誤実装を検出するインサ
ーキットテスト装置に関する。
ーキットテスト装置に関する。
（従来の技術）
周知のように、印刷配線基板に対する電子部品の実装状
態を検査することが可能なインサーキットテスト装置が
開発されている。
態を検査することが可能なインサーキットテスト装置が
開発されている。
この種のインサーキットテスト装置は、抵抗、コイル、
コンデンサ等の受動部品の特性を測定し、印刷配線基板
に対して確実に部品が実装されているか否かを検査する
ようになっている。
コンデンサ等の受動部品の特性を測定し、印刷配線基板
に対して確実に部品が実装されているか否かを検査する
ようになっている。
ところで、上記インサーキットテスト装置では、ファン
クションテストを行わなければ、集積回路の誤実装を検
出することができなかった。しかし、インサーキットテ
スト装置によってファンクションテストを実施しようと
すると、装置構成が大規模となる問題を有していた。
クションテストを行わなければ、集積回路の誤実装を検
出することができなかった。しかし、インサーキットテ
スト装置によってファンクションテストを実施しようと
すると、装置構成が大規模となる問題を有していた。
（発明が解決しようとする問題点）
この発明は、ファンクションテストを行わなければ集積
回路の誤実装を検出することができないという問題を解
決するものであり、その目的とするところは、簡単な構
成によって集積回路の誤実装を検出することが可能なイ
ンサーキットテスト装置を提供しようとするものである
。
回路の誤実装を検出することができないという問題を解
決するものであり、その目的とするところは、簡単な構
成によって集積回路の誤実装を検出することが可能なイ
ンサーキットテスト装置を提供しようとするものである
。
［発明の構成コ
（問題点を解決するための手段）
この発明は、寄生ダイオードを有する集積回路と、この
集積回路に存在する前記寄生ダイオードの一端および他
端にそれぞれ接触される第１、第２の接触手段と、前記
第１、第２の接触手段を介して前記寄生ダイオードの順
方向電流に相当する電流を供給する電流供給手段と、前
記第１、第２の接触手段を介して前記寄生ダイオードの
順方向電圧降下を測定する測定手段とから構成されてい
る。
集積回路に存在する前記寄生ダイオードの一端および他
端にそれぞれ接触される第１、第２の接触手段と、前記
第１、第２の接触手段を介して前記寄生ダイオードの順
方向電流に相当する電流を供給する電流供給手段と、前
記第１、第２の接触手段を介して前記寄生ダイオードの
順方向電圧降下を測定する測定手段とから構成されてい
る。
（作用）
この発明は、第１、第２の接触手段を集積回路に存在す
る寄生ダイオードの一端、他端にそれぞれ接触させ、こ
の状態において、第１、第２の接触手段を介して電流供
給手段から寄生ダイオードの順方向電流を供給し、測定
手段により第１、第２の接触手段を介して得られる前記
寄生ダイオードの順方向電圧降下を測定することにより
、集積回路の誤実装を検出するようにしている。
る寄生ダイオードの一端、他端にそれぞれ接触させ、こ
の状態において、第１、第２の接触手段を介して電流供
給手段から寄生ダイオードの順方向電流を供給し、測定
手段により第１、第２の接触手段を介して得られる前記
寄生ダイオードの順方向電圧降下を測定することにより
、集積回路の誤実装を検出するようにしている。
（実施例）
以下、この発明の一実施例について図面を参照して説明
する。
する。
第１図はこの発明に係わるインサーキットテスト装置の
原理を示すものである。
原理を示すものである。
印刷配線基板ＰＣＢには、集積回路ＩＣが実装されてお
り、この集積回路ＩＣのリードピンＬＰは、印刷配線基
板ＰＣＢに半田付けされている。
り、この集積回路ＩＣのリードピンＬＰは、印刷配線基
板ＰＣＢに半田付けされている。
また、接触手段としてのプローブピンｃＰ１、Ｃ２０は
、基体ＰＬＴに装着されている。これらプローブピンＣ
Ｐ１、Ｃ２０のうち、プローブピンＣＰ１には電流源Ｉ
ｓが接続され、プローブピンＣＰ２は接地されている。
、基体ＰＬＴに装着されている。これらプローブピンＣ
Ｐ１、Ｃ２０のうち、プローブピンＣＰ１には電流源Ｉ
ｓが接続され、プローブピンＣＰ２は接地されている。
さらに、プローブピンＣＰ１、Ｃ２０の相互間には、電
圧計Ｖが接続されている。
圧計Ｖが接続されている。
ところで、集積回路は一般に、寄生ダイオードををして
いる。
いる。
第５図、第６図は、所謂７４１タイプと称する演算増幅
器の集積回路を示すものであり、第５図は回路構成図、
第６図は外囲器のピン配列を示す図である。ここで、出
力端子としての６番ビンには抵抗Ｒ９、Ｒｌｏが接続さ
れている。バイポーラＩＣのベレットの断面構造は第７
図に示すようになっている。前記抵抗Ｒ９、Ｒｌｏ等は
、ベース拡散領域を使用している。このＮエピタキシャ
ル領域はＶｃｃに配線される。したがって、この７４１
タイプの集積回路の場合、７番ビン（Ｖｃｃ）と６番ビ
ン（出力）との間に寄生ダイオードＤｐが存在する。
器の集積回路を示すものであり、第５図は回路構成図、
第６図は外囲器のピン配列を示す図である。ここで、出
力端子としての６番ビンには抵抗Ｒ９、Ｒｌｏが接続さ
れている。バイポーラＩＣのベレットの断面構造は第７
図に示すようになっている。前記抵抗Ｒ９、Ｒｌｏ等は
、ベース拡散領域を使用している。このＮエピタキシャ
ル領域はＶｃｃに配線される。したがって、この７４１
タイプの集積回路の場合、７番ビン（Ｖｃｃ）と６番ビ
ン（出力）との間に寄生ダイオードＤｐが存在する。
一方、第８図はＣＭＯＳ集積回路の一例を示すものであ
る。ＣＭＯＳ集積回路の場合、保護ダイオードＤ１、Ｄ
２が設けられているため、これも寄生ダイオードとなる
。さらに、出力端子にも寄生ダイオードＤ４、Ｄ６が存
在する。
る。ＣＭＯＳ集積回路の場合、保護ダイオードＤ１、Ｄ
２が設けられているため、これも寄生ダイオードとなる
。さらに、出力端子にも寄生ダイオードＤ４、Ｄ６が存
在する。
第１図は、集積回路ＩＣとして、７４１タイプの集積回
路を示している。この場合、前述したように６番ビンと
、７番ビンの相互間に寄生ダイオードＤｐが存在する。
路を示している。この場合、前述したように６番ビンと
、７番ビンの相互間に寄生ダイオードＤｐが存在する。
ここで、プローブピンＣＰ１を集積回路ＩＣの６番ビン
（寄生ダイオードＤｐのアノード）に接触し、プローブ
ピンＣＰ２を７番ビン（寄生ダイオードＤｐのカソード
）に接続すると、寄生ダイオードＤｐに順方向電流が流
れる。このときプローブピンＣＰ１、Ｃ２０の電位差を
電圧計Ｖによって測定すれば、寄生ダイオードＤｐの順
方向電圧降下（Ｖｐ〜０，７Ｖ程度）を測定できる。
（寄生ダイオードＤｐのアノード）に接触し、プローブ
ピンＣＰ２を７番ビン（寄生ダイオードＤｐのカソード
）に接続すると、寄生ダイオードＤｐに順方向電流が流
れる。このときプローブピンＣＰ１、Ｃ２０の電位差を
電圧計Ｖによって測定すれば、寄生ダイオードＤｐの順
方向電圧降下（Ｖｐ〜０，７Ｖ程度）を測定できる。
また、集積回路ＩＣが印刷配線基板ＰＣＢに対して誤っ
て半田付は実装された場合、プローブピンＣＰ１、Ｃ２
０の相互間には、順方向電圧が発生しない。
て半田付は実装された場合、プローブピンＣＰ１、Ｃ２
０の相互間には、順方向電圧が発生しない。
つまり、プローブピンｃＰ１、ｃＰ２の配設位置は、基
体ＰＬＴに対して固定とされている。したがって、集積
回路ＩＣが印刷配線基板ＰＣＢに対して、逆方向に実装
された場合、７４１タイプの集積回路ではプローブピン
ＣＰｌが集ｆａ 回路ＩＣの２番ビンに接続され、プロ
ーブピンｃＰ２が集積回路ＩＣの３番ピンに接続される
こととなる。７４１タイプの集積回路の場合、２番ピン
と３番ピンの間の耐電圧は３０Ｖ以上とされているため
、小さい値の順方向電圧ＶＦは測定できないため、誤実
装を検知することができる。
体ＰＬＴに対して固定とされている。したがって、集積
回路ＩＣが印刷配線基板ＰＣＢに対して、逆方向に実装
された場合、７４１タイプの集積回路ではプローブピン
ＣＰｌが集ｆａ 回路ＩＣの２番ビンに接続され、プロ
ーブピンｃＰ２が集積回路ＩＣの３番ピンに接続される
こととなる。７４１タイプの集積回路の場合、２番ピン
と３番ピンの間の耐電圧は３０Ｖ以上とされているため
、小さい値の順方向電圧ＶＦは測定できないため、誤実
装を検知することができる。
このように、集積回路が印刷配線基板に対して、正しく
実装されている場合は、寄生ダイオードの存在するリー
ドピンに対して順方向電流を供給すると、順方向電圧を
検出することができるため、これより集積回路が正しく
実装されていることを認識できるものである。
実装されている場合は、寄生ダイオードの存在するリー
ドピンに対して順方向電流を供給すると、順方向電圧を
検出することができるため、これより集積回路が正しく
実装されていることを認識できるものである。
第２図は、インサーキットテスト装置の測定系の一実施
例を示すものであり、第１図と同一部分には同一符号を
付す。
例を示すものであり、第１図と同一部分には同一符号を
付す。
プローブピンＣＰ１と接地間には抵抗Ｒｓと電源Ｖｓが
直列接続されている。さらに、プローブピンＣＰ１には
演算増幅回路Ａの反転入力端が接続され、この演算増幅
回路Ａの非反転入力端は接地されている。この演算増幅
回路Ａの出力端はプローブピンＣＰ２に接続されるとと
もに電圧計Ｖを介して接地されている。
直列接続されている。さらに、プローブピンＣＰ１には
演算増幅回路Ａの反転入力端が接続され、この演算増幅
回路Ａの非反転入力端は接地されている。この演算増幅
回路Ａの出力端はプローブピンＣＰ２に接続されるとと
もに電圧計Ｖを介して接地されている。
上記構成において、演算増幅回路Ａの仮想接地の仮定か
ら Ｉ ｓ −Ｖ ｓ ／ Ｒｓ
−＝ （１）となり、第１図に示す電流源と等僑と
なる。
ら Ｉ ｓ −Ｖ ｓ ／ Ｒｓ
−＝ （１）となり、第１図に示す電流源と等僑と
なる。
このような構成において、プローブピンＣＰ、、Ｃ２０
を、例えば７４１タイプの集積回路ＩＣの６番ピン、７
番ピンにそれぞれ接触すると、演算増幅器Ａの出力端に
接続された電圧計Ｖによって、−ｖＦなる順方向電圧が
検出される。
を、例えば７４１タイプの集積回路ＩＣの６番ピン、７
番ピンにそれぞれ接触すると、演算増幅器Ａの出力端に
接続された電圧計Ｖによって、−ｖＦなる順方向電圧が
検出される。
上記実施例によれば、集積回路に存在する寄生ダイオー
ドの順方向電圧を測定することにより、集積回路の誤実
装を検出するようにしている。したがって、複雑なファ
ンクションテストを行うことなく、簡単且つ確実に集積
回路の誤実装を検出することが可能なものである。
ドの順方向電圧を測定することにより、集積回路の誤実
装を検出するようにしている。したがって、複雑なファ
ンクションテストを行うことなく、簡単且つ確実に集積
回路の誤実装を検出することが可能なものである。
尚、上記実施例では、２つのプローブピンＣＰＩ 、Ｃ
２０を示して説明したが、実用上は、印刷配線基板ＰＣ
Ｂの測定箇所に対応して慢数のプローブピンが基体ＰＬ
Ｔに配設され、これらのプローブピンは図示せぬ制御装
置によって制御されるスイッチマトリクス回路により、
電流源Ｉｓおよび電圧計Ｖに切換え接続され、印刷配線
基板ＰＣＢに配設された各種集積回路の実装状態が個々
に検査されるようになっている。前記スイッチマトリク
ス回路の切換え制御は、印刷配線基板ＰＣＢに配設され
た集積回路に存在する寄生ダイオードの位置に応じて、
予め制御装置に設定されたプログラムによって行われる
ようになっている。
２０を示して説明したが、実用上は、印刷配線基板ＰＣ
Ｂの測定箇所に対応して慢数のプローブピンが基体ＰＬ
Ｔに配設され、これらのプローブピンは図示せぬ制御装
置によって制御されるスイッチマトリクス回路により、
電流源Ｉｓおよび電圧計Ｖに切換え接続され、印刷配線
基板ＰＣＢに配設された各種集積回路の実装状態が個々
に検査されるようになっている。前記スイッチマトリク
ス回路の切換え制御は、印刷配線基板ＰＣＢに配設され
た集積回路に存在する寄生ダイオードの位置に応じて、
予め制御装置に設定されたプログラムによって行われる
ようになっている。
また、上記実施例では、プローブピンＣＰ１、Ｃ２０を
直接集積回路ＩＣのリードピンＬＰに接触させたが、こ
れに限らず、例えばフラットバツ′１−ジ集積回路の場
合は、第３図、第４図に示す如く、印刷配線基板ＰＣＢ
のパターンランドＰＬに集積回路ＩＣのリードピンＬＰ
を半田付けし、前記ランドパターンＬＰに接続されたテ
ストパターンＴＬにプローブピンＣＰ１、Ｃ２０を接触
するようにすれば良い。
直接集積回路ＩＣのリードピンＬＰに接触させたが、こ
れに限らず、例えばフラットバツ′１−ジ集積回路の場
合は、第３図、第４図に示す如く、印刷配線基板ＰＣＢ
のパターンランドＰＬに集積回路ＩＣのリードピンＬＰ
を半田付けし、前記ランドパターンＬＰに接続されたテ
ストパターンＴＬにプローブピンＣＰ１、Ｃ２０を接触
するようにすれば良い。
その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
変形実施可能なことは勿論である。
［発明の効果］
以−］二、詳述したようにこの発明によれば、第１、第
２の接触手段を集積回路に存在する寄生ダイオードの一
端、他端にそれぞれ接触させ、この状態において、第１
、第２の接触手段を介して電流供給手段から寄生ダイオ
ードの順方向電流を供給し、測定手段により第１、第２
の接触手段を介して得られる前記寄生ダイオードの順方
向電圧降下を測定することにより、簡単な構成によりて
集積回路の誤実装を検出することが可能なインサーキッ
トテスト装置を提供できる。
２の接触手段を集積回路に存在する寄生ダイオードの一
端、他端にそれぞれ接触させ、この状態において、第１
、第２の接触手段を介して電流供給手段から寄生ダイオ
ードの順方向電流を供給し、測定手段により第１、第２
の接触手段を介して得られる前記寄生ダイオードの順方
向電圧降下を測定することにより、簡単な構成によりて
集積回路の誤実装を検出することが可能なインサーキッ
トテスト装置を提供できる。
第１図はこの発明に係わるインサーキットテスト装置の
原理を示す構成図、第２図はこの発明に係わるインサー
キットテスト装置の一実施例を示す構成図、第３図はプ
ローブピンの接触方法の他の実施例を示す側面図、第４
図は第３図に示すパターンを取出して示す平面図、第５
図乃至第８図はそれぞれ集積回路の寄生ダイオードを説
明するために示すものであり、第５図はバイポーラタイ
プの集積回路の一例を示す回路図、第６図は第５図に示
す回路の外囲器の構成を示す平面図、第７図は第５図の
要部のベレットの構成を示す断面図、第８図はＣＭＯＳ
タイプの集積回路の一例を示す回路図である。 ＩＣ・・・集積回路、Ｄｐ・・・寄生ダイオード、ＣＰ
１、ＣＰ ２・・・プローブビン、Ｉｓ・・・電流源
、■・・・電圧計。 出願人代理人 弁理士 鈴江武彦 第１図 第２区 第３図 第４図 第５図
原理を示す構成図、第２図はこの発明に係わるインサー
キットテスト装置の一実施例を示す構成図、第３図はプ
ローブピンの接触方法の他の実施例を示す側面図、第４
図は第３図に示すパターンを取出して示す平面図、第５
図乃至第８図はそれぞれ集積回路の寄生ダイオードを説
明するために示すものであり、第５図はバイポーラタイ
プの集積回路の一例を示す回路図、第６図は第５図に示
す回路の外囲器の構成を示す平面図、第７図は第５図の
要部のベレットの構成を示す断面図、第８図はＣＭＯＳ
タイプの集積回路の一例を示す回路図である。 ＩＣ・・・集積回路、Ｄｐ・・・寄生ダイオード、ＣＰ
１、ＣＰ ２・・・プローブビン、Ｉｓ・・・電流源
、■・・・電圧計。 出願人代理人 弁理士 鈴江武彦 第１図 第２区 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 寄生ダイオードを有する集積回路と、 この集積回路に存在する前記寄生ダイオードの一端およ
び他端にそれぞれ接触される第１、第２の接触手段と、 前記第１、第２の接触手段を介して前記寄生ダイオード
の順方向電流に相当する電流を供給する電流供給手段と
、 前記第１、第２の接触手段を介して前記寄生ダイオード
の順方向電圧降下を測定する測定手段とを具備したこと
を特徴とするインサーキットテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136335A JPS63300974A (ja) | 1987-05-30 | 1987-05-30 | インサ−キットテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62136335A JPS63300974A (ja) | 1987-05-30 | 1987-05-30 | インサ−キットテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300974A true JPS63300974A (ja) | 1988-12-08 |
Family
ID=15172810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62136335A Pending JPS63300974A (ja) | 1987-05-30 | 1987-05-30 | インサ−キットテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300974A (ja) |
-
1987
- 1987-05-30 JP JP62136335A patent/JPS63300974A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0292137B1 (en) | Integrated circuit transfer test device system | |
| EP0560484B1 (en) | Identification of pin-open faults by capacitive coupling | |
| US5420500A (en) | Pacitive electrode system for detecting open solder joints in printed circuit assemblies | |
| US5059897A (en) | Method and apparatus for testing passive substrates for integrated circuit mounting | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| JP2664429B2 (ja) | 回路板検査装置および方法 | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| JP2020160057A (ja) | 電子デバイスを自動テストするための装置及び方法 | |
| US5659245A (en) | ESD bypass and EMI shielding trace design in burn-in board | |
| US6734683B2 (en) | Method and apparatus for in-circuit testing of sockets | |
| US6948140B2 (en) | Methods and apparatus for characterizing board test coverage | |
| US5010447A (en) | Divided capacitor mounting pads | |
| US5101152A (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| US6529019B1 (en) | Multiple axis magnetic test for open integrated circuit pins | |
| JPH09121100A (ja) | 回路基板上の部品の配向を判定するためのテストシステム | |
| US6163866A (en) | System level IC testing arrangement and method | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JPS63300974A (ja) | インサ−キットテスト装置 | |
| US6792385B2 (en) | Methods and apparatus for characterizing board test coverage | |
| JPS62269075A (ja) | プリント基板検査装置 | |
| JPH06174786A (ja) | バーンインボード | |
| JPS5839424Y2 (ja) | テスト用プリント板 | |
| KR20230157246A (ko) | 반도체 디바이스를 테스트하기 위한 방법 및 장치 |