JPS63303577A - 帰還形クランプ回路 - Google Patents
帰還形クランプ回路Info
- Publication number
- JPS63303577A JPS63303577A JP62140683A JP14068387A JPS63303577A JP S63303577 A JPS63303577 A JP S63303577A JP 62140683 A JP62140683 A JP 62140683A JP 14068387 A JP14068387 A JP 14068387A JP S63303577 A JPS63303577 A JP S63303577A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- clamp
- current
- voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は帰還形クランプ回路に関する。
コンデンサを通じて入力した信号のレベルとクランプ電
圧とを所定区間において比較し、誤差電流で上記コンデ
ンサを充放電してコンデンサ出力の直流電位を定めると
共に、所定区間外では充放電回路を高インピーダンスに
して上記直流電位を保持する構成のクランプ回路であっ
て、信号入力端と電圧保持用コンデンサの接続端とを共
用にして、集積回路化を容易にしたものである。
圧とを所定区間において比較し、誤差電流で上記コンデ
ンサを充放電してコンデンサ出力の直流電位を定めると
共に、所定区間外では充放電回路を高インピーダンスに
して上記直流電位を保持する構成のクランプ回路であっ
て、信号入力端と電圧保持用コンデンサの接続端とを共
用にして、集積回路化を容易にしたものである。
第３図に従来の帰還形クランプ回路を示す。このクラン
プ回路はＩＣ化されていて、ビデオ入力用のピン端子Ｔ
１及びクランプレベルを保持するホールドコンデンサＣ
用のピン端子Ｔ２を少くとも必要とする。
プ回路はＩＣ化されていて、ビデオ入力用のピン端子Ｔ
１及びクランプレベルを保持するホールドコンデンサＣ
用のピン端子Ｔ２を少くとも必要とする。
ピン端子Ｔ１に供給されたビデオ信号は、エミッタホロ
ワ・トランジスタＱ２１を経て差動対のトランジスタＱ
２３．２４の一方（Ｑ２３）に与えられ、他方（Ｑ２４
）に供給されているクランブ電圧Ｖｃと比較される。こ
の差動対トランジスタＱ２３、Ｑ２４はトランジスタＱ
２５に与えられるクランプパルスＰ（ビデオ信号のペデ
スタル部分又はシンクチップ部分に対応する）によって
動作状態にされる。
ワ・トランジスタＱ２１を経て差動対のトランジスタＱ
２３．２４の一方（Ｑ２３）に与えられ、他方（Ｑ２４
）に供給されているクランブ電圧Ｖｃと比較される。こ
の差動対トランジスタＱ２３、Ｑ２４はトランジスタＱ
２５に与えられるクランプパルスＰ（ビデオ信号のペデ
スタル部分又はシンクチップ部分に対応する）によって
動作状態にされる。
差動対Ｑ２３．２４の出力はビデオ信号の直流レベルと
クランプ電圧Ｖｃとの間に差があるとき変化し、その誤
差分がピン端子Ｔ２に接続されたコンデンサＣに蓄積さ
れる。コンデンサＣの端子電位は差動対トランジスタＱ
１６〜２９によって電流出力に変換され、カレントミラ
一対Ｑ３０．３２を介して電流源Ｉに与えられる。この
電流源Ｉには可変インピーダンス素子としてのトランジ
スタＱ３３のエミッタが接続されていて、そのコレクタ
がビデオ入力端子Ｔ１に接続されている。
クランプ電圧Ｖｃとの間に差があるとき変化し、その誤
差分がピン端子Ｔ２に接続されたコンデンサＣに蓄積さ
れる。コンデンサＣの端子電位は差動対トランジスタＱ
１６〜２９によって電流出力に変換され、カレントミラ
一対Ｑ３０．３２を介して電流源Ｉに与えられる。この
電流源Ｉには可変インピーダンス素子としてのトランジ
スタＱ３３のエミッタが接続されていて、そのコレクタ
がビデオ入力端子Ｔ１に接続されている。
従ってクランプパルスＰの区間以外では、コンデンサＣ
の端子電位に対応した直流電圧がトランジスタＱ３３の
コレクタ、即ち、ビデオ入力端子Ｔ１に生じている。ク
ランプパルスＰの区間ｔは、差動対トランジスタＱ２３
．２４が動作状態になって、上述のようにクランプ誤差
があれば、コンデンサＣの端子電圧が変化し、その変化
がカレントミラ一対のトランジスタＱ３２の電流変化と
なる。電流源Ｉの電流を一定にすると、上記電流変化に
対応したコレクタ電流の変化がトランジスタＱ３３に生
じ、コレクタ電圧が変化して端子ＴＩにおける直流電圧
が変化する。
の端子電位に対応した直流電圧がトランジスタＱ３３の
コレクタ、即ち、ビデオ入力端子Ｔ１に生じている。ク
ランプパルスＰの区間ｔは、差動対トランジスタＱ２３
．２４が動作状態になって、上述のようにクランプ誤差
があれば、コンデンサＣの端子電圧が変化し、その変化
がカレントミラ一対のトランジスタＱ３２の電流変化と
なる。電流源Ｉの電流を一定にすると、上記電流変化に
対応したコレクタ電流の変化がトランジスタＱ３３に生
じ、コレクタ電圧が変化して端子ＴＩにおける直流電圧
が変化する。
この結果、入力ビデオの直流レベルがクランプ電圧Ｖｃ
と一致するようにループが作動し、クランプが達成され
る。クランプされたビデオ信号はエミッタホロワ・トラ
ンジスタＱ２２から導出される。
と一致するようにループが作動し、クランプが達成され
る。クランプされたビデオ信号はエミッタホロワ・トラ
ンジスタＱ２２から導出される。
上述のように公知の帰還形クランプ回路は、ＩＣ化した
とき、外部接続のピン端子を少くとも２つ必要とする。
とき、外部接続のピン端子を少くとも２つ必要とする。
本発明は、端子を１つにすること、即ち、ビデオ入力端
子とクランプコンデンサの接続端子とを共用することを
目的とする。
子とクランプコンデンサの接続端子とを共用することを
目的とする。
本発明の帰還形クランプ回路は、コンデンサＣを通じて
供給された入力信号の所定区間においてクランプ電圧と
入力信号レベルとを比較するコンパレータ２と、上記コ
ンパレータ２の出力電流を上記コンデンサＣに帰還して
その直流保持電圧を変化させる充放電回路（実施例の電
圧−電流変換回路３、コンパレータ４及び帰還路５）を
備える。
供給された入力信号の所定区間においてクランプ電圧と
入力信号レベルとを比較するコンパレータ２と、上記コ
ンパレータ２の出力電流を上記コンデンサＣに帰還して
その直流保持電圧を変化させる充放電回路（実施例の電
圧−電流変換回路３、コンパレータ４及び帰還路５）を
備える。
上記所定区間外において上記充放電回路を高インピーダ
ンスにするスイッチ手段６を設け、上記コンデンサＣの
一端からクランプ出力を取出す構成である。
ンスにするスイッチ手段６を設け、上記コンデンサＣの
一端からクランプ出力を取出す構成である。
入力信号を供給する端子と電圧保持用コンデンサの接続
端子とが共用になり、端子構成が簡略になる。
端子とが共用になり、端子構成が簡略になる。
第１図に本発明の帰還形クランプ回路の原理ブロック図
を示す。第１図において、入力端子Ｔ１にコンデンサＣ
を結合して、このコンデンサＣを介してビデオ信号を供
給する。入力ビデオ信号はアンプ１からコンパレータ２
に与えられ、クランプ用基準電圧Ｖｃと比較される。そ
の誤差出力は電圧−電流回路３で電流１ｃに変換され、
更にコンパレータ４において基準電流１ｒと比較される
。
を示す。第１図において、入力端子Ｔ１にコンデンサＣ
を結合して、このコンデンサＣを介してビデオ信号を供
給する。入力ビデオ信号はアンプ１からコンパレータ２
に与えられ、クランプ用基準電圧Ｖｃと比較される。そ
の誤差出力は電圧−電流回路３で電流１ｃに変換され、
更にコンパレータ４において基準電流１ｒと比較される
。
比較結果の誤差電流Ｉｆは帰還路５を介して端子Ｔ１に
与えられ、コンデンサＣを充放電する。この帰還ループ
により、ビデオ信号の例えばペテスタルの直流レベルと
クランプ電圧Ｖｃとが一致するように自動調整が行われ
る。
与えられ、コンデンサＣを充放電する。この帰還ループ
により、ビデオ信号の例えばペテスタルの直流レベルと
クランプ電圧Ｖｃとが一致するように自動調整が行われ
る。
帰還路５にはスイッチ６が挿入されていて、同期信号直
後のペデスタル区間に対応するクランプパルスＰによっ
てこのスイッチ６が閉じ、帰還制御が行われる。ペデス
タル以外の区間では、スイッチ６が開き、コンデンサＣ
の一端の直流レベルが保持される。従ってペデスタル電
位がクランプ電圧Ｖｃと一致しているビデオ信号がアン
プ１からクランプ出力として導出される。
後のペデスタル区間に対応するクランプパルスＰによっ
てこのスイッチ６が閉じ、帰還制御が行われる。ペデス
タル以外の区間では、スイッチ６が開き、コンデンサＣ
の一端の直流レベルが保持される。従ってペデスタル電
位がクランプ電圧Ｖｃと一致しているビデオ信号がアン
プ１からクランプ出力として導出される。
第２図は第１図の具体回路で、トランジスタＱ１１と電
流源Ｉ２とでエミッタホロワ形のアンプ１が構成されて
いる。このアンプ１の出力は、トランジスタ対Ｑ１２．
１３及び電流源■３で構成されたコンパレータ２にて、
トランジスタＱ１４を介して供給されるクランプ電圧Ｖ
ｃと比較される。スイッチ５を構成するトランジスタＱ
１５のベースにクランプパルスＰ（負極性）が供給され
て、Ｑ１５がオフになったときに、コンパレータ２が動
作状態となる。
流源Ｉ２とでエミッタホロワ形のアンプ１が構成されて
いる。このアンプ１の出力は、トランジスタ対Ｑ１２．
１３及び電流源■３で構成されたコンパレータ２にて、
トランジスタＱ１４を介して供給されるクランプ電圧Ｖ
ｃと比較される。スイッチ５を構成するトランジスタＱ
１５のベースにクランプパルスＰ（負極性）が供給され
て、Ｑ１５がオフになったときに、コンパレータ２が動
作状態となる。
コンパレータ２の出力は、カレントミラ一対のトランジ
スタＱ１６．１７によって構成された電圧−電流変換回
路３を介して誤差電流Ｉｃとして取出される。電流源Ｉ
３の定電流値をＩｓとし、入力ビデオ信号のペデスタル
電位をＶｉとすると、誤差電流１ｃは、 となる（ｑ：単位電荷、ｋ：ボルツマン定数）。
スタＱ１６．１７によって構成された電圧−電流変換回
路３を介して誤差電流Ｉｃとして取出される。電流源Ｉ
３の定電流値をＩｓとし、入力ビデオ信号のペデスタル
電位をＶｉとすると、誤差電流１ｃは、 となる（ｑ：単位電荷、ｋ：ボルツマン定数）。
誤差電流１ｃは、トランジスタ対Ｑ１８．１９および電
流源Ｉ４から成るコンパレータ４に導入されて、電流源
Ｉ４によって設定された基準電流Ｉｒと比較される。こ
のコンパレータ４の一方のトランジスタＱ１９のベース
にはクランプパルスＰが供給されていて、クランプ区間
でオフになり、他方のトランジスタＱ１Ｂがオンとなる
。従って誤差電流１ｃと基準電流１ｒとの差が帰還電流
Ｉｆとして、Ｑ１８のコレクタから流出又は流入する。
流源Ｉ４から成るコンパレータ４に導入されて、電流源
Ｉ４によって設定された基準電流Ｉｒと比較される。こ
のコンパレータ４の一方のトランジスタＱ１９のベース
にはクランプパルスＰが供給されていて、クランプ区間
でオフになり、他方のトランジスタＱ１Ｂがオンとなる
。従って誤差電流１ｃと基準電流１ｒとの差が帰還電流
Ｉｆとして、Ｑ１８のコレクタから流出又は流入する。
Ｉｆ ＝Ｉｃ−Ｉｒ
この帰還電流Ｉｆは帰還路５を通じて入力端子Ｔ１に供
給され、端子Ｔ１に接続されたコンデンサＣを充放電す
る。
給され、端子Ｔ１に接続されたコンデンサＣを充放電す
る。
電流源Ｉ４の基準電流１ｒを■０とし、コンパＴ
である。従って帰還ループが作動しているとき、クラン
プ電圧Ｖｃと入カベデスタルレベルＶｉとが一致すると
、Ｉｃ＝Ｉｏとなり、Ｉｆは零になる。従ってこの状態
でクランプが達成され、コンデンサＣの充放電が停止す
る。
プ電圧Ｖｃと入カベデスタルレベルＶｉとが一致すると
、Ｉｃ＝Ｉｏとなり、Ｉｆは零になる。従ってこの状態
でクランプが達成され、コンデンサＣの充放電が停止す
る。
クランプパルスＰが高レベルの区間では、コンパレータ
２のトランジスタＱ１２．１３、電圧−電流回路３のト
ランジスタＱ１６．１７及びコンパレータ４のトランジ
スタＱ１Ｂが夫々オフとなるから、帰還路５は端子Ｔ１
から見て高インピーダンスになり、ビデオ入力の直流レ
ベルはコンデンサＣに保持された直流電圧に固定される
。
２のトランジスタＱ１２．１３、電圧−電流回路３のト
ランジスタＱ１６．１７及びコンパレータ４のトランジ
スタＱ１Ｂが夫々オフとなるから、帰還路５は端子Ｔ１
から見て高インピーダンスになり、ビデオ入力の直流レ
ベルはコンデンサＣに保持された直流電圧に固定される
。
クランプ出力は、入力ピン端子Ｔ１に連なるトランジス
タＴＩＯと電流源Ｔ１から成るエミッタホロワを通じて
後段回路に導出される。
タＴＩＯと電流源Ｔ１から成るエミッタホロワを通じて
後段回路に導出される。
本発明は上述の如く、信号入力のカップリングコンデン
サをクランプ用の直流電圧保持コンデンサとして用いた
構成であるので、コンデンサ用の接続端子を設ける必要
が無く、従ってＩＣ化に最適である。
サをクランプ用の直流電圧保持コンデンサとして用いた
構成であるので、コンデンサ用の接続端子を設ける必要
が無く、従ってＩＣ化に最適である。
第１図は本発明の帰還形クランプ回路のブロック図、第
２図は詳細回路図、第３図は従来の帰還形クランプ回路
の回路図６である。 なお図面に用いられた符号において、 １・−−−一−−−・−一−−−・−・−・アンプ２．
４−・−・・−・−・−・コンパレータ３−−−−−・
−−一−−−−・−一−−−−電圧一電流変換回路５−
・−−−−一−−−−−−−−−−−−−帰還路６−−
−−−−−−−−・−・−・・・・・スイッチである。
２図は詳細回路図、第３図は従来の帰還形クランプ回路
の回路図６である。 なお図面に用いられた符号において、 １・−−−一−−−・−一−−−・−・−・アンプ２．
４−・−・・−・−・−・コンパレータ３−−−−−・
−−一−−−−・−一−−−−電圧一電流変換回路５−
・−−−−一−−−−−−−−−−−−−帰還路６−−
−−−−−−−−・−・−・・・・・スイッチである。
Claims (1)
- 【特許請求の範囲】 コンデンサを通じて供給された入力信号の所定区間にお
いてクランプ電圧と入力信号レベルとを比較するコンパ
レータと、 上記コンパレータの出力電流を上記コンデンサに帰還し
てその直流保持電圧を変化させる充放電回路と、 上記所定区間外において上記充放電回路を高インピーダ
ンスにするスイッチ手段と、 上記コンデンサの一端からクランプ出力を取り出す出力
手段とを具備する帰還形クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140683A JP2508533B2 (ja) | 1987-06-04 | 1987-06-04 | 帰還形クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140683A JP2508533B2 (ja) | 1987-06-04 | 1987-06-04 | 帰還形クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63303577A true JPS63303577A (ja) | 1988-12-12 |
| JP2508533B2 JP2508533B2 (ja) | 1996-06-19 |
Family
ID=15274325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140683A Expired - Fee Related JP2508533B2 (ja) | 1987-06-04 | 1987-06-04 | 帰還形クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508533B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261015A (ja) * | 1988-04-12 | 1989-10-18 | Sony Corp | 同期分離回路 |
| US5126831A (en) * | 1990-03-30 | 1992-06-30 | Kabushiki Kaisha Toshiba | Clamping circuit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127117A (en) * | 1976-04-19 | 1977-10-25 | Matsushita Electric Ind Co Ltd | Vided amplifier |
| JPS62114381A (ja) * | 1985-11-13 | 1987-05-26 | Canon Inc | フイ−ドバツククランプ回路 |
-
1987
- 1987-06-04 JP JP62140683A patent/JP2508533B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127117A (en) * | 1976-04-19 | 1977-10-25 | Matsushita Electric Ind Co Ltd | Vided amplifier |
| JPS62114381A (ja) * | 1985-11-13 | 1987-05-26 | Canon Inc | フイ−ドバツククランプ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01261015A (ja) * | 1988-04-12 | 1989-10-18 | Sony Corp | 同期分離回路 |
| US5126831A (en) * | 1990-03-30 | 1992-06-30 | Kabushiki Kaisha Toshiba | Clamping circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2508533B2 (ja) | 1996-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62258508A (ja) | 調整増幅器のオフセツト電圧を補償する方法および回路装置 | |
| JP2508533B2 (ja) | 帰還形クランプ回路 | |
| KR0161321B1 (ko) | 전류 클램핑 회로 | |
| JP2000013641A (ja) | クランプ回路 | |
| KR0128520B1 (ko) | 동기신호 분배기를 이용한 키드 클램프회로 | |
| JP2520162B2 (ja) | 相関２重サンプリング回路 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JP2942055B2 (ja) | クランプ回路 | |
| JPH03205910A (ja) | 受信機 | |
| JP3111192B2 (ja) | 垂直同期信号分離回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JP2000244770A (ja) | クランプ回路 | |
| JP3256295B2 (ja) | 同期分離回路 | |
| JP2000101869A (ja) | クランプ回路 | |
| JPH03262383A (ja) | 同期分離回路 | |
| KR0136780B1 (ko) | 피이드백 키드 클램프 회로 | |
| JPS6333358B2 (ja) | ||
| JPS63269400A (ja) | サンプル・ホ−ルド回路 | |
| JPH04170270A (ja) | 信号処理回路 | |
| JP3093361B2 (ja) | 時定数自動調整回路 | |
| JP2558757B2 (ja) | クランプ回路 | |
| JP2942058B2 (ja) | クランプ回路 | |
| JPS6025188Y2 (ja) | ジッタ検出回路 | |
| JPH03136474A (ja) | 帰還形ピーククランプ回路 | |
| JPH0224572A (ja) | ピークホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |