JPS63305530A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、配線や
電極等の導体膜を形成する技術に適用して有効な技術に
関するものである。

〔従来技術〕

基板上に配線やｔｉｔ極等を形成する技術の一つにリフ
トオフ技術がある。これは、例えば基板上に塗布したレ
ジスト膜を露光、現像した後に、アルミニウム膜等の金
属膜を堆積し１次にレジスト膜を除去することにより、
配線や電極等を形成するものである。なお、リフトオフ
技術に関しては。

例えば、「ベーシック　インテグレーテッド　エンジニ
アリング」マグロウヒル社、１９７５年発行、ＰＰ１０
４〜１０７　（ＢＡＳＩＣＩＮＴＥＧＲＡＴＥＤ　ＥＮ
−ＧＩＮＥＥＲＩＮＧ、１９７５　ｂｙ　ＭｅＧｒａｗ
−ｔ（ｉｌｌ、Ｉｎｃｌ〔発明が解決しようとする問題
点〕 本発明者は、前記リフトオフ技術を検討した結果１次の
問題点を見出した。

レジスト膜の下に配線や１を極等の金属層があるため、
これらの電極によって露光時の光が散乱される。このた
め、配線や電極が設けられる部分のレジスト膜、すなわ
ち除去されるべき部分で光り重合が起り、現像液によっ
て除去されなくなるので、パターンがくずれてしまう、
したがって、配線や電極等を高精度で形成することがで
きない。

本発明の目的は、配線や電極等の導電膜のパターン精度
を高めることにある。

本発明の他の目的は、配線や電極等の導電膜の形成工程
を簡単にする技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、基板上に感光しない第１膜を形成し。

この上に感光する第２膜を形成し、この後、前記第２膜
を露光、現像して所定部に第１開口を形成し、該第１開
口から露出した前記第１膜をエツチングして前記第１開
口より開口径の大きな第２開口を形成し、この後、前記
第１及び第２開口内に金属膜を堆積して導体膜を形成す
るものである。

〔作用〕

上述した手段によれば、第１膜が感光されないため、配
線や電極等からの乱反射によって現像パターンがくずれ
ることがないので、配線や電極等の導電膜のパターン精
度を高めることができる。

〔発明の実施例■〕

以下１本発明の実施例Ｉを図面を用いて説明する。

第１図は、本発明の実施例■における半導体チップ（半
導体装置）の平面図。

第２図は、第１図の一点鎖線で囲んだ領域Ｒを拡大して
示した平面図である。

第１図及び第２図において、１は単結晶シリコンからな
る半導体チップである。半導体チップ１の上面には５例
えば半田等からなるバンプ電極２（第１図では黒丸（・
）で示し、符号を付していない）が１例えば５００〜６
００個程度配置されている。限定するものではないが、
第１図に示した半導体チップ１では１周辺部（領域Ａ）
におけるバンプ電極２の配置密度が高くなっており、こ
れより内側（領域Ｂ）は前記領域Ａにおける配置密度よ
り小さくなっている。前記領域Ａにおけるバンプ電極２
は、半導体チップ１の周辺回路に種々の電源電位あるい
は接地電位を供給するための端子として使用され、また
周辺回路からの出力信号あるいは入力信号のための信号
端子として使用される。領域Ｂにおけるバンプ電極２は
、半導体チップ１上のバイポーラトランジスタあるいは
ＭＩ　５ＦＥＴ等によって構成される回路に種々の電源
電位や接地電位を給電するための電源端子となる。

ここで、第３図に、前記半導体チップ１を封止したパッ
ケージの断面を示し、第４図に、半導体チップ１を封止
したときの１個のバンプ電極２のほぼ半分を拡大して示
す。

第３図において、３は例えば単結晶シリコンからなる配
線基板であり、半導体チップｌをフェイスダウンボンデ
ィングによって塔載している。配線基板３は、例えば炭
化シリコンからなるパッケージ本体４Ａに１例えば銀ペ
ースト等を使って接続しである。４Ｂは例えばアルミナ
からなるキャツブ、５は例えばムライトからなるフラン
ジであり、フランジ５は封止用ガラス７でパッケージ本
体４Ａに接着されている。フランジ５とパッケージ本体
４Ａの間にはリード８を介在させている。

キャップ４Ｂは封止用接続剤６でフランジ５に接着して
いる。パンケージ本体４Ａには高熱伝導接着剤１０によ
って、アルミニウム等からなる放熱フィン９を取り付け
ている。

第４図に示すように、半導体チップ１の表面には局所的
な熱酸化による酸化シリコン膜からなるフィールド絶縁
膜１２が形成しである。このフィールド絶縁膜１２は、
半導体チップ１の表面に形成されているバイポーラトラ
ンジスタあるいはＭＩＳＦＥＴ、抵抗素子等の素子分離
を行っている。フィールド絶Ｍ膜１２の上には１例えば
ＣＶＤによる酸化シリコン膜からなる絶縁膜１３が形成
しである。

絶縁膜１３は１図示していない例えばバイポーラトラン
ジスタの多結晶シリコン膜等からなるエミッタ電極ある
いはＭＩＳＦＥＴのゲート電極等を覆っている。絶縁膜
１３の上を例えばスパッタによる第１層目のアルミニウ
ム膜からなる複数の配線１４が延在している。配線１４
の上は１例えばＣＶＤによる酸化シリコン膜の上にリン
シリケートガラス（ｐ　ｓ　ａ）膜を積層して構成した
絶縁膜１５が覆っている。絶縁膜１５の上を例えばスパ
ッタによる第２）ＰＪ目のアルミニウム膜からなる配線
１７が延在し、そのうちのあるものは接続孔１６を通し
て配線１４に接続している。配線１７の上は例えばＣＶ
Ｄによる酸化シリコン膜と、この上に積層した塗布ガラ
ス（ＳＯＧ）膜と、さらにこの上に積層したＰＳＧ膜と
で構成した絶縁膜１８が覆っている。絶縁膜１８の上は
例えばスパッタによる第３層目のアルミニウム膜からな
る配線２０が複数延在し、そのうちのあるものは接続孔
１９を通して配ｍ１７に接続している。配線２０の上は
、例えばＣＶＤによる酸化シリコン膜の上にＰＳＧ膜を
積層して構成した絶縁膜２１が覆っている。絶縁膜２１
の上に例えばスパッタによる第４層目のアルミニウム膜
からなる配ｌ；Ａ２３が設けてあり、接続孔２２を通し
て配線２０に接続している。配線２３の上は、例えばＣ
ＶＤによる窒化シリコン股と、この上にスパッタによる
酸化シリコン膜を積層して構成した最終保護膜２４が覆
っている。最終保護膜２４は、バンブ電極２を配線２３
に接続する部分では選択的に除去されて開口２６となっ
ている。開口２６から露出している配線２３及び最終保
護膜２４の開口２６の周囲には１例えば下からＣｒ、Ｎ
ｉ、Ｃｕ、Ａｕを順次積層することにより下地金属膜２
５を形成している。バンブ電極２を成している半田は、
例えばｐｂが９８重意気。

Ｓｎが２重壁％からなっている。

配線基板３に、例えばＣｒ、Ｎｉ、Ｃｕ、Ａｕを積層し
て構成した下地金属膜３４が設けられている。この下地
金属膜３４には半田メッキが施され、この半田メッキに
バンブ電極２が接続される。配線基板３の上面は、ＣＶ
Ｄ等による酸化シリコン膜等で覆れ、この上に例えばス
パッタによる第１層目のアルミニウム膜からなる配線２
８を延在させている。配線２８は例えばＣＶＤによる酸
化シリコン膜からなる絶縁膜２９で覆れ、さらに絶縁膜
２９の上に例えばスパッタによる第２層目のアルミニウ
ム膜からなる配線３１が設けられている。配線３１は、
接続孔３０を通して配線２８に接続されている。また、
配線３１の上は例えばＣＶＤによる窒化シリコン膜と、
この上に例えばスパッタによって積層した酸化シリコン
膜からなる最終保護膜３２が覆っている。

最終保護膜３２は、バンブ電極２を配線３１に接続する
部分では選択的に除去されて開口３３となっている。こ
の間口３３から露出している配、１３１あるいは最終保
護膜３２の開口３３の周囲に前記下地金属層３４を設け
ている。

次に１本実施例におけるバンブ電極２の製造方法を説明
する。

第５図乃至第１０図は、半導体チップ１のバンブ電極２
が設けられる部分の製造工程における断面図である。

第５図では、基板１上に第４層目の絶縁膜２１、第４層
目のアルミニウム配線２３、最終保護膜２４、開口２６
．下地金属膜２５までがそれぞれ形成されている。

次に、第６図に示すように、まず、バンプ１ｔｒｉ２と
なる半田層を基板１上に形成する上でのマスクの一部と
なる第１膜３５を塗布形成する。この第１膜３５は、第
２膜３６のネガレジストから感光剤を除いたときのポリ
マーからなるワニスであり、光に感光しない。なお、こ
の実施例では、ポリメタクリル酸メチル、ポリエチレン
グリコールメタクリレート等で構成されたワニスを使用
している。

以下、第１膜をポリマー膜３５という、ポリマー膜３５
は、その上面が平担になるように、つまり基板１上の下
地膜２６や絶縁膜２４がポリマー膜３５から露出しない
程度の膜厚、例えば４μｍ程度に形成する１次に、ポリ
マー［３５の焼き固めを行う、ここで、ポリマー膜３５
が塗布膜であり、また最終保護膜２４や下地金属膜２６
との接着力が強いため、それらとポリマー膜３５の間に
隙間が生じることがない。

次に、ポリマー膜３５の上に感光する第２膜としてネガ
レジスト膜３６を形成する。ネガレジスト膜３６は、膜
厚が４０μｍ程度のフィルム状のものをポリマー膜３５
の上に載せることにより形成すれば、容易に厚膜化が達
成される。する、ネガレジスト膜３６を形成した後、そ
れの焼固めを行う。

次に、第７図に示すように、レジスト膜３６にホトマス
クを用いて露光した後、現像することにより、下地金属
膜２６の上の部分に開口３７を形成する。

現像液としては、トリクロルエタン又は酢酸ｎブチルを
用いる。ポリマー膜３５は感光されないが、前記現像液
でエツチングされるので、ポリマー膜３５に開口を形成
することができる。このとき、ポリマー膜３５のエツチ
ングの方が、レジスト膜３６のそれより速く進むため、
ポリマー膜３５の壁面３５Ａがレジスト膜３５の壁面３
６Ａより後退する。すなわち、レジスト膜３６が、ポリ
マー膜３５に対して庇状に突出ることになる。また、レ
ジスト膜３６においては、光重合が図示していないホト
マスクの下の部分にも進むため、開口３７は上の部分は
ど小さくなる。すなわち、壁面３６Ａがオーバハング状
に形成される。

次に、第８図に示すように、例えば蒸着によって基板１
上の全面に半田層２を例えば６０μｍ程度の厚さで形成
する。下地金属膜２５上に形成された半田２Ａは、上面
が円形状になっており、その径が２００μｍ程度ある。

また、半田２Ａの中心から隣の半田２Ａの中心までの距
離は、２５０μｍ程度である。

ポリマー膜３５の壁面３５Ａが、レジスト膜３６の壁面
３６Ａより後退しているため、下地金属膜２６上の半田
２Ａと、レジスト膜３６上の半田２．を良好に分離する
ことができる。

次に、第９図に示したように、レジスト膜３６及びポリ
マー［３５を例えば塩化メチレンで除去することにより
、不要な半田２．を取り除く、なお。

短時間でレジスト膜３６、ポリマー６３５を除去するに
は超音波処理が良い。

次に、第１０図に示すように１例えば３５０℃程度の熱
処理を施してウェットバックを行うことにより、半田２
を球状のバンプ電極２に形成するとともに、半田２と下
地金属膜２６との接続を確なものとする。ウェットバッ
クを施した後の半田２の高さは、１００μｍ程度になっ
ている。

以上、説明した製造方法により、以下の効果を得ること
ができる。

レジスト膜３６の下に感光しないポリマー膜３５を形成
していることにより、下地金属ｆｌＩ２６の上にレジス
ト膜３６が残ることがなく、シたがって半田２のパター
ンを精度よく形成することができる。

はた、パターン精度がよいことから、ウェットバック後
のバンプ電極２の高さの精度がよくなるので、熱応力に
よるバンプ電極２の疲労を少くできる。

また、ポリマー膜３５が、レジストＨＩ３６よりエツチ
ングが速く進むため、ワニス３５の上にレジスト膜３６
を庇状に突出させることができるので、レジスト膜３６
上の半田２８と、下地金属膜２６の上の半田２Ａを良好
に分離することができる。

また、ポリマー膜３５とレジスト［３６が同一の現像液
でエツチングすることができ、また同一の除去液で除去
できるので、簡単な工程で精度のよい半田２を形成する
ことができる。

また、ポリマー膜３５の接着力が強いことにより、ポリ
マー膜３５と、下の最終保護膜２４との間に隙間を生じ
ることがないので、隣り合う半田２同志が接続してしま
うことがない。

半田蒸着のマスクとしてレジスト膜３６及びポリマー膜
３５を用いていることにより、金属マスクと比べて、半
導体チップ１上に非常に高密度でバンブ電極２を形成す
ることができる。

〔発明の実施例■〕

第１１図は、実施例■における半導体チップ１の封止方
法であり、半導体チップｌをレジン４０によって封止し
たときの断面図である。

第１２図は、第１１図に示した半導体チップ１をさらに
大きな塔載基板４５上に複数塔載したときの断面図であ
る。

実施例■では、ムライト等のセラミックを積層して形成
した塔載基板３に半導体チップ１を塔載している。塔載
基板３には図示していないが、複数層の配線（スルーホ
ール配線）が埋設させており、これを通して半導体チッ
プ１のバンブ電極２を塔載基板３の下面のバンブ電極４
１に接続している。バンブ電極４１は、例えばＳｎとＡ
ｇの合金で形成している。一方、半導体チップ１の裏面
は、半田３８によってＳｉＣからなる伝熱板３９を接続
している。半田３８は、例えばｐｂとＳｎさらに５重壁
％程度のＡｇとの合金からなっている。塔載基板３及び
伝熱板３９は、半導体チップ１より大きく形成しである
。また、伝熱板３９は、平担な板状に形成しである。塔
載基板３と伝熱板３９の間にレジン４０を充填して半導
体チップ１を封止している。

レジン４０は、半導体チップ２の間も充填している。

第１２図に示すように、前記半導体チップ１を封止した
塔載基板３をさらに大きな塔載基板４５に複数塔載して
いる。塔載基板４５は、ムライト等のセラミックを積層
して形成した多層セラミックからなり、その内部に複数
層の配線を埋設（スルーホール配線）しており、この配
線によってバンブ電極４１を塔載基板４５の下面の接続
ピン４６に接続している。接続ビン４６は例えば４２７
０イに半田メッキを施したものからなり、塔載基板４５
の下面に多数設けられており、図示していないプリント
基板の接続端子に挿入される。一方、伝熱板３９の全上
面に、櫛歯状に形成した下部放熱フィン４７の底面を隙
間を生じないように接触させている。下部放熱フィン４
７の凹部と嵌合するように、上部放熱フィン４３Ａをキ
ャップ４３と一体に形成している。

キャップ４３はＣｕとＭＯの合金からなり、塔載基板４
５上の半導体チップ１やバンプ電極２．レジン４０等を
封止できるように、上部と四側面を囲む箱状をしている
。キャップ４３の周辺は、ｐｂが６０重量％、Ｓｎが４
０重量％程度の半田４２によって塔載基板４５に接着さ
せである。キャップ４０には複数の水路４４が設けてあ
り、ここに冷却水を流すことによって、半導体チップ１
で発生した熱を冷却する。

バンブ電極２．４１は、実施例■で説明したバンブ電極
２の形成方法によって高精度に形成される。

これは、半導体チップ１の裏面の伝熱板３９に下部放熱
フィン４７が接触される半導体装置においては。

重要である。

以上、本発明を実施例にもとづき具体的に説明したが１
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

例えば、レジスト膜３６の下に設ける膜として、ポリマ
ーｒ！Ｘ３５に代えて、最終保護＠２４と組成が異る有
機膜あるいは無機膜を用いるようにしてもよい。これら
有機膜あるいは無機膜は、基板１上に平担に形成するた
め、塗布膜であることが望ましい。

また、バンブ電極２の構造は、前記のものに限定されな
い。

また、本発明は、バンブ電極２のみに限定したものでは
なく、アルミニウム膜等からなる配線形成技術に適用す
ることもできる。

（発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

基板上に感光しない第１膜（ポリマー膜）を形成し、こ
の上に感光する第２膜（レジスト膜）を形成し、この後
、前記第２膜を露光、現像して所走部に第１開口を形成
し、該第１開口から露出した前記第１膜をエツチングし
て前記第１開口より開口径の大きな第２開口を形成し、
この後、前記第１及び第２開口内に金属膜を堆積して導
体膜を形成することにより、前記第１膜が感光されない
ため、配線やｔｔｔｔｉ等からの乱反射によって現像パ
ターンがくずれることがなく、配線や電極等の導電膜の
パターン精度を高めることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例における半導体チップ（半
導体装置）の平面図、 第２図は、第１回の一点鎖線で囲んだ領域Ｒを拡大して
示した平面図。 第３図は、前記半導体チップ１を封止したパッケージの
断面図、 第４図は、パッケージで封止したときのバンプ電極２部
分の拡大図。 第５図乃至第１０図は、半導体チップ１のバンプ電極２
が設けられる部分の製造工程における断面図である。 第１１図は、実施例Ｈにおける半導体チップの封１１：
方法を説明するための半導体装置の断面図。 第１２図は、第１１図に示した半導体装置をさらに大き
な搭載基板上に複数搭載したときの断面図である。 図中、１・・・基板、２・・・バンプ電極、３・・・配
線基板、４Ａ、４Ｂ、５・・・パッケージ、６．７・・
・封止剤、８・・・リード、９・・放熱フィン、１０・
・・高熱伝導接着剤、１１・・・ボンディングワイヤ、
　１２．１３．１５゜１Ｂ、　２１．２４．２７．２９
．３２・・・絶縁１換、１４．１７．２０．２３．２８
．３１・・・アルミニウム配線、１６．１９．２２．３
０・・・接続孔、２５．３４・・・下地金属膜（Ｃｒ、
Ｎｉ、Ｃｕ　、　Ａ　ｕ　）　、　２６．３３・−開口
、　３５・・・ポリマ一層、３６・・・レジスト層、３
７・・・レジスト膜の開口。

Claims (1)

1. 【特許請求の範囲】 １、基板上に導体膜を形成する半導体装置の製造方法で
   あって、基板上に感光しない第１膜を形成し、この上に
   感光する第２膜を形成し、この後、前記第２膜を露光、
   現像して所定部に第１開口を形成し、該第１開口から露
   出した前記第１膜をエッチングして前記第１開口より開
   口径の大きな第２開口を形成し、この後、前記第１開口
   及び第２開口内に金属膜を堆積して導体膜を形成するこ
   とを特徴とする半導体装置の製造方法。 ２、前記第１膜は、組成がその下の層間絶縁膜と異り、
   前記第１膜のエッチング時に前記層間絶縁膜がエッチン
   グされないことを特徴とする特許請求の範囲第１項記載
   の半導体装置の製造方法。 ３、前記第１膜は、塗布膜であることを特徴とする特許
   請求の範囲第１項記載の半導体装置の製造方法。 ４、前記第１膜は、有機膜であることを特徴とする特許
   請求の範囲第１項記載の半導体装置の製造方法。 ５、前記第１膜は、レジストのポリマーからなることを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造方法。 ６、前記第２膜は、ネガレジスト膜であることを特徴と
   する特許請求の範囲第１項記載の半導体装置の製造方法
   。 ７、前記第１及び第２開口内に堆積された導体膜は、基
   板上のバンプ電極となることを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。