JPS63308676A - 木構造を用いたフロアプラン処理方式 - Google Patents

木構造を用いたフロアプラン処理方式

Info

Publication number
JPS63308676A
JPS63308676A JP62144300A JP14430087A JPS63308676A JP S63308676 A JPS63308676 A JP S63308676A JP 62144300 A JP62144300 A JP 62144300A JP 14430087 A JP14430087 A JP 14430087A JP S63308676 A JPS63308676 A JP S63308676A
Authority
JP
Japan
Prior art keywords
blocks
block
tree structure
sets
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62144300A
Other languages
English (en)
Inventor
Hideki Mito
三渡 秀樹
Masanobu Umeda
梅田 政信
Kaoru Kawamura
薫 河村
Hiroshi Shiraishi
白石 博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62144300A priority Critical patent/JPS63308676A/ja
Publication of JPS63308676A publication Critical patent/JPS63308676A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 与えられたブロック間の結線関係を基に、各枝の分岐点
がブロックの集合を表わす多分木を構成し、その木構造
の各階層を上から下へ順次並列に処理することにより、
ブロック間の結線関係を可及的に反映したフロアプラン
を高速に行う。
〔産業上の利用分野〕
本発明は、木構造を用いたフロアプラン処理方式に関す
る。
大規模集積回路ではチップ上に多数の回路が搭載される
が、どの回路をどの位置へ配設するかの決定がフロアプ
ランであり、これは回路全体を機能別に纏めて複数個の
ブロックに区分し、該ブロックを単位として配設位置を
決定する。
〔従来の技術〕
従来のフロアプランでは、与えられたそれぞれの機能ブ
ロックのLSIチップ上での位置を、ブロック間の結線
関係により決定する。フロアプランを行う従来の手法と
しては、スライシングによる手法がある。これは第14
図に示すように、与えられたブロックの集合を二つの集
合1.2に分け、さらにそれぞれの集合を3と4.5と
6の二つに分割しという二分割を進めることによってフ
ロアプランを行う手法である。この時の分割の様子は第
15図に示すような二分木を用いて表すことができる。
この木の根Rはチップ、中間点(ノード)1.2. ・
・・・・・はブロックの集合、先端(葉)?、8,9.
・・・・・・はブロック(回路を機能的に纏めたもの)
に相当する。
〔発明が解決しようとする問題点〕
上述したスライシング手法による従来のフロアプランで
は、二分木のような簡単な構造にデータを当てはめるこ
とにより、処理の高速化を図ることができる反面、構造
を簡単化するためにブロック間の結線関係を必ずしも反
映するとは限らないという欠点がある。
本発明はこの点を改善しようとするものである。
〔問題点を解決するための手段〕
本発明では、ブロック間の結線関係をできるだけ反映す
るために、ブロックの集合を2つ以上5つ以下に分割す
るという操作を繰り返し、2つ以上の分岐を許した木構
造にデータを割当てることを最初に行う。そして、次に
木構造の各階層にある分岐点に相当するデータをそれぞ
れ並列に処理することにより、高速化を図る。
第1図で説明すると、まず最初に、与えられたブロック
の集合を、ブロック間の結線関係を基に図示のような木
構造に割り当てる。この時、技の分岐は2以上5以下に
限定する。根はチップに相当し、葉はそれぞれブロック
に相当し、そして各分岐点はブロックの集合を表す、こ
\ではチップはまずブロックの集合1,2.3に3分割
される。
次にこの木の各階層にある分岐点に相当するブロックの
集合を、それぞれ並列計算機の各プロセッサに割り当て
て並列に処理する。こ\ではブロックの集合1はブロッ
クの集合4.5.’6に、ブロックの集合3はブロック
の集合7.8に、・・・・・・それぞれ区分される。あ
る階層ですべてのブロックの集合の処理が終ると、次に
そのすぐ下の階層のブロックの各集合をそれぞれプロセ
ッサに割り当てて同様に処理を行う、このようにして各
階層毎に並列に処理を行い、木の葉であるブロックA。
D、 E、・・・・・・まで階層を下っていき、フロア
プランを行う、この時、各プロセッサは自分が担当して
いるブロックの集合間の結線関係及び、自分が担当して
いるブロックの集合と他のプロセッサが担当しているブ
ロックの集合との結線関係を知っており、これらの結線
関係を基に自分の担当するブロックの位置を決定する。
〔作用〕
以上のような木構造を基に、並列処理を行なうと、ブロ
ック相互の結線関係を可及的に反映したフロアプランの
高速処理を行なうことができる。
〔実施例〕
第2図に、与えられるブロックのデータの例を示す、こ
れを元に木構造を構成した例が第3図である。この時、
各点1,2.・・・・・・、7はブロックの集合を表し
、葉のA、B、・・・・・・、Pはブロックである。各
ブロック集合に含まれる要素であるブロックは、枝をた
どることにより判る。また、これら集合間の結線関係は
第2図より判るが、特に示すと第4図のようになる。即
ち、ブロックの集合1はブロックA、D、E、Fからな
り、ブロックの集合2はブロックG、Bとブロックの集
合4からなり、該ブロックの集合4はブロックH,K。
Lからなる。またブロックの集合3はブロックの集合5
.6からなり、ブロックの集合6はブロックC,I、M
からなり、ブロックの集合5はブロックO,Pとブロッ
クの集合7からなり、該集合7はブロックJ、Nからな
る。なおこれらのブロックの集合に対しては、他の纏め
方もある0以上までが、与えられたデータより、木構造
とブロックの位置決定に必要なデータを作成する過程を
示している。
次に第5図にブロック及び、ブロックの集合の位置を決
定する過程の例を示す、まず最初に、1つのプロセッサ
により結線関係を元にブロックの集合1.2.3の位置
関係を決定する。次に第3図に示す°ような階層lにあ
るブロックの集合1゜2.3をそれぞれプロセッサに割
り当て、合計3個のプロセッサを用いて同時に処理を行
う。集合■においては、ブロックA、D、E、Fの位置
を結線関係を元に決定する。この時、ブロックAが集合
2.3と結線関係があることをプロセッサは知っていて
、Aは図に示すような位置に置かれる。
集合2においてはブロックB、Gとブロックの集合4が
、また集合3においてはブロックの集合5゜6が同様に
処理される。さらに階Jii2においてブロックの集合
4.5.6がそれぞれのプロセッサにおいて処理され、
次の階層3においてブロックの集合7が処理されて、最
終結果であるフロアプランが得られる。
第6図に木構造を作成する要領を示す。これはブロック
と線のそれぞれについて重みを求める処理とこの重みを
基にブロックの集合を作成する処理からなり、各処理の
詳細を第7図と第8図に示す。また、ブロック集合の位
置決定要領を第9図に示す。
第10図にブロック形状データを示す、ブロック形状デ
ータは、各ブロック毎に当該ブロックの面積と縦横比を
示している。また第11図に結線データを示す。これは
各結線1.2.・・・・・・n毎に、接続するブロック
の数1+、・・・・・・と接続ブロック番号11.12
.・・・・・・121.・・・・・・を示している。
また第12図にブロック接続関係データを示し、これは
各ブロック1,2.・・・・・・n毎に接続相手のブロ
ック番号11.12.・・・・・・1n1、その結線名
11.12.・・・・・・1n1、及び接続相手のブロ
ック数nl、・・・・・・を示している。第13図はブ
ロック集合データで、これは各ブロック集合毎に、その
要素名11,12.・・・・・・1e1.・・・・・・
とその要素数el、・・・・・・を示している。これら
のブロックデータを基に第3図の木構造を作り、第5図
のブロック集合及びブロックの配置を行なうことができ
る0例えばブロック集合1の面積は、このブロック集合
に含まれるブロックA、D、E、Fの面積の和として求
めることができ、チップ上の位置(本例では左上)は他
のブロック集合2.3に含まれるブロックとの接続関係
により決めることができる。
〔発明の効果〕
以上述べたように本発明によれば、二つ以上の分岐を許
した本構造を用いて各ブロックの位置を決定することに
より、ブロック間の結線関係を可及的に反映することが
でき、また、木構造の各階層にある点で表されたブロッ
クの集合をそれぞれ並列に処理することにより、処理の
高速化を図ることができる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図はブロック間の結線関係の説明図、第3図は第2
図のデータの木構造を示す図、第4図は第2図のブロッ
クの集合間の結線関係を示す図、 第5図は位置決定過程の説明図、 第6図は木構造の作成法を示すフローチャート、第7図
はブロックと線の重みの求め方を示すフローチャート、 第8図はブロックの集合の求め方を示すフローチャート
、 第9図はブロック集合の位置決定方法を示すフローチャ
ート、 第10図はブロック形状データの説明図、第11図は結
線データの説明図、 第12図はブロック接続関係の説明図、第13図はブロ
ック集合データの説明図、第14図は従来のフロアプラ
ンの説明図、第15図は従来の二分木の構造図である。

Claims (1)

    【特許請求の範囲】
  1. 与えられたブロック(A、D、E、・・・・・・)間の
    結線関係を基に、各枝の分岐点がブロックの集合を表わ
    す多分木を構成し、各分岐点のブロックの集合(1、2
    、3、・・・・・・)を各階層でそれぞれ並列に処理し
    、これを多分木の根から葉側へ順に処理してフロアプラ
    ンを行うことを特徴とする木構造を用いたフロアプラン
    処理方式。
JP62144300A 1987-06-10 1987-06-10 木構造を用いたフロアプラン処理方式 Pending JPS63308676A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62144300A JPS63308676A (ja) 1987-06-10 1987-06-10 木構造を用いたフロアプラン処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62144300A JPS63308676A (ja) 1987-06-10 1987-06-10 木構造を用いたフロアプラン処理方式

Publications (1)

Publication Number Publication Date
JPS63308676A true JPS63308676A (ja) 1988-12-16

Family

ID=15358866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62144300A Pending JPS63308676A (ja) 1987-06-10 1987-06-10 木構造を用いたフロアプラン処理方式

Country Status (1)

Country Link
JP (1) JPS63308676A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414244A (ja) * 1990-05-07 1992-01-20 Agency Of Ind Science & Technol 回路レイアウト方法およびシステム
JPH07105264A (ja) * 1993-10-07 1995-04-21 Nec Corp グループデータ格納方法
US6463575B1 (en) 1999-07-06 2002-10-08 Mitsubishi Denki Kabushiki Kaisha Cell-layout method in integrated circuit devices
US6938232B2 (en) 2002-06-05 2005-08-30 Renesas Technology Corp. Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks
JP2010140474A (ja) * 2008-12-09 2010-06-24 Internatl Business Mach Corp <Ibm> 集積回路(ic)のレイアウト図および配線図を作り出すシステムならびにフラット配置済みレイアウトを作り出すための方法およびコンピュータ・プログラム製品(カスタム・マクロの高速ルーティング)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414244A (ja) * 1990-05-07 1992-01-20 Agency Of Ind Science & Technol 回路レイアウト方法およびシステム
JPH07105264A (ja) * 1993-10-07 1995-04-21 Nec Corp グループデータ格納方法
US6463575B1 (en) 1999-07-06 2002-10-08 Mitsubishi Denki Kabushiki Kaisha Cell-layout method in integrated circuit devices
US6938232B2 (en) 2002-06-05 2005-08-30 Renesas Technology Corp. Floorplanning apparatus deciding floor plan using logic seeds associated with hierarchical blocks
JP2010140474A (ja) * 2008-12-09 2010-06-24 Internatl Business Mach Corp <Ibm> 集積回路(ic)のレイアウト図および配線図を作り出すシステムならびにフラット配置済みレイアウトを作り出すための方法およびコンピュータ・プログラム製品(カスタム・マクロの高速ルーティング)

Similar Documents

Publication Publication Date Title
Staepelaere et al. SURF: Rubber-band routing system for multichip modules
Kuh et al. Recent advances in VLSI layout
JPS63225869A (ja) 配線経路探索方式
CN102637217B (zh) 基于云计算平台的大规模集成电路布线系统
CN1963827A (zh) 基于多步长迷宫算法的模拟集成电路自动布线方法
CN115563927B (zh) 一种gpu加速构建最小直角斯坦纳树的芯片布线方法
JPS63308676A (ja) 木構造を用いたフロアプラン処理方式
CN115438611A (zh) 模块间构建时序图的方法、系统、设备、介质
CN113836858A (zh) 芯片布局方法
US5631842A (en) Parallel approach to chip wiring
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
JP2523702B2 (ja) 半導体集積回路の自動配線方法
JPH0645446A (ja) 配置配線方法
JP2687699B2 (ja) 集積回路の並列配線処理方法
JP3512531B2 (ja) 半導体集積回路の内部配線方法及び装置
JP3251792B2 (ja) 回路ネットワーク分割方法
Zapletina Solving the FPGA Routing Problem Using the Model of an Extended Mixed Routing Graph
JP2536640B2 (ja) 配線処理方式
Breuer et al. A methodology for custom VLSI layout
JP2967796B2 (ja) 半導体集積回路のレイアウト設計方法
CN121072324A (zh) 一种复合型数据流应用的高层次综合功耗预测方法及系统
JP2652968B2 (ja) 自動配線方式
JPS6065377A (ja) 2次元相関係数の並列処理方法
Sagar et al. SPHIR-a system for parallel hierarchical routing
Yoshiyuki Solving traveling salesman problem by real space renormalization technique