JPS6331132B2 - - Google Patents
Info
- Publication number
- JPS6331132B2 JPS6331132B2 JP12451980A JP12451980A JPS6331132B2 JP S6331132 B2 JPS6331132 B2 JP S6331132B2 JP 12451980 A JP12451980 A JP 12451980A JP 12451980 A JP12451980 A JP 12451980A JP S6331132 B2 JPS6331132 B2 JP S6331132B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- differential amplifier
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は帯域制限を行つたAM変調波の検波方
式に関するものである。
式に関するものである。
第１図は従来の検波方式を示すブロツク図で同
図において１は帯域フイルタ、２は増幅器、３は
整流回路、４はシミユトトリガ回路である。
図において１は帯域フイルタ、２は増幅器、３は
整流回路、４はシミユトトリガ回路である。
以下上記構成の動作について第２図イ，ロ，ハ
を参照して説明する。第２図イはAM変調波を包
絡線で示したものでこの信号が１の帯域フイルタ
で帯域制限を受けた後増幅器２で増幅され３の整
流回路で整流された信号を第２図ロで示す。
を参照して説明する。第２図イはAM変調波を包
絡線で示したものでこの信号が１の帯域フイルタ
で帯域制限を受けた後増幅器２で増幅され３の整
流回路で整流された信号を第２図ロで示す。
第２図ａ，ｂはAM変調波の入力レベルが異つ
ている場合の二つの整流信号を示す。第２図ハは
第２図ロの二つの整流信号を４のシユミツトトリ
ガ回路により波形整形した信号を示し矢印はAM
変調波の入力レベルが異つている場合の信号の立
ち上り立ち下りのタイミングを示す。第２図ロで
示すようにAM変調波を帯域制限することにより
信号の立ち上り立ち下りに遅延時間が生じる。
ている場合の二つの整流信号を示す。第２図ハは
第２図ロの二つの整流信号を４のシユミツトトリ
ガ回路により波形整形した信号を示し矢印はAM
変調波の入力レベルが異つている場合の信号の立
ち上り立ち下りのタイミングを示す。第２図ロで
示すようにAM変調波を帯域制限することにより
信号の立ち上り立ち下りに遅延時間が生じる。
従つて信号レベルの異つたAM変調波の場合に
は第２図ハで示すように検波信号の立ち上り立ち
下りタイミングがずれるといつた欠点があつた。
は第２図ハで示すように検波信号の立ち上り立ち
下りタイミングがずれるといつた欠点があつた。
本発明は上記欠点を除去しAM変調波のレベル
変動の影響を受けない正常な検波信号を得ること
を目的とするものである。
変動の影響を受けない正常な検波信号を得ること
を目的とするものである。
第３図は本発明の実施例であつて第１図と同一
要素には同一番号を付す。同図において５は微分
回路、６は整流回路、７は固定バイアス電源、８
は加算回路、９は差動増幅器である。
要素には同一番号を付す。同図において５は微分
回路、６は整流回路、７は固定バイアス電源、８
は加算回路、９は差動増幅器である。
以下上記構成の動作について第４図イ，ロ，
ハ，ニ，ホを参照して説明する。
ハ，ニ，ホを参照して説明する。
第４図イは整流回路３の出力信号でａ，ｂは二
つのレベルの異なつた信号を示す。整流回路３の
出力信号は微分回路５および差動増幅器９に入力
される。
つのレベルの異なつた信号を示す。整流回路３の
出力信号は微分回路５および差動増幅器９に入力
される。
微分回路５の出力信号（第４図ロは整流回路６
を介して加算回路８の入力に印加される。また固
定バイアス電源７から常時一定の電流が加算回路
のもう一つの入力に印加されその波形を第４図ハ
に示す。
を介して加算回路８の入力に印加される。また固
定バイアス電源７から常時一定の電流が加算回路
のもう一つの入力に印加されその波形を第４図ハ
に示す。
固定バイアス電圧は第４図ハの一点鎖線で示
す。加算回路８の出力と整流回路３の信号を差動
増幅器９に印加し合成した信号を第４図ニに示
す。
す。加算回路８の出力と整流回路３の信号を差動
増幅器９に印加し合成した信号を第４図ニに示
す。
第４図ホは差動増幅器９の出力を示す。第４図
ハの一点鎖線で示す固定バイアス電圧と点線で示
すスライスレベルの値を適当に設定することによ
り第４図ホのごとく信号のレベル変動の影響を受
けない検波信号を得ることができる。
ハの一点鎖線で示す固定バイアス電圧と点線で示
すスライスレベルの値を適当に設定することによ
り第４図ホのごとく信号のレベル変動の影響を受
けない検波信号を得ることができる。
以上説明したように本発明によれば入力信号に
レベル変動が生じても位相歪のない正常な検波信
号を得ることができる。
レベル変動が生じても位相歪のない正常な検波信
号を得ることができる。
第１図は従来の検波方式を示すブロツク図、第
２図イ〜ハは第１図の各部の波形を示す図、第３
図は本発明に係る検波方式の一実施例を示すブロ
ツク図、第４図イ〜ホは第３図の各部の波形を示
す図であつて図中１は帯域フイルタ、２は増幅
器、３は整流回路、４はシユミツトトリガ回路、
５は微分回路、６は整流回路、７は固定バイアス
電源、８は加減回路、９は差動増幅器である。
２図イ〜ハは第１図の各部の波形を示す図、第３
図は本発明に係る検波方式の一実施例を示すブロ
ツク図、第４図イ〜ホは第３図の各部の波形を示
す図であつて図中１は帯域フイルタ、２は増幅
器、３は整流回路、４はシユミツトトリガ回路、
５は微分回路、６は整流回路、７は固定バイアス
電源、８は加減回路、９は差動増幅器である。
Claims (1)
- １ ベースバンド信号によりAM変調し、帯域制
限された信号を検波するAM検波方式において、
被変調波を整流し、該整流出力を差動増幅器の一
端に接続し、前記整流出力を微分回路に接続し該
微分回路出力を整流し、かつその整流出力と固定
バイアス電源とを加算回路に接続し、加算回路出
力を前記差動増幅器の他端に接続し、その差動増
幅器出力を得ることを特徴とするAM検波方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12451980A JPS5750156A (en) | 1980-09-10 | 1980-09-10 | Am detection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12451980A JPS5750156A (en) | 1980-09-10 | 1980-09-10 | Am detection system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750156A JPS5750156A (en) | 1982-03-24 |
| JPS6331132B2 true JPS6331132B2 (ja) | 1988-06-22 |
Family
ID=14887482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12451980A Granted JPS5750156A (en) | 1980-09-10 | 1980-09-10 | Am detection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750156A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01149646A (ja) * | 1987-12-07 | 1989-06-12 | Nec Corp | レベル変動補正機能付検波回路 |
| JP4884502B2 (ja) * | 2009-06-04 | 2012-02-29 | 三菱電機株式会社 | 車載機器遠隔制御システムおよび車載機器遠隔制御方法 |
-
1980
- 1980-09-10 JP JP12451980A patent/JPS5750156A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750156A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1530053A (en) | Data receiver | |
| JPS63125472U (ja) | ||
| JPS60127852A (ja) | リモコン受信機 | |
| JPS583651U (ja) | ト−ン信号検出回路 | |
| JPS583683U (ja) | ト−ン信号検出回路 | |
| JPS5868747U (ja) | Ａｍ妨害波検出回路 | |
| JPS6280451U (ja) | ||
| JPS5826251U (ja) | パルスコ−ド変調信号復調回路 | |
| JPS5888458U (ja) | 受信回路の雑音一定化回路 | |
| JPS6093336U (ja) | Ｆｍマルチパス除去回路 | |
| JPS5999850A (ja) | 復調回路 | |
| JPS6363205A (ja) | 包絡線検出回路 | |
| JPS6230556B2 (ja) | ||
| JPS5873684U (ja) | カラ−信号増幅器 | |
| JPS6088672U (ja) | デジタル自動色飽和度制御回路 | |
| JPS61280724A (ja) | 電力線搬送装置の受信部 | |
| JPS5837278U (ja) | テレビジヨン画面判別装置 | |
| JPS5864135U (ja) | 掃引受信機 | |
| JPS5866771U (ja) | 音声検波回路 | |
| JPH0316307A (ja) | 自動利得制御回路 | |
| JPS6114583U (ja) | 二次ビ−トキヤンセル回路 | |
| JPS57123756A (en) | Demodulating circuit | |
| JPS63161441U (ja) | ||
| JPH05175797A (ja) | パルス検出装置 | |
| JPS59108376U (ja) | テレビジヨン受像機 |