JPS6333782A - グラフイツク・デイスプレイの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、表示画面に文字、図形等を表示するラスジ
スキャン形のグラフィック・ディスプレイの制御装置、
特にその文字描画方式に関するものである。

〔従来の技術〕

第２図は従来のグラフィック・ディスプレイ装置のフォ
ント制御部の構成を示す図であり、図において（１）は
主制御部、（２）はフォント・アドレス・カウンタ、（
３）はフォント・アドレスレジスタ、（４）はフォント
データが格納されているフォント・ＲＯＭ、（５）はフ
ォント・ＲＯＭ　（４）から読み出された数ビットから
所定の１ビツトを選択するセレクタ、（６）は展開ドツ
ト、（７）は展開ドツト（６）とフォント情報のＡＮＤ
をとって、後述の画面メモリに書き込むデータを性成す
るＡＮＤ　＠路、（８）は画面メモリ・Ｘ側アドレス、
（９）は画面メモリ・Ｘ側アドレス、（１０）はＸ側ア
ドレス（８）とＸ側アドレス（９）から、１対１に対応
する物理アドレスを生成する画面メモリ・アドレス制御
部、（Ｎ）は画面メモリである。

次に動作ｌこついて説明する。説明の都合上、フォント
は１６Ｘ１６ドツト構成の場合を例に説明する。主制御
部（１）はフォント・ＲＯＭ　（４）に対し描画する文
字のフォントデータが格納されている先頭アドレスを出
力し、同時にドツトの展開を展開ドツト（６）を１”に
することにより指示する。フォント・アドレス・レジス
タ（３）は、例えば８ビツトで構成されており、上位４
ビツトがフォント・ＲＯＭ（４）に対して与えられ、こ
れＥこより１６ビツトのフォントデータがセレクタ（５
）のデータ入力となる。またフォント・アドレス・レジ
スタ（６）の下位４ビツトはセレクタ（５）のセレクト
信号となり、１６ビツトの中から１ビツトのフォントデ
ータがセレクトされる。モしてＩＪＤ回路（７）で、こ
れと展開ドツト（６）とのＡＮＤがとられ、これが画面
メモ！Ｊ（１１）への書き込みデータとなる。一方、フ
ォント・アドレス・カウンタ（２）では、フォント・ア
ドレス・レジスタ（３）の出力であるフォントアドレス
と展開ドツト（６）の１”が加算され、次のドツト展開
の指示があった時に、フォント・アドレス・レジスタ（
３）にセットする。

すなわち、アドレス・カウンタ（２）の内容は初期値は
０″である。これは１文字毎Ｉこリセットされる。展開
ドツト（６）は１ドツトずつ出力される。最初の１６ビ
ツトはフォント・アドレス・レジスタ（３）の上位４ビ
ツトは′″００００″である。この１６ドツト（１行分
）のうちのどのドツトをセレクトするかをフォント・ア
ドレス・レジスタ（３）の下位４ビツトで制御する。ま
た、主制御部（１）力）らフォント・ＲＯＭ　（４）へ
は、描画したい文字の先頭アドレスのみが出力される。

これらのことを図示すると、第６図ないし第５図のよう
になる。第３図において、（＆）は先頭アドレスであり
、縦方向すなわち行方向のアドレスはフォント・アドレ
ス・レジスタ（３）の上位４ビツトで定められる。そし
て、これによって定められた１６ビツトのフォントデー
タ（４ａ）がフォント・ＲＯＭ　（４）の出力としてセ
レクタ（５）に送られる。セレクタ（５）では、フォン
ト・アドレス・レジスタ（３）の下位４ビツトによって
、１６ビツト（１行分）の中から１ビツトが定められ、
ここでは例えばアドレス″’０１１０’のものがセレク
トされている。そして、ＡＮＤ回路（７）で、これと展
開ドツト（６）とのＡＮＤがとられ、これが画面メモリ
（１１）への書き込みデータとなる。また第４図は、こ
れらの動作の一例を示すタイミングチャート図である。

展開ドツト（６）の出力のパルスの立ち上がりが、フォ
ント・アドレス・レジスタ（３）のセットのタイミング
、立ち下がりが、フォント・アドレス・カウンタ（２）
のカウントアツプのタイミングになっている。そして、
ＡＮＤ回路（７）の出力の２つのパルスはその下に示し
た時間軸を縮小したものの、１３”を相癌する４ビツト
の３ビツト目、４ビツト目に轟たる。また、第５図には
１６ドツト・文字フォント・データの一例を示した。

第２図に戻って画面メモ！Ｊ　（１１）に画面メモリ書
き込みデータを書き込む際の画面メモリアドレスは、主
制御部（１）より１ドツト展開のたびに、画面メモリ・
Ｘ側アドレス（８）と画面メモリ・Ｘ側アドレス（９）
が出力され、画面メモリ・アドレス制御部（１０）で画
面メモリの物理アドレスを生成する。このアドレスによ
り、画面メモリ（１１）に所定のドツトの書き込みを行
う。

〔発明が解決しようとする問題点〕

従来のデイスプレィの制御装置は以上のように構成され
ているので、主制御部は画面メモリ・アドレスを１ドツ
ト展開毎に生成しなければならず、１文字を書くために
、１６×１６回のアドレスを生成することが必要で、主
制御部の負荷が重く、処理が遅くなり、主制御部以降の
回路を待たせる等の問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、主制御部が画面メモリ・アドレスを生成する
負荷を軽減することにより、処理速度を高めた制御装置
を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るグラフィック・ディスプレイの制御装置
は、従来のものに文字を描画する時専用の、画面メモリ
のＸ側アドレスとＸ側アドレスを制御する画面メモリ・
アドレス制御回路を付加したものである。

〔作用〕

字に対して１回だけ、画面メモリのＸ側アドレス、Ｘ側
アドレスの出力を行い、フォントの１ドツト展開毎の画
面メモリのＸ側アドレスおよびＸ側アドレスは、付加し
た文字描画専用の画面メモリ・アドレス制御回路が生成
する。

〔実施例〕

以下この発明の一実施例を図について説明する。

第１図において、（１）〜（１１）は第２図に示した従
来の制御装置と同一またはこれに相当する部分である。

（＋００）は付加された画面メモリ・アドレス制御回路
であり、（’２）は画面メモリの第１のＸ側アドレスセ
レクタ、（ｔａ）は１”加算回路、（１４）は１６”減
算回路、（１５）は画面メモリの第２のＸ側アドレスセ
レクタ、（１６）は画面メモリの第１のＸ側アドレスセ
レクタ、（１７）は”１″加算回路、（１８）は画面メ
モリの第２のＸ側アドレスセレクタ、（１９）はＸ側ア
ドレスレジスタ、（２０）はＸ側アドレスレジスタであ
る。

次に動作について説明する。第２図ないし第５図に示し
た従来の制御装置と同様に、主制御部（１）はフォント
・ＲＯＭ（４）に対して描画する文字のフォントデータ
が格納されている先頭アドレスを出力し、同時にドツト
の展開を展開ドツト（６）を′１″にすることにより指
示する。フォント・アドレス・レジスタ（３）は８ビツ
トで構成されており、上位４ビツトがフォント・ＲＯＭ
　（４）に対して出力され、１６ビツトのフォントデー
タがセレクタ（５）のデータ入力となる。また、フォン
ト・アドレス・レジスタ（６）の下位４ビツトはセレク
タ（５）のセレクト信号となり、１６ビツトの中から１
ビツトのフォントデータがセレクトされる。そしてＡＮ
Ｄ回路（７）でこれと展開ドツト（６）とのＡＮＤがと
られ、これが画面メモリ（１１）の書き込みデータとな
る。一方フォント・アドレス・カウンタ（２）では、フ
ォント・アドレス・レジスタ（３）の出力であるフォン
トアドレスと展開ドツト（６）のＩＩ、ＩＩが加算され
、次のドツト展開の指示があった時、フォント・アドレ
ス・レジスタ（６）にセットする。

画面メモＩＪ（１１）に画面メモリ書き込みデータを書
き込む際の画面メモリアドレスは、主制御部（１）から
は１文字の最初のドツト展開時に１回、画面メモリ・Ｘ
側アドレス（８）、画面メモリ・Ｘ側アドレス（９）が
出力され、この時第１のＸ側アドレスセレクタ（１２）
、第１のＸ側アドレスセレクタ（１６）でそれぞれＸ側
アドレス（８）、Ｘ側アドレス（９）が入力端子Ｂ側を
セレクトする。第１のＸｌｌ１右よぴＸ側アドレスセレ
クタ（１２）、（１６）で入力端子Ｂ側がセレクトされ
るのは、最初の１ドツト目の描画時だけで、通常は入力
端子Ａ側がセレクトされる。第１のＸ側およびＹ＠アド
レスセレクタ（１２）、（１６）でセレクトされたＸ側
詔よびＸ側アドレス（８）、（９）は、画面メモリ・ア
ドレス制御部（１０）で画面メモリの物理アドレスを生
成し、１ドツト目のデータを省き込む。２ドツ［・目以
降の描画については、画面メモリ書き込みデータは上記
と同様である。一方、画面メモリ書き込みアドレスの生
成は、２ドツト目はＸ側アドレスレジスタ（１９）に画
面メモリ・Ｘ＠アドレス（８）が予め格納されており、
この出力が”１″加算回路（１６）および”１６”減算
回路（１４）を介してそれぞれ第２のＸ側アドレスセレ
クタ（１５）のデータ人力Ａ、Ｂとなる。また、Ｘ側ア
ドレスレジスタ（２０）にＸ側アドレス（９）が予め格
納されており、この出力が直接、第２のＸ側アドレスセ
レクタ（１８）のデータ入力人となり、また′１”加算
回路（１７）を介して、データ人力Ｂとなる。第２のＸ
側およびＸ側アドレスセレクタ（１５）、（１１３：）
は、フォント・アドレス・カウンタ（２）において１６
カウントされる毎に入力端子Ｂ側をセレクトし、通常は
入力端子のＡ側がセレクトされるように制御されている
。従って、２ドツト目では入力端子のＡ側がセレクトさ
れるので、Ｘ側アドレス（８）は”１″加算され、Ｘ側
アドレス（９）はそのままの値でそれぞれ第１のＸ側ア
°ドレスセレクタ（１２）　、第１のＸ側アドレスセレ
クタ（１６）を介して画面メモリ・アドレス制御部（１
０）の入力となる。そしてここで、２ドツト目の画面メ
モリの物理アドレスを生成し、２ドツト目を画面メモリ
（Ｎ）へ書き込む。１６ドツトまでは上記のようにＸ側
のアドレスが″＋、ｎ加算されて描画される。１６ドン
ト描画を終了すると、第２のＸ側およびＸ側アドレスセ
レクタ（１Ｓ）、（１ａ）は入力端子のＢ側をセレクト
する。従って、１７ドツト目のＸ側アドレス（８）は１
ドツト目と同じになり、また、Ｘ側アドレス（９）は″
１″加算される。

以下６２ドツト目までは再びＸ側アドレス（８）が１ド
ツト毎に”１”加算され、Ｘ側アドレス（９）は保持さ
れる。３３ドツト目以降は、１７ドツト目から３２ドツ
ト目までの画面アドレス生成の動作を１４回くり返し実
行し、１６ｘ１６ドツト１文字分の画面メモリ書き込み
データが、画面メモリ（１１）にすべて書き込まれる。

１文字分のデータを書き終えると、次の文字あるいは図
形の開始アドレスは、主制御部（１）力）らのＸ側アド
レス（８）およびＸ側アドレス（９）が直接送られて、
第１のＸ側アドレスセレクタ（１２）および第１のＸ側
アドレスセレクタ（１６）において入力端子のＢ側をセ
レクトするように制御される。

なお、上記実施例では１６ｘ１６ドツトフオントの場合
を示したが、フォントのドツト数はこれに限られるもの
ではなく、何ドツトのものでもよい。

また画面メモリには１ドツトづつ書き込む場合を示した
が、これはフォント・ＲＯＭから数ドツトずつ読み出し
、展開ドツト数、アドレスのカウント数、を数ドツト単
位に変更することにより、書き込みデータを複数ドツト
とすることが可能であり、上記実施例と同様の効果を奏
する。

〔発明の効果〕

以上のように、この発明によれば、画面メモリのＸ側ア
ドレス、Ｘ側アドレスを主制御部によって制御するので
はなく、専用の画面メモリ・アドレス制御回路を付加し
て、これによって制御するように構成したので、主制御
部が従来１６ｘ１６回の画面メモリのＸ側アドレス、Ｘ
側アドレスを生成していたが、１文字の最初の１回だけ
の生成でよく、従って主制御部の負荷が軽減され、これ
によってフォント描画の処理速度を高めるという効果が
得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるグラフィック・ディ
スプレイのフォント制御部を示す構成図、第２図は従来
のグラフィック・ディスプレイのフォント制御部を示す
構成図、第３図ないし第５図は第１図および第２図の制
御部の動作を説明するための共通の動作説明図である。 図において、（１）は主１１ｔｌＪ　御部、（２）はフ
ォント・アドレス・カウンタ、（３）はフォント・アド
レス・レジスタ、（４）はフォント・ＲＯＭ、（５）は
セレクタ、（６）は展開ドツト、（７）はＡＮＤ回路、
（８）は画面メモリ・Ｘ側アドレス、（９）は画面メモ
リ・Ｘ側アドレス、（１０）は画面メモリ・アドレス制
御部、（１１）は画面メモリ、（１２）は第１のＸ側ア
ドレスセレクタ、（１５）は”１”加算回路、（１４）
は″”１６’減算回路、（１５）は第２のＸ側アドレス
セレクタ、（１６）？［１のＸ側アドレスセレクタ、（
１７）は１１″加算回路、（１８）は第２のＸ側アドレ
スセレクタ、（１９）ハＸ側アドレスレジスタ、（２０
）はＸ側アドレスレジスタ。 なお、図中、同一符号は同一、又は相当部分を代理人　
　曽　我　道　照、野パ（： ・１八ｒ） 昂１図

Claims (1)

【特許請求の範囲】
1. 表示画面に文字、図形等を表示するグラフィック・ディ
   スプレイの制御装置であって、それぞれ主制御部と画面
   メモリとの間に接続された、表示文字１文字の１ドット
   毎にアドレスが１づつ加算され、１文字の１行分のドッ
   ト数に達するともとに戻りこれを繰り返すＸ側アドレス
   を発生するＸ側アドレス制御部、上記表示文字１文字の
   １行毎にアドレスが１づつ加算されるＹ側アドレスを発
   生するＹ側アドレス制御部からなる、文字描画専用の画
   面メモリ・アドレス制御回路を設け、上記主制御部が上
   記Ｘ側アドレス制御部およびＹ側アドレス制御部に、各
   表示文字の最初のドット展開時のみアドレス信号を供給
   することを特徴とするグラフィック・ディスプレイの制
   御装置。