JPS6334312Y2 - - Google Patents
Info
- Publication number
- JPS6334312Y2 JPS6334312Y2 JP5448282U JP5448282U JPS6334312Y2 JP S6334312 Y2 JPS6334312 Y2 JP S6334312Y2 JP 5448282 U JP5448282 U JP 5448282U JP 5448282 U JP5448282 U JP 5448282U JP S6334312 Y2 JPS6334312 Y2 JP S6334312Y2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- pattern
- circuit board
- independent pattern
- shelf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002184 metal Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Landscapes
- Packaging Frangible Articles (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Elimination Of Static Electricity (AREA)
Description
【考案の詳細な説明】
本考案は電気回路部品を塔載するプリント基板
を装着した電子機器用シエルフに関するものであ
る。
を装着した電子機器用シエルフに関するものであ
る。
最近のコンピユータ機器や各種コントロール機
器では、大規模集積回路であるLSIや、メモリ−
ICなどが数多くプリント基板上に配置されたり、
プリント基板上の導箔パターン等も高集積化され
てきている。
器では、大規模集積回路であるLSIや、メモリ−
ICなどが数多くプリント基板上に配置されたり、
プリント基板上の導箔パターン等も高集積化され
てきている。
これら数多くのLSIがIC類は、特に静電気シヨ
ツクに弱く常に破壊され易い環境におかれてい
る。そしてLSIやICが部品の段階では、導電性の
シートで包装したり、組立時には作業者が帯電し
ない様に腕にアースバンドをつけたり、非帯電用
の靴を身につけたりして対処している。
ツクに弱く常に破壊され易い環境におかれてい
る。そしてLSIやICが部品の段階では、導電性の
シートで包装したり、組立時には作業者が帯電し
ない様に腕にアースバンドをつけたり、非帯電用
の靴を身につけたりして対処している。
ところが、プリント基板や機器全体が工場など
でアツセンブリーされ、検査、出荷を経てユーザ
に設置された場合や、それらの機器が運用中の時
などでは静電気シヨツクに対しその保護が難しい
ものとなつている。
でアツセンブリーされ、検査、出荷を経てユーザ
に設置された場合や、それらの機器が運用中の時
などでは静電気シヨツクに対しその保護が難しい
ものとなつている。
一般にこれらの機器の外筐は金属で作られる場
合が多く、外筐をフレームアースとして大地に接
地されているが、これだけでは静電気シヨツクに
対し充分なものとはいえない。
合が多く、外筐をフレームアースとして大地に接
地されているが、これだけでは静電気シヨツクに
対し充分なものとはいえない。
例えば機器に収容されているプリント基板を交
換する場合、サービスマンはこれらを手操作に
て、抜き差しするために人体からの放電が起り易
い。また、メインテナンス上プリント基板上の部
品も操作することも多く同様の問題を起し易い。
換する場合、サービスマンはこれらを手操作に
て、抜き差しするために人体からの放電が起り易
い。また、メインテナンス上プリント基板上の部
品も操作することも多く同様の問題を起し易い。
この静電気放電のエネルギーは特に冬の乾燥期
に大きく、しかも床面が化学繊維等である場合に
激しい。一概には言えないが悪環境では10KVな
いし20KV位の静電気による電位差が周囲に発生
しているとも言われる。
に大きく、しかも床面が化学繊維等である場合に
激しい。一概には言えないが悪環境では10KVな
いし20KV位の静電気による電位差が周囲に発生
しているとも言われる。
そのため工場では20KV以上の試験規格をパス
しないと出荷できない等の規格を設けて、その対
策の目安としている。従つて、これら静電気対策
を施した構造の電子機器シエルフが求められてい
た。
しないと出荷できない等の規格を設けて、その対
策の目安としている。従つて、これら静電気対策
を施した構造の電子機器シエルフが求められてい
た。
本考案は、この様に特に機器の設置後の安全性
を高めるために外来静電気サージによる回路破損
を防止した電子機器用シエルフを提供することを
目的とするものである。
を高めるために外来静電気サージによる回路破損
を防止した電子機器用シエルフを提供することを
目的とするものである。
以下本考案を一実施例により第1図〜第4図の
図面と共に説明する。第1図〜第2図において、
1は電子部品が実装済のプリント基板、2はシエ
ルフの外枠であつて、内側に開口部を有する金属
板で矩形状に形成されている。3はガイドレール
で、上下にそれぞれ対をなす凹溝を形成し前記外
枠2と並行して等間隔に複数組設けられている。
4はプリント板の接続部が挿入される電気回路接
続用のカードエツジコネクタ、5は横フレームで
あつて、2組の前記外枠2に直交して固定された
コの字状溝を有する金属体で構成され通常4本で
シエルフ本体を構成している。6は接続端子で前
記外枠2に一端が電気的に良好な導通が得られる
ようにネジ等により接続され、接続コード7を介
して大地に接地されているものとする。
図面と共に説明する。第1図〜第2図において、
1は電子部品が実装済のプリント基板、2はシエ
ルフの外枠であつて、内側に開口部を有する金属
板で矩形状に形成されている。3はガイドレール
で、上下にそれぞれ対をなす凹溝を形成し前記外
枠2と並行して等間隔に複数組設けられている。
4はプリント板の接続部が挿入される電気回路接
続用のカードエツジコネクタ、5は横フレームで
あつて、2組の前記外枠2に直交して固定された
コの字状溝を有する金属体で構成され通常4本で
シエルフ本体を構成している。6は接続端子で前
記外枠2に一端が電気的に良好な導通が得られる
ようにネジ等により接続され、接続コード7を介
して大地に接地されているものとする。
1aは独立パターンで、前記プリント基板1の
周辺部にプリント基板1の導電箔を利用してプリ
ント基地1の両面に設けられ、その下部において
L字形の延長部分を有している。1bは、プリン
ト基板1上に実装された回路パターン、1cはス
ルホール穴で前記独立パターン1aを同電位に接
続するために設けられ、前記独立パターン1a上
の所要個所(第1図では2個所)に設けられてい
る。
周辺部にプリント基板1の導電箔を利用してプリ
ント基地1の両面に設けられ、その下部において
L字形の延長部分を有している。1bは、プリン
ト基板1上に実装された回路パターン、1cはス
ルホール穴で前記独立パターン1aを同電位に接
続するために設けられ、前記独立パターン1a上
の所要個所(第1図では2個所)に設けられてい
る。
第3図及び第4図において、5aは表面処理用
の塗装膜で、横フレーム5全体に塗装されてい
る。
の塗装膜で、横フレーム5全体に塗装されてい
る。
5bはマスキング部で、前記塗装膜5aの上部
でプリント基地1の独立パターンの下部と狭いエ
アギヤツプを介して対応する位置の塗装を横フレ
ーム5に沿つて除去して形成し、導電面を露出す
ることにより放電を容易にしている。
でプリント基地1の独立パターンの下部と狭いエ
アギヤツプを介して対応する位置の塗装を横フレ
ーム5に沿つて除去して形成し、導電面を露出す
ることにより放電を容易にしている。
上記構成において、プリント基板1をガイドレ
ール3を介してカードエツジコネクタ4に挿入す
ると、独立パターン1aの下部が前記マスキング
部分5bと近接して対向する。この時プリント基
板1の回路部1cと独立パターン1aとの最小間
隔d″(第1の距離)が独立パターン1aの下部と
マスキング部分の間隔d′(第2の距離)に比較し
て十分大きく(上記実施例では5倍)取られてい
るので、例えば人体等に発生し、貯えられた静電
気は、プリント基板1をカードエツジコネクタ4
から抜取り或いは挿入するに際して、前記プリン
ト基板の端部である独立パターンを手等で保持し
て作業を行うことが多いので、1a→5b→6→
7の経路により大地に向け放電放散され、従つて
1a→1bにより流れてLSI等の回路部品を破壊
する心配が無くなる。通常前記d′は0〜3m/m
程度になるので、静電破壊に対する安全度とプリ
ントパターン利用上の効率を考慮してd″の値を決
定すれば良い。なお塗装を除去して構成したマス
キング部5bに代り、ステンレス等防錆効果のあ
る金属片を別個に設けても良いことは当然であ
る。
ール3を介してカードエツジコネクタ4に挿入す
ると、独立パターン1aの下部が前記マスキング
部分5bと近接して対向する。この時プリント基
板1の回路部1cと独立パターン1aとの最小間
隔d″(第1の距離)が独立パターン1aの下部と
マスキング部分の間隔d′(第2の距離)に比較し
て十分大きく(上記実施例では5倍)取られてい
るので、例えば人体等に発生し、貯えられた静電
気は、プリント基板1をカードエツジコネクタ4
から抜取り或いは挿入するに際して、前記プリン
ト基板の端部である独立パターンを手等で保持し
て作業を行うことが多いので、1a→5b→6→
7の経路により大地に向け放電放散され、従つて
1a→1bにより流れてLSI等の回路部品を破壊
する心配が無くなる。通常前記d′は0〜3m/m
程度になるので、静電破壊に対する安全度とプリ
ントパターン利用上の効率を考慮してd″の値を決
定すれば良い。なお塗装を除去して構成したマス
キング部5bに代り、ステンレス等防錆効果のあ
る金属片を別個に設けても良いことは当然であ
る。
以上説明したように本考案によれば、人体等に
貯えられた静電エネルギーをプリント基板の端部
に設けた独立のパターンを介して確実に大地に逃
すように静電通路を設けてあるので、前記静電エ
ネルギーがプリント基板上に設けた回路内に引き
込まれ部品の特性劣化、誤動作、破壊が防止出来
その工業的価値は大である。
貯えられた静電エネルギーをプリント基板の端部
に設けた独立のパターンを介して確実に大地に逃
すように静電通路を設けてあるので、前記静電エ
ネルギーがプリント基板上に設けた回路内に引き
込まれ部品の特性劣化、誤動作、破壊が防止出来
その工業的価値は大である。
第1図は本考案の一実施例による電子機器用シ
エルフの要部の斜視図、第2図は一部を切欠した
全体の同斜視図、第3図は、その要部の詳細な構
成を示す断面図、第4図は第3図のA−A断面図
である。 1……プリント基板、1a……独立パターン、
1c……回路パターン、5……横フレーム、6…
…接続端子、7……接続コード。
エルフの要部の斜視図、第2図は一部を切欠した
全体の同斜視図、第3図は、その要部の詳細な構
成を示す断面図、第4図は第3図のA−A断面図
である。 1……プリント基板、1a……独立パターン、
1c……回路パターン、5……横フレーム、6…
…接続端子、7……接続コード。
Claims (1)
- シエルフ本体の上下にそれぞれ対をなす複数の
ガイドレールを設け、これらのガイドレールに沿
つてそれぞれプリント基板を並列に出入自在に構
成すると共に上記プリント基板の出入時に把手と
して作用する上記プリント基板の一端部に電子部
品実装用の回路パターンとは一定の間隔をおいた
独立パターンを形成し、これらのプリント基板を
それぞれ上記ガイドレールに沿つて上記シエルフ
本体内に挿入したとき、上記独立パターンが上記
シエルフ本体を構成する横フレームの金属露出部
分に対向し、かつ、上記独立パターンと上記金属
露出部分の間隔が上記独立パターンと上記回路パ
ターンの間隔より狭くなるように構成した電子機
器用シエルフ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5448282U JPS58158492U (ja) | 1982-04-14 | 1982-04-14 | 電子機器用シエルフ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5448282U JPS58158492U (ja) | 1982-04-14 | 1982-04-14 | 電子機器用シエルフ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58158492U JPS58158492U (ja) | 1983-10-22 |
| JPS6334312Y2 true JPS6334312Y2 (ja) | 1988-09-12 |
Family
ID=30065099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5448282U Granted JPS58158492U (ja) | 1982-04-14 | 1982-04-14 | 電子機器用シエルフ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58158492U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066552Y2 (ja) * | 1987-02-25 | 1994-02-16 | 株式会社東芝 | プリント配線板の収納構造 |
| US4791524A (en) * | 1987-11-18 | 1988-12-13 | International Business Machines Corporation | Electrostatic discharge protection for electronic packages |
| KR101044206B1 (ko) | 2008-12-15 | 2011-06-29 | 삼성전기주식회사 | 기판 지지용 바스켓 |
-
1982
- 1982-04-14 JP JP5448282U patent/JPS58158492U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58158492U (ja) | 1983-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886511B2 (ja) | 静電気防止機能が付加された印刷回路基板ガイドレールシステム | |
| US3475657A (en) | Mounting of electronic components on baseboard or panel | |
| US2864977A (en) | Plug-in packages | |
| EP0189796A2 (en) | Radiation shield system | |
| ES2107870T3 (es) | Tarjeta de circuitos integrados con conexion a tierra. | |
| US4922382A (en) | Line protection device | |
| IT216435Z2 (it) | Complesso griglia e filtro antipolvere per la chiusura del foro di ventilazione di apparecchiature elettroniche, con dispositivo di protezione contro i disturbi elettromagnetici ed elettrostatici | |
| JPS6334312Y2 (ja) | ||
| JPH02172198A (ja) | 静電気放電装置とその方法 | |
| US5461533A (en) | Overvoltage protection device having a concave arc section | |
| JP2608650B2 (ja) | 静電破壊防止用プリント配線板 | |
| WO2004088716A3 (en) | Esd system for grounding electronics within an enclosure | |
| SE9402017L (sv) | Elektriskt kopplingsdon samt kretskort | |
| US6447316B1 (en) | Method to eliminate or reduce ESD on connectors | |
| JP2006012495A (ja) | 電子機器等の静電気放電構造 | |
| JPH0494191A (ja) | 電子装置 | |
| CA2296890A1 (en) | Category 5/25-pair protector | |
| JPH02207469A (ja) | ピンコネクタ及び静電放電に対する保護方法 | |
| CA2111721A1 (en) | Plug-in connector with anti-discharge element | |
| JPH0124943Y2 (ja) | ||
| US20060072294A1 (en) | Enclosure for printed wiring board assemblies | |
| JP3770413B2 (ja) | スルーコネクタ基板の静電気防止構造 | |
| JPH0536316Y2 (ja) | ||
| JPS5927640Y2 (ja) | プリント基板の保護部材実装構造 | |
| JPH054719Y2 (ja) |