JPS6336573B2 - - Google Patents
Info
- Publication number
- JPS6336573B2 JPS6336573B2 JP3998080A JP3998080A JPS6336573B2 JP S6336573 B2 JPS6336573 B2 JP S6336573B2 JP 3998080 A JP3998080 A JP 3998080A JP 3998080 A JP3998080 A JP 3998080A JP S6336573 B2 JPS6336573 B2 JP S6336573B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficient
- equation
- cutoff frequency
- adder
- transfer function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0294—Variable filters; Programmable filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0227—Measures concerning the coefficients
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
本発明はカツトオフ周波数可変で所定の伝達関
数に従つて入力信号をフイルタリングするデイジ
タルフイルタ装置に関する。
数に従つて入力信号をフイルタリングするデイジ
タルフイルタ装置に関する。
従来より、デイジタルフイルタを用いて、ロー
パスフイルタ（Low―Pass filter）、ハイパスフ
イルタ（High―pass filter）あるいはバンドパ
スフイルタ（Band―pass filter）等のフイルタ
を構成することが考えられている。
パスフイルタ（Low―Pass filter）、ハイパスフ
イルタ（High―pass filter）あるいはバンドパ
スフイルタ（Band―pass filter）等のフイルタ
を構成することが考えられている。
例えば第１図に示す如きバターワース型のロー
パスフイルタを構成する方法として、双一次Ｚ変
換がある。例えば２次のアナログのバタワースフ
イルタに着目してみると、この２次のバタワース
型フイルタの極は周知の如く第２図に示すように
共役根をもち、その基準ローパスフイルタのアナ
ログ伝達関数H1（Ｓ）は、 H1（Ｓ）＝１／（S2＋√２Ｓ＋１） ……式(1) と記載し得る。従つて、カツトオフ周波数cのロ
ーパスフイルタの伝達関数は、式(1)のＳをＳ／
WCに変換することにより、 Ｈ（Ｓ）＝WC 2／（S2＋√２SWC＋WC 2）
……式(2) の如く求まる。ただし、Wc＝2πcである。この
伝達関数を双一次変換する。即ち、 Ｓ＝２／TS（１−Z-1／１＋Z-1 ……式(3) により伝達関数Ｈ（ｚ）を求めると、 Ｈ（ｚ）＝Ｋ（１＋Z-1）2／１＋b1Z-1＋b2Z-2……
式(4) となる。
パスフイルタを構成する方法として、双一次Ｚ変
換がある。例えば２次のアナログのバタワースフ
イルタに着目してみると、この２次のバタワース
型フイルタの極は周知の如く第２図に示すように
共役根をもち、その基準ローパスフイルタのアナ
ログ伝達関数H1（Ｓ）は、 H1（Ｓ）＝１／（S2＋√２Ｓ＋１） ……式(1) と記載し得る。従つて、カツトオフ周波数cのロ
ーパスフイルタの伝達関数は、式(1)のＳをＳ／
WCに変換することにより、 Ｈ（Ｓ）＝WC 2／（S2＋√２SWC＋WC 2）
……式(2) の如く求まる。ただし、Wc＝2πcである。この
伝達関数を双一次変換する。即ち、 Ｓ＝２／TS（１−Z-1／１＋Z-1 ……式(3) により伝達関数Ｈ（ｚ）を求めると、 Ｈ（ｚ）＝Ｋ（１＋Z-1）2／１＋b1Z-1＋b2Z-2……
式(4) となる。
ただし、各係数は、
WC＝２／TStanWDTS／２ ……式(5)
とし、
Ａ＝tanWD・TS／２ ……式(6)
Ｂ＝１＋√２Ａ＋A2 ……式(7)
とした場合、
b1＝２（A2−１）／Ｂ ……式(8)
b2＝（１−√２Ａ＋A2）／Ｂ ……式(9)
Ｋ＝A2／Ｂ ……式(10)
となる。尚、TSはサンプリング時間であり、変
換時の周波数のひずみを考慮してある。
換時の周波数のひずみを考慮してある。
第３図はカツトオフ周波数cを可変とした場合
の式(4)によつて表わされるデイジタルフイルタ装
置のの構成図で、入力信号が供給される加算器
１、この加算器１出力が供給される加算器２、上
記加算器１出力が単位時間TS遅延素子３を介し
て与えられる乗算器４，５を有する。この乗算器
４にはROM６に与えられるカツトオフ周波数デ
ータcに従つて選択されるデータb1が更に供給さ
れ、入力信号がb1倍されて加算器１に与えられ
る。なお、この入力信号は加算器１に対して、減
算を指示するようになつている。また、上記乗算
器５は、単に入力信号を２倍する機能をもち、そ
の出力は加算器２に与えられる。更に、上記遅延
素子３出力は単位時間TS遅延素子７を介して、
更に乗算器８を介して加算器１に与えられると共
に、直接遅延素子７の出力が加算器２へ与えられ
る。上記乗算器８には上記ROM６に与えられる
カツトオフ周波数cによつて選択されるデータb2
が更に供給され、入力信号がb2倍されて加算器１
に与えられる。なお、この入力信号は加算器１に
対して減算を指示するようになつている。そし
て、上記加算器１出力、乗算器５出力及び遅延素
子７出力が供給され、それ等を加算する加算器２
の出力は、カツトオフ周波数cによつて選択され
るROM６の出力Ｋが供給される乗算器９に与え
られ、Ｋ倍されて出力信号となる。
の式(4)によつて表わされるデイジタルフイルタ装
置のの構成図で、入力信号が供給される加算器
１、この加算器１出力が供給される加算器２、上
記加算器１出力が単位時間TS遅延素子３を介し
て与えられる乗算器４，５を有する。この乗算器
４にはROM６に与えられるカツトオフ周波数デ
ータcに従つて選択されるデータb1が更に供給さ
れ、入力信号がb1倍されて加算器１に与えられ
る。なお、この入力信号は加算器１に対して、減
算を指示するようになつている。また、上記乗算
器５は、単に入力信号を２倍する機能をもち、そ
の出力は加算器２に与えられる。更に、上記遅延
素子３出力は単位時間TS遅延素子７を介して、
更に乗算器８を介して加算器１に与えられると共
に、直接遅延素子７の出力が加算器２へ与えられ
る。上記乗算器８には上記ROM６に与えられる
カツトオフ周波数cによつて選択されるデータb2
が更に供給され、入力信号がb2倍されて加算器１
に与えられる。なお、この入力信号は加算器１に
対して減算を指示するようになつている。そし
て、上記加算器１出力、乗算器５出力及び遅延素
子７出力が供給され、それ等を加算する加算器２
の出力は、カツトオフ周波数cによつて選択され
るROM６の出力Ｋが供給される乗算器９に与え
られ、Ｋ倍されて出力信号となる。
然るに、上述したデイジタルフイルタ装置に於
ては、カツトオフ周波数cによりアドレス指定さ
れるROM６の容量は、選択するカツトオフ周波
数cの種類が大となればなる程、大きくせねばな
らず、従つて、大容量のROMを備えてなければ
ならぬものであつた。
ては、カツトオフ周波数cによりアドレス指定さ
れるROM６の容量は、選択するカツトオフ周波
数cの種類が大となればなる程、大きくせねばな
らず、従つて、大容量のROMを備えてなければ
ならぬものであつた。
この発明は上記事情に鑑みてなされたもので、
カツトオフ周波数可変のデイジタルフイルタ装置
に於て、伝達関数の係数の少なくとも１個を直線
近似、折線近似あるいは曲線近似することによ
り、係数記憶の為のメモリ容量を小ならしめるよ
うにしたデイジタルフイルタ装置を提供すること
を目的とする。
カツトオフ周波数可変のデイジタルフイルタ装置
に於て、伝達関数の係数の少なくとも１個を直線
近似、折線近似あるいは曲線近似することによ
り、係数記憶の為のメモリ容量を小ならしめるよ
うにしたデイジタルフイルタ装置を提供すること
を目的とする。
以下、本発明の一実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
即ち、上述した如きバタワース型のローパスフ
イルタに於て、各係数データＫ，b1，b2を数値計
算すると、第４図の如くなる。第４図に於ては、
サンプリング周波数s（＝１／TS）を32KHzとしたも ので、 Ａ＝tan（3.14159×c／32000）……式(11) によりＡを求め、このデータＡから式(7)を用いて
式(10)により係数Ｋを、式(8)により係数b1を、式(9)
により係数b2を求める。そして、カツトオフ周波
数cを500Hz毎に変化させる。
イルタに於て、各係数データＫ，b1，b2を数値計
算すると、第４図の如くなる。第４図に於ては、
サンプリング周波数s（＝１／TS）を32KHzとしたも ので、 Ａ＝tan（3.14159×c／32000）……式(11) によりＡを求め、このデータＡから式(7)を用いて
式(10)により係数Ｋを、式(8)により係数b1を、式(9)
により係数b2を求める。そして、カツトオフ周波
数cを500Hz毎に変化させる。
そして、第４図の如く得られたデータをグラフ
に描くと第５図の如くなることは明らかである。
而して、第５図を於て、係数b1に着目すると、こ
の変化を直線近似した場合、 b1≒−２＋８／32＋c ＝−２＋c×2-2 ……式(12) となる。
に描くと第５図の如くなることは明らかである。
而して、第５図を於て、係数b1に着目すると、こ
の変化を直線近似した場合、 b1≒−２＋８／32＋c ＝−２＋c×2-2 ……式(12) となる。
第６図は式(12)に基づき係数b1を算出する場合の
デイジタルフイルタの構成図を示すもので、説明
の簡略化の為に第３図と同一箇所には同一符号を
付し、その説明を省略する。第６図に於て符号１
０は第７図に示す如きロジツク回路である。即
ち、いまカツトオフ周波数cは、14ビツトデータ
であり、この14ビツトのうち小数点以上を４ビツ
ト、小数点以下を10ビツトとし、単位をＫHzとす
る。従つてカツトオフ周波数は、最大16KHzとな
り、カツトオフ周波数cの最小レンジは2-10KHz
＝0.9765625Hzとなる。更に、細かいレンジを必
要とする場合は、小数点以下のビツト数を多くと
すれば良いことは勿論である。
デイジタルフイルタの構成図を示すもので、説明
の簡略化の為に第３図と同一箇所には同一符号を
付し、その説明を省略する。第６図に於て符号１
０は第７図に示す如きロジツク回路である。即
ち、いまカツトオフ周波数cは、14ビツトデータ
であり、この14ビツトのうち小数点以上を４ビツ
ト、小数点以下を10ビツトとし、単位をＫHzとす
る。従つてカツトオフ周波数は、最大16KHzとな
り、カツトオフ周波数cの最小レンジは2-10KHz
＝0.9765625Hzとなる。更に、細かいレンジを必
要とする場合は、小数点以下のビツト数を多くと
すれば良いことは勿論である。
而して、上記式(12)の演算は、上記14ビツトデー
タを２ビツト右へシフトし、「−２」を加えれば
良く、２の補数表現の場合、第７図に示す如く、
ラツチ１１に入力されるデータのうち、最上位ビ
ツトMSBをインバータ１２により反転すればよ
い。なお、信号φRはラツチ１１の読込みクロツ
クである。しかして、ラツチ１１出力は、最上位
ビツトMSBが符号ビツトとなり、小数点以上１
ビツト、小数点以下12ビツトとなる。従つて、乗
算器４に与える係数b1は、単に、ロジツク回路１
０に対しカツトオフ周波数cのデータを供給し、
その結果得られる出力をデータb1とすれば良く、
また、ROM６′は係数b2，Ｋのデータのみを記憶
すれば良い。
タを２ビツト右へシフトし、「−２」を加えれば
良く、２の補数表現の場合、第７図に示す如く、
ラツチ１１に入力されるデータのうち、最上位ビ
ツトMSBをインバータ１２により反転すればよ
い。なお、信号φRはラツチ１１の読込みクロツ
クである。しかして、ラツチ１１出力は、最上位
ビツトMSBが符号ビツトとなり、小数点以上１
ビツト、小数点以下12ビツトとなる。従つて、乗
算器４に与える係数b1は、単に、ロジツク回路１
０に対しカツトオフ周波数cのデータを供給し、
その結果得られる出力をデータb1とすれば良く、
また、ROM６′は係数b2，Ｋのデータのみを記憶
すれば良い。
第８図及び第９図は、上記式(12)に基づき直線近
似した場合のカツトオフ周波数の誤差を求めたも
のである（尚、第９図は、8KHzの周波数までグ
ラフ化したものである。）。即ち、カツトオフ周波
数の誤差をΔとした場合、式(8)より得られる係
数b1（式(11)のＡを用いる。）を用いて次式の如く記
載出来る。
似した場合のカツトオフ周波数の誤差を求めたも
のである（尚、第９図は、8KHzの周波数までグ
ラフ化したものである。）。即ち、カツトオフ周波
数の誤差をΔとした場合、式(8)より得られる係
数b1（式(11)のＡを用いる。）を用いて次式の如く記
載出来る。
Δ＝c′−c
（b1＋２）×32000／８−c……式（13）
この場合、周波数誤差が10％以内であり、許容
誤差範囲内であれば式(12)へ直線近似式をそのまま
用いれば良く、さらに、誤差範囲を狭めるには、
カツトオフ周波数cに予めひずみを与えておき、
式(12)を用いるようにすれば良い。
誤差範囲内であれば式(12)へ直線近似式をそのまま
用いれば良く、さらに、誤差範囲を狭めるには、
カツトオフ周波数cに予めひずみを与えておき、
式(12)を用いるようにすれば良い。
このように上記実施例では、サンプリンググレ
ートを2-n（ただしｎは自然数）としたこと、即ち
サンプリング周波数sを32KHz＝25KHz、従つて
サンプリング周期TS＝2-5msecとしたことにより
ロジツク回路１０の構成を非常に簡単にすること
が可能となつた。
ートを2-n（ただしｎは自然数）としたこと、即ち
サンプリング周波数sを32KHz＝25KHz、従つて
サンプリング周期TS＝2-5msecとしたことにより
ロジツク回路１０の構成を非常に簡単にすること
が可能となつた。
尚、上記実施例では、バタワース型のローパス
フイルタを構成する場合につき説明したが、他の
型式のローパスフイルタあるいは他の特性を有す
るフイルタに適用し得ることは勿論である。
フイルタを構成する場合につき説明したが、他の
型式のローパスフイルタあるいは他の特性を有す
るフイルタに適用し得ることは勿論である。
また、上記実施例では係数b1のみを第５図の点
線で示すように直線近似により算出することで
ROM６′の容量の縮減を計つたが、他の近似演
算により算出することも可能である。すなわち、
第５図から明らかなように、係数b1は３次曲線の
一部、係数b2は２次曲線の一部、係数Ｋは３次曲
線の一部とみなすことが出来る。従つて、係数b1
を第１０図１に示す如く３次曲線にて近似し、係
数b2を第１０図２に示す如く２次曲線にて近似
し、係数Ｋを第１０図３に示す如く３次曲線にて
近似することも出来る。また、このような曲線近
似の他、第１０図４に示す如く曲線を複数の直線
の組合せとみなし、折線近似により係数の算出を
行なうようにしても、同様に係数記憶メモリの容
量を縮減することが可能となる。
線で示すように直線近似により算出することで
ROM６′の容量の縮減を計つたが、他の近似演
算により算出することも可能である。すなわち、
第５図から明らかなように、係数b1は３次曲線の
一部、係数b2は２次曲線の一部、係数Ｋは３次曲
線の一部とみなすことが出来る。従つて、係数b1
を第１０図１に示す如く３次曲線にて近似し、係
数b2を第１０図２に示す如く２次曲線にて近似
し、係数Ｋを第１０図３に示す如く３次曲線にて
近似することも出来る。また、このような曲線近
似の他、第１０図４に示す如く曲線を複数の直線
の組合せとみなし、折線近似により係数の算出を
行なうようにしても、同様に係数記憶メモリの容
量を縮減することが可能となる。
この発明は以上詳細に説明した如く、カツトオ
フ周波数可変で所定の伝達関数に従つて入力信号
をフイルタリングするデイジタルフイルタ装置に
於て、伝達関数の係数の少なくとも１個を直線、
折線あるいは曲線近似により算出して得るように
した為、係数記憶用メモリの容量を、大幅に縮減
し得、デイジタルフイルタ装置を集積化する上
で、非常に有効となるものである。
フ周波数可変で所定の伝達関数に従つて入力信号
をフイルタリングするデイジタルフイルタ装置に
於て、伝達関数の係数の少なくとも１個を直線、
折線あるいは曲線近似により算出して得るように
した為、係数記憶用メモリの容量を、大幅に縮減
し得、デイジタルフイルタ装置を集積化する上
で、非常に有効となるものである。
第１図は、バタワース型のローパスフイルタの
振幅特性を示す図、第２図は、２次のバスワース
型フイルタの極を示す図、第３図は従来のバタワ
ース型フイルタの構成図、第４図は第３図の各係
数を表わす図、第５図は第４図の各係数の変化を
示すグラフ、第６図は本発明の一実施例のバタワ
ース型フイルタを示す構成図、第７図は第６図の
要部詳細図、第８図は、係数b1を直線近似した際
の周波数誤差を表わす図、第９図は第８図のデー
タの変化を示すグラフ、第１０図は各係数の近似
算出を説明するグラフである。 １，２…加算器、３，７…遅延素子、４，５，
８，９…乗算器、６′…ROM、１０…ロジツク
回路、１１…ラツチ、１２…インバータ。
振幅特性を示す図、第２図は、２次のバスワース
型フイルタの極を示す図、第３図は従来のバタワ
ース型フイルタの構成図、第４図は第３図の各係
数を表わす図、第５図は第４図の各係数の変化を
示すグラフ、第６図は本発明の一実施例のバタワ
ース型フイルタを示す構成図、第７図は第６図の
要部詳細図、第８図は、係数b1を直線近似した際
の周波数誤差を表わす図、第９図は第８図のデー
タの変化を示すグラフ、第１０図は各係数の近似
算出を説明するグラフである。 １，２…加算器、３，７…遅延素子、４，５，
８，９…乗算器、６′…ROM、１０…ロジツク
回路、１１…ラツチ、１２…インバータ。
Claims (1)
- 【特許請求の範囲】 １ カツトオフ周波数可変で所定の伝達関数に従
つて入力信号をフイルタリングするデイジタルフ
イルタ装置に於て、 上記伝達関数の複数の係数のうち少なくとも１
個の係数を、カツトオフ周波数をパラメータとし
て直線、折線あるいは曲線近似により算出する演
算論理手段を具備し、 上記演算論理手段の出力を上記伝達関数の係数
としたことを特徴とするデイジタルフイルタ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3998080A JPS56137724A (en) | 1980-03-28 | 1980-03-28 | Digital filter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3998080A JPS56137724A (en) | 1980-03-28 | 1980-03-28 | Digital filter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137724A JPS56137724A (en) | 1981-10-27 |
| JPS6336573B2 true JPS6336573B2 (ja) | 1988-07-20 |
Family
ID=12568088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3998080A Granted JPS56137724A (en) | 1980-03-28 | 1980-03-28 | Digital filter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137724A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2652054B2 (ja) * | 1988-12-08 | 1997-09-10 | 株式会社日立製作所 | 保護リレー装置 |
| DE19523885A1 (de) * | 1995-06-30 | 1997-01-02 | Zeiss Carl Fa | Verfahren zur Filterung von Meßwertkurven |
-
1980
- 1980-03-28 JP JP3998080A patent/JPS56137724A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137724A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5212659A (en) | Low precision finite impulse response filter for digital interpolation | |
| US5541864A (en) | Arithmetic-free digital interpolation filter architecture | |
| EP0469159B1 (en) | Sampling rate conversion apparatus | |
| US4034196A (en) | Digital signal processing device with quantizer | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| US4422156A (en) | Digital filter device | |
| JPH0340972B2 (ja) | ||
| JPH04271511A (ja) | ４チャンネルデシメータ | |
| US4569030A (en) | Recursive digital filter | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| JPS6036138B2 (ja) | コ−ド変換装置 | |
| US4489391A (en) | Digital filter apparatus having a resonance characteristic | |
| US7324025B1 (en) | Non-integer interpolation using cascaded integrator-comb filter | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| EP0559154B1 (en) | Digital filter | |
| JP2703126B2 (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| JPS6336573B2 (ja) | ||
| US5281968A (en) | DC offset correction circuit for A/D converter | |
| JPS6336574B2 (ja) | ||
| JP3258938B2 (ja) | デシメーションフィルタ | |
| JP3172046B2 (ja) | サンプリングレートコンバータ | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| WO2001031783A1 (en) | Circuit and method for processing data | |
| JPS6318368B2 (ja) | ||
| RU2097828C1 (ru) | Программируемый цифровой фильтр |