JPS6337445A - 記憶方式 - Google Patents
記憶方式Info
- Publication number
- JPS6337445A JPS6337445A JP61179938A JP17993886A JPS6337445A JP S6337445 A JPS6337445 A JP S6337445A JP 61179938 A JP61179938 A JP 61179938A JP 17993886 A JP17993886 A JP 17993886A JP S6337445 A JPS6337445 A JP S6337445A
- Authority
- JP
- Japan
- Prior art keywords
- page
- storage
- pages
- logical
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機に係わり、特にページ化された主記
憶を用いた仮想記憶方式を管理するオペレーティング・
システムの性能向上に好適な記憶方式に関するものであ
る。
憶を用いた仮想記憶方式を管理するオペレーティング・
システムの性能向上に好適な記憶方式に関するものであ
る。
従来の仮想記憶方式を管理するオペレーティング・シス
テムは、主記憶装置?すべて同一サイズ ゛のペー
ジに分割し、これを割り当ての単位としていた。しかし
、連続する実ページを一つの論理的なページとしこれと
割り当ての単位とする点については配慮されていなかっ
た。
テムは、主記憶装置?すべて同一サイズ ゛のペー
ジに分割し、これを割り当ての単位としていた。しかし
、連続する実ページを一つの論理的なページとしこれと
割り当ての単位とする点については配慮されていなかっ
た。
また、このような複数のページを割り当ての単位とする
には、ストレージ・キーの一貫性を論理ページ内の複数
のストレージ・キー間で保たなければならない。この技
術については、アイ・ビー・エム システム/370
グリンシグルズ オプ オペレーション(IBM S
ystem/37゜Pr1nciples of Qp
eration、 1981)の3−6項から3−7項
にあるように、 2KB (Kil。
には、ストレージ・キーの一貫性を論理ページ内の複数
のストレージ・キー間で保たなければならない。この技
術については、アイ・ビー・エム システム/370
グリンシグルズ オプ オペレーション(IBM S
ystem/37゜Pr1nciples of Qp
eration、 1981)の3−6項から3−7項
にあるように、 2KB (Kil。
Byte )単位のストレージ・キーと4KB単位1
7)ストレージ・キーとの一貫性分保証するものがある
。しかし、これも主記憶全体を同一サイズのべ−ジに分
割することを前提としておシ、任意のページ・サイズと
するときのストレージ・キーの一貫性については配慮さ
れていなかった。
7)ストレージ・キーとの一貫性分保証するものがある
。しかし、これも主記憶全体を同一サイズのべ−ジに分
割することを前提としておシ、任意のページ・サイズと
するときのストレージ・キーの一貫性については配慮さ
れていなかった。
仮想記憶方式を実現する有力な方法は、記憶装置を一定
の大きさに区切ったページを割り当ての単位とすること
である。これにより、主記憶上の任意の空きページと割
り当てることができ、主記憶利用効率が向上する。汎用
計算機では、一般にページの大きさt=2KBや4KB
として固定的に決めている。しかし、近年の半導体集積
化技術の発展によp大容量の主記憶装置が安価に実現で
きるようになると、従来のページ・サイズのままではオ
ペレーティング・システムの管理オーバヘッドは著しく
大きくなる。即ち、各ページと管理するテーブルの個数
が増えるため、記憶量とページ探索時間の増加が極めて
大きな問題となる。
の大きさに区切ったページを割り当ての単位とすること
である。これにより、主記憶上の任意の空きページと割
り当てることができ、主記憶利用効率が向上する。汎用
計算機では、一般にページの大きさt=2KBや4KB
として固定的に決めている。しかし、近年の半導体集積
化技術の発展によp大容量の主記憶装置が安価に実現で
きるようになると、従来のページ・サイズのままではオ
ペレーティング・システムの管理オーバヘッドは著しく
大きくなる。即ち、各ページと管理するテーブルの個数
が増えるため、記憶量とページ探索時間の増加が極めて
大きな問題となる。
この問題を解決するには大きなページを割り当てればよ
いが、メモリ障害や負荷変動によりメモリ構成を動的に
変更するため、従来のページ・サイズを基本にし必要に
応じて任意の大きさのページと実現できるようにすべき
である。ところが。
いが、メモリ障害や負荷変動によりメモリ構成を動的に
変更するため、従来のページ・サイズを基本にし必要に
応じて任意の大きさのページと実現できるようにすべき
である。ところが。
このようにすると、大きなページの中に複数のストレー
ジ・キーが存在することになり、ストレージ・キーの一
貫性が問題となる。この原因は、主記憶と参照するプロ
セッサが中央処理装置(CPU)だけでなく2人出力処
理装置(IOP)も参照するからでありまた。従来のペ
ージ・サイズを意識したプログラムも多数あるため互換
性を保たなければならないために生ずる。これを、解決
する一つの方法は、オペレーティング・システムが、大
きなページに含まれるストレージ・キーすべてに対して
同一のキーIiiを保証することである。ところが、ペ
ージを巨大1ヒするとストレージ・キーの数も増えるた
め、ストレージ・キーの設定や参照に費やす処理のオー
バヘッドが大きくなる。例えば、基準となるページ・サ
イズが4KBのとき。
ジ・キーが存在することになり、ストレージ・キーの一
貫性が問題となる。この原因は、主記憶と参照するプロ
セッサが中央処理装置(CPU)だけでなく2人出力処
理装置(IOP)も参照するからでありまた。従来のペ
ージ・サイズを意識したプログラムも多数あるため互換
性を保たなければならないために生ずる。これを、解決
する一つの方法は、オペレーティング・システムが、大
きなページに含まれるストレージ・キーすべてに対して
同一のキーIiiを保証することである。ところが、ペ
ージを巨大1ヒするとストレージ・キーの数も増えるた
め、ストレージ・キーの設定や参照に費やす処理のオー
バヘッドが大きくなる。例えば、基準となるページ・サ
イズが4KBのとき。
IMBの巨大ページを実現しようとすると256個のス
トレージ・キーの一貫性と保証しなければならず、ペー
ジ割シ当てや追い出しおよび入出力に要するオーバヘッ
ドが著しく大きくなる。このため、ハードウェアにより
、このストレージ・キーの一貫性を保証する必要があり
、さらに柔軟性?保つため、論理ページのサイズを変更
可能にする必要がある。
トレージ・キーの一貫性と保証しなければならず、ペー
ジ割シ当てや追い出しおよび入出力に要するオーバヘッ
ドが著しく大きくなる。このため、ハードウェアにより
、このストレージ・キーの一貫性を保証する必要があり
、さらに柔軟性?保つため、論理ページのサイズを変更
可能にする必要がある。
本発明の目的は、論理ページを管理する方式と、ストレ
ージ・キーの一貫性を保つだめの方式により、上記問題
と解決することにある。
ージ・キーの一貫性を保つだめの方式により、上記問題
と解決することにある。
まず初めに異なるサイズの論理ページと管理するオペレ
ーティング・システムのメモリ管理方式について述べる
。異なるサイズの論理ページを扱うため、論理ページの
割り当てとページング処理に新たな処理を付は加えなけ
ればならない。論理ページの割り当ではプログラムが要
求する領域長に見会ったサイズのものから割り当てる。
ーティング・システムのメモリ管理方式について述べる
。異なるサイズの論理ページを扱うため、論理ページの
割り当てとページング処理に新たな処理を付は加えなけ
ればならない。論理ページの割り当ではプログラムが要
求する領域長に見会ったサイズのものから割り当てる。
特に。
アプリケーション・プログラムは、今後巨大領域を要求
するものと予想されるため、ユーザ領域に対しては積極
的に大きな論理ページを割り当てる。
するものと予想されるため、ユーザ領域に対しては積極
的に大きな論理ページを割り当てる。
システム領域はユーザ領域はど巨大領域の要求はないと
考えられるため、従来ページの割シ当てと基本とし、特
に巨大領域と要求する場合のみ論理ページを割シ当てる
。さらに、空きページを高速に探索するために、ページ
の大きさ毎に実ページの管理テーブルをチエインする。
考えられるため、従来ページの割シ当てと基本とし、特
に巨大領域と要求する場合のみ論理ページを割シ当てる
。さらに、空きページを高速に探索するために、ページ
の大きさ毎に実ページの管理テーブルをチエインする。
ストレージ・キーの一貫性を保証するには、論理ページ
に含まれるストレージ・キーのうち代表キー?決めてお
けばよい。一般にストレージ・キーは専用の記憶装置に
格納され、実ページ番号によりアドレス付けされアクセ
スされる。このため、論理ページに含まれるすべてのス
トV−ジ・キーに対するアクセスと、常に同一のストレ
ージ・キーにアクセスするようアドレス変換すればよい
。
に含まれるストレージ・キーのうち代表キー?決めてお
けばよい。一般にストレージ・キーは専用の記憶装置に
格納され、実ページ番号によりアドレス付けされアクセ
スされる。このため、論理ページに含まれるすべてのス
トV−ジ・キーに対するアクセスと、常に同一のストレ
ージ・キーにアクセスするようアドレス変換すればよい
。
このアドレス変換は、内部にアドレス変換レジスタを設
けることにより可能になる。さらに、このレジスタと命
令により変更可能にすることにより、任意の太ささの論
理ページに対して代表ストレージ・キーを決定すること
ができ、優れた柔軟性を生じさせることができる。
けることにより可能になる。さらに、このレジスタと命
令により変更可能にすることにより、任意の太ささの論
理ページに対して代表ストレージ・キーを決定すること
ができ、優れた柔軟性を生じさせることができる。
いくつかのサイズの倫理ページを用意することにより、
プログラムの要求に応じた主記憶を割り当てることが可
能となり主記憶の利用効率を上げることができる。また
、ページ管理テーブルによる記憶オーバヘッドや処理オ
ーバヘラドラ減少させることができ、更には、ベージン
グ、スワツピング回数が減少するため、これに費やす管
理オーバヘッドを減らすことが可能になる。ユーザ側の
利点は、一度に大きな主記憶が割υ当てられるので、ペ
ージ・フォールトの回数が減少し、実行速式が速くなる
。また、この方式を実現するにはオペレーティング・シ
ステムのメモリ管理部t 修正するだけでよく、他のオ
ペレーティング・システムのプログラムは変更不要であ
る。これは、従来サイズのページを意識するオペレーテ
ィング・システムとその作業領域には従来サイズのペー
ジを割り当て、一般のユーザ・プログラムには、論理ペ
ージを割り当てることにより実現できる。
プログラムの要求に応じた主記憶を割り当てることが可
能となり主記憶の利用効率を上げることができる。また
、ページ管理テーブルによる記憶オーバヘッドや処理オ
ーバヘラドラ減少させることができ、更には、ベージン
グ、スワツピング回数が減少するため、これに費やす管
理オーバヘッドを減らすことが可能になる。ユーザ側の
利点は、一度に大きな主記憶が割υ当てられるので、ペ
ージ・フォールトの回数が減少し、実行速式が速くなる
。また、この方式を実現するにはオペレーティング・シ
ステムのメモリ管理部t 修正するだけでよく、他のオ
ペレーティング・システムのプログラムは変更不要であ
る。これは、従来サイズのページを意識するオペレーテ
ィング・システムとその作業領域には従来サイズのペー
ジを割り当て、一般のユーザ・プログラムには、論理ペ
ージを割り当てることにより実現できる。
一方、ストレージ・キー専用記憶装置に、アドレス変換
機構を設けることによシ、論理ページの代表ストレージ
・キーと決定するハードウェア機構は、CPUやIOP
からのアクセスに対しても。
機構を設けることによシ、論理ページの代表ストレージ
・キーと決定するハードウェア機構は、CPUやIOP
からのアクセスに対しても。
一つの論理ページ内のいずれの領域の参照も代表ストV
−ジ・キーのみがアクセスされるため、一貫性を保持で
きる。オペレーティング・システムがこの一貫性を保証
する場合に較ベストレージ・キーの設定や参照を一回で
済ますことができオーバヘッドを最小限に抑えることが
できる。さらに。
−ジ・キーのみがアクセスされるため、一貫性を保持で
きる。オペレーティング・システムがこの一貫性を保証
する場合に較ベストレージ・キーの設定や参照を一回で
済ますことができオーバヘッドを最小限に抑えることが
できる。さらに。
アドレス変換機構の内容と命令によシ変更できるため、
システム稼動時にシーいても論理ページのサイズを変更
できる。これは、主記憶装置のある領域に障害が発生し
たときや、主記憶の負荷が変動した、等のときにシステ
ムを稼動したまま主記憶構成を変化させられる利点を持
つ。
システム稼動時にシーいても論理ページのサイズを変更
できる。これは、主記憶装置のある領域に障害が発生し
たときや、主記憶の負荷が変動した、等のときにシステ
ムを稼動したまま主記憶構成を変化させられる利点を持
つ。
本実施例では、基本のページ・サイズを4KBとし%3
2KB単位に主記憶を分割しくこれをバンクと呼ぶ)、
このバンクをさらに同一サイズの論理ページに分割する
こととした。これは、後に述べる論理ページの代表スト
レージ・キーを決定するハードウェアの構成を最小限に
抑えるためである。
2KB単位に主記憶を分割しくこれをバンクと呼ぶ)、
このバンクをさらに同一サイズの論理ページに分割する
こととした。これは、後に述べる論理ページの代表スト
レージ・キーを決定するハードウェアの構成を最小限に
抑えるためである。
第2図はバンクを4KB、8KB、16KBのページに
分割し、これらと管理するテーブルについて示したもの
である。主記憶装置40を32KBに分割し、これとさ
らに4KBページ401.8KBベージ402および1
6KBページ403の各論理ページに分割する。1論理
ページを管理するテーブル41は、論理ページのサイズ
には関係なく同一の構成である。このテーブルは、ペー
ジ属性411と主記憶を割り当てた仮想記憶空間の番号
および割り当てた仮想アドレス、その他の制御情報から
構成される。論理ページのサイズはページ属性411に
あり、オペレーティング・システムがページ割り当てや
ページングのときに利用する。空き領域の管理テーブル
や割り当て領域の管理テーブルは42のようになってお
り、該当する論理ページをページ・サイズ毎にチエイン
する。
分割し、これらと管理するテーブルについて示したもの
である。主記憶装置40を32KBに分割し、これとさ
らに4KBページ401.8KBベージ402および1
6KBページ403の各論理ページに分割する。1論理
ページを管理するテーブル41は、論理ページのサイズ
には関係なく同一の構成である。このテーブルは、ペー
ジ属性411と主記憶を割り当てた仮想記憶空間の番号
および割り当てた仮想アドレス、その他の制御情報から
構成される。論理ページのサイズはページ属性411に
あり、オペレーティング・システムがページ割り当てや
ページングのときに利用する。空き領域の管理テーブル
や割り当て領域の管理テーブルは42のようになってお
り、該当する論理ページをページ・サイズ毎にチエイン
する。
第3図は、仮想記憶空間の領域に対する論理ページの割
り当てを示している。仮想記憶空間50はO8核、ジョ
ブ固有ユーザ領域、ジョブ固有システム領域、およびシ
ステム共通領域に分割されている。ジョブ固有ユーザ領
域の巨大領域の要求に対しては、基本ページ・サイズよ
り大きな論理ページを割り当てる。その他の領域は、巨
人領域を要求することは希なため、4KBの基本ページ
と割り当てる。
り当てを示している。仮想記憶空間50はO8核、ジョ
ブ固有ユーザ領域、ジョブ固有システム領域、およびシ
ステム共通領域に分割されている。ジョブ固有ユーザ領
域の巨大領域の要求に対しては、基本ページ・サイズよ
り大きな論理ページを割り当てる。その他の領域は、巨
人領域を要求することは希なため、4KBの基本ページ
と割り当てる。
第4図は、論理ページの中から最適なサイズのページを
割り当てる方式を示したものである。プログラムからの
領域の要求に対して、オペレーティング・システムのメ
モリ管理部は、要求に対する仮想記憶領域がジョブ固有
ユーザ領域であるかをチエツクし、そうであるならば要
求領域長の基本ページに対する倍率を求める。そうでな
ければ。
割り当てる方式を示したものである。プログラムからの
領域の要求に対して、オペレーティング・システムのメ
モリ管理部は、要求に対する仮想記憶領域がジョブ固有
ユーザ領域であるかをチエツクし、そうであるならば要
求領域長の基本ページに対する倍率を求める。そうでな
ければ。
倍率を1とする。次に基本ページの倍率倍の論理ページ
に空きがあるか否かを調べ、もしあるならば、その論理
ページを割り当て、要求領域長?満たすまで上記手続き
を繰り返す。なければ1倍率を2分の1にしさらに小さ
な論理ページを探す。
に空きがあるか否かを調べ、もしあるならば、その論理
ページを割り当て、要求領域長?満たすまで上記手続き
を繰り返す。なければ1倍率を2分の1にしさらに小さ
な論理ページを探す。
倍率がOKなるとき、即ち要求領域長よりも小さな論理
ページがないときには、逆に大きな論理ページを探す。
ページがないときには、逆に大きな論理ページを探す。
これにも失敗した場合には、空きページが生ずるまで当
該要求を待たせる。
該要求を待たせる。
以上は、論理ページを実現するのに必要なオペレーティ
ング・システムの機能の説明である。次に、論理ページ
内に複数のストレージ・キーがあるときに、これらスト
レージ・キーの値の一貫性を保証する記憶装置の説明?
する。
ング・システムの機能の説明である。次に、論理ページ
内に複数のストレージ・キーがあるときに、これらスト
レージ・キーの値の一貫性を保証する記憶装置の説明?
する。
第1図は、論理ページ内の複数ストレージ・キーから代
表キーを決定する装置について示したものである。本実
施例では、ストレージ・キーのアドレス変換機構として
32KBのバンク対応にエントリを設けたアドレス・マ
スク・レジスタト論理積回路を用いる。これにより、レ
ジスタのエントリ数をページ個数分用意するよシも少な
くて済む。CPUI OおよびIOPからの主記憶アク
セス要求は、プライオリティ制御回路201により1、
いずれか一方の要求が選択され、主記憶アドレスは実ア
ドレスレジスタに保持される。実アドレスのうちページ
内変位CD)フィールドを除く実ページアドレス(几P
A)は、ストレージ・キーをアクセスするアドレスとな
るが、このアドレスの下位5ピッH−除く部分は、アド
レス・マスク・レジスタ203のエントリを選択する。
表キーを決定する装置について示したものである。本実
施例では、ストレージ・キーのアドレス変換機構として
32KBのバンク対応にエントリを設けたアドレス・マ
スク・レジスタト論理積回路を用いる。これにより、レ
ジスタのエントリ数をページ個数分用意するよシも少な
くて済む。CPUI OおよびIOPからの主記憶アク
セス要求は、プライオリティ制御回路201により1、
いずれか一方の要求が選択され、主記憶アドレスは実ア
ドレスレジスタに保持される。実アドレスのうちページ
内変位CD)フィールドを除く実ページアドレス(几P
A)は、ストレージ・キーをアクセスするアドレスとな
るが、このアドレスの下位5ピッH−除く部分は、アド
レス・マスク・レジスタ203のエントリを選択する。
203の出力であるマスク・ビット・パターンとRPA
は、回路204において論理積がとられ、ストレージ・
キー記憶装置30へのアドレスとなる。即ち装置203
と装#204により、RPAはアドレス変換されたこと
になる。装置30からの出力は。
は、回路204において論理積がとられ、ストレージ・
キー記憶装置30へのアドレスとなる。即ち装置203
と装#204により、RPAはアドレス変換されたこと
になる。装置30からの出力は。
比較回路205に入り主記憶アクセス要求の正当性のチ
エツクに使われる。不当要求であった場合には、例外発
生回路206が作動し要求発行元に、!IJυ込みによ
る通知とする。正当なアクセス要求の場合には、主記憶
に対するアクセスが行われるのと同時に、そのときの命
令に応じて参照、更新ビット生成回路207が、ストレ
ージ・キーの参照、更新ビットをセットする。
エツクに使われる。不当要求であった場合には、例外発
生回路206が作動し要求発行元に、!IJυ込みによ
る通知とする。正当なアクセス要求の場合には、主記憶
に対するアクセスが行われるのと同時に、そのときの命
令に応じて参照、更新ビット生成回路207が、ストレ
ージ・キーの参照、更新ビットをセットする。
第5図により、アドレス変換の過程を詳しく説明する。
RPA202−aは19ビツトの長さを持ち、RPAに
選択されたアドレス・マスク・レジスタの出力203−
aも同じく19ピツトである。この時の論理ページのサ
イズを16KB(基本ページの4倍)とすると2代表ス
トレージ・キーを論理ページの先頭にあるストレージ・
キーとするため、アドレス・マスク・レジスタの出力2
03−aは、下位2ビツトがOとなる。202−aと2
03−aの論理積をとるとストレージ・キーのアドレス
31は、下位2ビツトが0となる。
選択されたアドレス・マスク・レジスタの出力203−
aも同じく19ピツトである。この時の論理ページのサ
イズを16KB(基本ページの4倍)とすると2代表ス
トレージ・キーを論理ページの先頭にあるストレージ・
キーとするため、アドレス・マスク・レジスタの出力2
03−aは、下位2ビツトがOとなる。202−aと2
03−aの論理積をとるとストレージ・キーのアドレス
31は、下位2ビツトが0となる。
このため、RPAのb18.b19の値に係わりなく、
ストレージ・キーのアドレスバ一定となり。
ストレージ・キーのアドレスバ一定となり。
論理ページ内のストレージ・キーへの参照は常に先頭の
ページのストレージ・キーとなる。第6図は、このとき
のストレージ・キーと代表ストレージ・キーの関係を表
したものである。論理ページ403に含まれるストレー
ジ・キーは4つあるが。
ページのストレージ・キーとなる。第6図は、このとき
のストレージ・キーと代表ストレージ・キーの関係を表
したものである。論理ページ403に含まれるストレー
ジ・キーは4つあるが。
このうち参照されるものは、先頭の302だけである。
アドレス・マスク・レジスタの内容は第7図にあるよう
な命令により変更および参照できる。
な命令により変更および参照できる。
SETSKMSK命令は、レジスタ1にパンク番号をセ
ットし、レジスタ2にマスク・パターンをセットするこ
とにより、アドレス・マスク・レジスタの任意のエント
リにマスクを設定できる。
ットし、レジスタ2にマスク・パターンをセットするこ
とにより、アドレス・マスク・レジスタの任意のエント
リにマスクを設定できる。
GETSKMSKは、レジスタ1にパンク番号を設定す
ると、命令実行により、レジスタ2に当該エントリのマ
スク・パターンが入る。
ると、命令実行により、レジスタ2に当該エントリのマ
スク・パターンが入る。
本発明によれば、論理ページの実現によりページ管理テ
ーブルの個数と減らすことができるので、主記憶利用効
率が向上する。例えば、主記憶がIG B (Giga
Byte)のとき、従来の4KBのページ・サイズで
は、 256K (Kilo)個のページ管理テーブル
が必要となるが1本発明により、論理ページをI MB
(Mega Byte)とし主記憶の4分の3を論理
ページとすれば64に+768個で済む。一般にページ
管理テーブルは、208程度の大きさであるから、この
例では、4MBの主記憶を有効に利用できることになる
。今後主記憶装置の容量は、加速度的に伸びることが予
想されるため、本発明による効果は大きくなる。また、
ぺ一ジ管理テーブルの個数が減ることは、テーブル・サ
ーチによるオペレーティング・システムのCPUオーバ
ヘッドを減らすことにも効果的である。例えば、主記憶
上に空きページがなくなると、°メモリ管理はページ・
アウト可能なページ・アウト可能なページを探すため、
ページ管理テーブルをすべて調べる。しかも、ページ・
アウト可能なページがないと、ページ・アウト条件を厳
しくし、再度ページ・テーブルを調べる。このため最悪
の場合、ページ数×6回の探索を行うことになる。上記
の例では、探索のオーバヘッドを最大IM(Mega)
回減らすことができる。
ーブルの個数と減らすことができるので、主記憶利用効
率が向上する。例えば、主記憶がIG B (Giga
Byte)のとき、従来の4KBのページ・サイズで
は、 256K (Kilo)個のページ管理テーブル
が必要となるが1本発明により、論理ページをI MB
(Mega Byte)とし主記憶の4分の3を論理
ページとすれば64に+768個で済む。一般にページ
管理テーブルは、208程度の大きさであるから、この
例では、4MBの主記憶を有効に利用できることになる
。今後主記憶装置の容量は、加速度的に伸びることが予
想されるため、本発明による効果は大きくなる。また、
ぺ一ジ管理テーブルの個数が減ることは、テーブル・サ
ーチによるオペレーティング・システムのCPUオーバ
ヘッドを減らすことにも効果的である。例えば、主記憶
上に空きページがなくなると、°メモリ管理はページ・
アウト可能なページ・アウト可能なページを探すため、
ページ管理テーブルをすべて調べる。しかも、ページ・
アウト可能なページがないと、ページ・アウト条件を厳
しくし、再度ページ・テーブルを調べる。このため最悪
の場合、ページ数×6回の探索を行うことになる。上記
の例では、探索のオーバヘッドを最大IM(Mega)
回減らすことができる。
論理ページは、この他にも、ページ・サイズが大きくな
るため、ページ・フォールト回数が減る。
るため、ページ・フォールト回数が減る。
ページング制御テーブルの個数が減る、という効果があ
る。
る。
論理ページ内のストレージ・キーの一貫性を保証する機
構による効果は、オペレーティング・システムがこれを
保証する場合に比べ、ページ割り当てやページ・アウト
時のストレージ・キーの参照、更新を高速に行える点に
ある。論理ページをIMBとすると論理ページ内のスト
レージ・キーの個数は256個になる。このため、スト
レージ・キーの参照と更新は単純に256倍になる。
構による効果は、オペレーティング・システムがこれを
保証する場合に比べ、ページ割り当てやページ・アウト
時のストレージ・キーの参照、更新を高速に行える点に
ある。論理ページをIMBとすると論理ページ内のスト
レージ・キーの個数は256個になる。このため、スト
レージ・キーの参照と更新は単純に256倍になる。
第1図は、ストレージ・キー記憶装置のアドレス変換装
置に関するブロック図、第2図は、本発明における複数
の論理ページ・サイズを管理するときの管理テーブルの
構成図、第3図は、仮想記憶領域への論理ページ割り当
ての一例を示す構成図、第4図は1本発明、論理ページ
割り当て方式の一例を示すフローチャート、第5,6図
は1代表ストレージ・キーの決定機構の詳細を示す説明
図、第7図は、アドレス・マスク・レジスタの変更、参
照命令の説明図である。 10・・・CPU、20・・・主記憶制御装置、203
・・・アドレス・マスク・レジスタ、30・・・ストレ
ージ・キー記憶装置、301・・・ストレージ・キー。 302・・・代表ストレージ・キー、40・・・主記憶
装置、41・・・ページ管理テーブル、50・・・仮想
記憶装置。 第 / (2) 奮 2 n 42 妬きへ一ン゛雫(窒チー)冗403−1/yK
Bへ一シ゛第3凹 ぢ]、、轟゛)装置 鴇4 力 第 5 口 第7囚 5E−TS K M Sに R1,R2R1:口=:コ
E[=コ F2:ロヨゴ=Tコ=コ (i−ET3KM、SK R’l、 尺21?1
:ロ===EI=コ F?2江=ワ■コT=コ
置に関するブロック図、第2図は、本発明における複数
の論理ページ・サイズを管理するときの管理テーブルの
構成図、第3図は、仮想記憶領域への論理ページ割り当
ての一例を示す構成図、第4図は1本発明、論理ページ
割り当て方式の一例を示すフローチャート、第5,6図
は1代表ストレージ・キーの決定機構の詳細を示す説明
図、第7図は、アドレス・マスク・レジスタの変更、参
照命令の説明図である。 10・・・CPU、20・・・主記憶制御装置、203
・・・アドレス・マスク・レジスタ、30・・・ストレ
ージ・キー記憶装置、301・・・ストレージ・キー。 302・・・代表ストレージ・キー、40・・・主記憶
装置、41・・・ページ管理テーブル、50・・・仮想
記憶装置。 第 / (2) 奮 2 n 42 妬きへ一ン゛雫(窒チー)冗403−1/yK
Bへ一シ゛第3凹 ぢ]、、轟゛)装置 鴇4 力 第 5 口 第7囚 5E−TS K M Sに R1,R2R1:口=:コ
E[=コ F2:ロヨゴ=Tコ=コ (i−ET3KM、SK R’l、 尺21?1
:ロ===EI=コ F?2江=ワ■コT=コ
Claims (1)
- 1、実記憶装置を同一サイズのページに分割する仮想記
憶方式を有する情報処理装置において、任意の連続する
実ページを一つの論理ページとし、これを割り当ての単
位とし、ストレージ・キー記憶装置のアドレス変換機構
を具備することにより論理ページに含まれる複数のスト
レージ・キーの中から代表ストレージ・キーを一つ決定
し、命令の実行によりストレージ・キー記憶装置のアド
レス変換機構の内部状態を変更することにより論理ペー
ジのサイズと代表ストレージ・キーを変更可能とするこ
とを特徴とする記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179938A JPS6337445A (ja) | 1986-08-01 | 1986-08-01 | 記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61179938A JPS6337445A (ja) | 1986-08-01 | 1986-08-01 | 記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337445A true JPS6337445A (ja) | 1988-02-18 |
Family
ID=16074561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61179938A Pending JPS6337445A (ja) | 1986-08-01 | 1986-08-01 | 記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337445A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04319747A (ja) * | 1991-03-13 | 1992-11-10 | Internatl Business Mach Corp <Ibm> | アドレス変換機構 |
| US5217814A (en) * | 1991-02-09 | 1993-06-08 | Taiho Kogyo Co., Ltd. | Sintered sliding material |
| US5426752A (en) * | 1989-07-14 | 1995-06-20 | Hitachi, Ltd. | Method for allocating real pages to virtual pages having different page sizes therefrom |
| JP2022505011A (ja) * | 2018-11-14 | 2022-01-14 | アーム・リミテッド | メモリ・アクセスを制御するための装置及び方法 |
-
1986
- 1986-08-01 JP JP61179938A patent/JPS6337445A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426752A (en) * | 1989-07-14 | 1995-06-20 | Hitachi, Ltd. | Method for allocating real pages to virtual pages having different page sizes therefrom |
| US5217814A (en) * | 1991-02-09 | 1993-06-08 | Taiho Kogyo Co., Ltd. | Sintered sliding material |
| JPH04319747A (ja) * | 1991-03-13 | 1992-11-10 | Internatl Business Mach Corp <Ibm> | アドレス変換機構 |
| JP2022505011A (ja) * | 2018-11-14 | 2022-01-14 | アーム・リミテッド | メモリ・アクセスを制御するための装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903234A (en) | Memory system | |
| JP6928123B2 (ja) | メモリシステム内のページマイグレーションのオーバヘッドを低減するメカニズム | |
| US6058456A (en) | Software-managed programmable unified/split caching mechanism for instructions and data | |
| US7047382B2 (en) | System and method for managing compression and decompression and decompression of system memory in a computer system | |
| US5974507A (en) | Optimizing a cache eviction mechanism by selectively introducing different levels of randomness into a replacement algorithm | |
| US8453015B2 (en) | Memory allocation for crash dump | |
| US5978888A (en) | Hardware-managed programmable associativity caching mechanism monitoring cache misses to selectively implement multiple associativity levels | |
| US9244855B2 (en) | Method, system, and apparatus for page sizing extension | |
| US8108617B2 (en) | Method to bypass cache levels in a cache coherent system | |
| US20100325374A1 (en) | Dynamically configuring memory interleaving for locality and performance isolation | |
| GB2165975A (en) | Dynamically allocated local/global storage system | |
| WO1995016962A1 (en) | Dynamic allocation of page sizes in virtual memory | |
| JP2003167737A (ja) | スタック使用方法 | |
| US5423013A (en) | System for addressing a very large memory with real or virtual addresses using address mode registers | |
| US7225313B2 (en) | Demotion of memory pages to largest possible sizes | |
| JPS6337445A (ja) | 記憶方式 | |
| US6598050B1 (en) | Apparatus and method for limited data sharing in a multi-tasking system | |
| US5983322A (en) | Hardware-managed programmable congruence class caching mechanism | |
| CN119336245A (zh) | 用于高速缓存分配的系统和方法 | |
| CN106547619B (zh) | 多用户存储管理方法和系统 | |
| JPS6325747A (ja) | 仮想記憶管理システム | |
| CN120872865B (zh) | 人工智能芯片及其缓存操作方法 | |
| JPS63201850A (ja) | オンチツプキヤツシユメモリ | |
| JPH10133948A (ja) | キャッシュメモリ装置 | |
| CN119537266A (zh) | 浮动内部上下文存储器 |