JPS6337537B2 - - Google Patents
Info
- Publication number
- JPS6337537B2 JPS6337537B2 JP57162469A JP16246982A JPS6337537B2 JP S6337537 B2 JPS6337537 B2 JP S6337537B2 JP 57162469 A JP57162469 A JP 57162469A JP 16246982 A JP16246982 A JP 16246982A JP S6337537 B2 JPS6337537 B2 JP S6337537B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- pilot signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、FMステレオ放送受信機に関する。
特にコンポジツト信号に含まれるパイロツト信号
を除去する回路に関し、さらに詳しくは、パイロ
ツト信号（19kHz）を除去する差動演算回路への
接続が直結可能なパイロツト信号除去回路に関す
るものである。
特にコンポジツト信号に含まれるパイロツト信号
を除去する回路に関し、さらに詳しくは、パイロ
ツト信号（19kHz）を除去する差動演算回路への
接続が直結可能なパイロツト信号除去回路に関す
るものである。
第１図は従来例のパイロツト信号除去回路のブ
ロツク構成図である。
ロツク構成図である。
同図において、この回路は、コンポジツト信号
（19kHzのパイロツト信号を含む混合信号。以下
同じ。）の入力端子１と、バツフアアンプ２と、
プリアンプ３と、位相検波器４と、低域通過フイ
ルタ５と、直流アンプ６と、電圧制御発振器７
と、分周器８，９と、加算器１０と、波形変換器
１２とを含み構成される。
（19kHzのパイロツト信号を含む混合信号。以下
同じ。）の入力端子１と、バツフアアンプ２と、
プリアンプ３と、位相検波器４と、低域通過フイ
ルタ５と、直流アンプ６と、電圧制御発振器７
と、分周器８，９と、加算器１０と、波形変換器
１２とを含み構成される。
入力端子１からのコンポジツト信号はバツフア
アンプ２を通り、直流分がコンデンサC1で遮断
された後に加算器１０に印加される。一方、プリ
アンプ３に入力したコンポジツト信号は、位相検
波器４、低域通過フイルタ５、直流アンプ６、電
圧制御発振器７、分周器８，９で構成される
PLL回路（位相同期回路）に入力し、このPLL
回路によりパイロツト信号に同期した矩形波出力
が分周器９に得られ、分周器９からの矩形波出力
は波形変換器１２を通り、さらにその直流分をコ
ンデンサC2で遮断された後に加算器１０に印加
される。これにより、加算器１０の出力はパイロ
ツト信号分が除去され、この出力はさらにデコー
ダ１１を通つてＬ信号とＲ信号とに分離される。
アンプ２を通り、直流分がコンデンサC1で遮断
された後に加算器１０に印加される。一方、プリ
アンプ３に入力したコンポジツト信号は、位相検
波器４、低域通過フイルタ５、直流アンプ６、電
圧制御発振器７、分周器８，９で構成される
PLL回路（位相同期回路）に入力し、このPLL
回路によりパイロツト信号に同期した矩形波出力
が分周器９に得られ、分周器９からの矩形波出力
は波形変換器１２を通り、さらにその直流分をコ
ンデンサC2で遮断された後に加算器１０に印加
される。これにより、加算器１０の出力はパイロ
ツト信号分が除去され、この出力はさらにデコー
ダ１１を通つてＬ信号とＲ信号とに分離される。
この従来例回路では、加算器１０および波形変
換器１２が帰還ループに入つていないため、パイ
ロツト信号を除去するには、比較的容量の大きい
直流遮断用コンデンサC1，C2が必要であつた。
このため、従来の回路ではパイロツト信号除去特
性の劣化を招く欠点があり、さらに、半導体集積
回路の外にコンデンサを接続することが必要とな
るために半導体集積回路の端子数が増大する欠点
があつた。
換器１２が帰還ループに入つていないため、パイ
ロツト信号を除去するには、比較的容量の大きい
直流遮断用コンデンサC1，C2が必要であつた。
このため、従来の回路ではパイロツト信号除去特
性の劣化を招く欠点があり、さらに、半導体集積
回路の外にコンデンサを接続することが必要とな
るために半導体集積回路の端子数が増大する欠点
があつた。
また、パイロツト信号に同期した信号を位相同
期回路から取り出し、その信号に位相シフトをか
けて逆相の信号としてデコーダに入力する構成の
パイロツト信号除去回路に、コンポジツト信号を
パイロツト信号に同期してAM検波し、この出力
電圧を自動利得制御増幅器の制御入力とすること
により、逆相の信号を取り出す構成の技術が提案
されている（特開昭55―35521号公報）。
期回路から取り出し、その信号に位相シフトをか
けて逆相の信号としてデコーダに入力する構成の
パイロツト信号除去回路に、コンポジツト信号を
パイロツト信号に同期してAM検波し、この出力
電圧を自動利得制御増幅器の制御入力とすること
により、逆相の信号を取り出す構成の技術が提案
されている（特開昭55―35521号公報）。
しかし、この技術も、直接逆相信号をデコーダ
に入力してパイロツト信号を除去する構成であ
り、アンプ出力と検波、位相シフト、自動利得制
御増幅部との間に帰還ループが構成されている
が、この帰還ループは直流負帰還ループではない
ので、直流を遮断し、かつパイロツト信号（19k
Hz）を通過させるかなり容量値の大きいコンデン
サが必要である。さらに、負帰還路でないから、
重畳するパイロツト信号レベルの調整が難しく、
自動的なレベル調整ができなく、パイロツト成分
除去効率が良くなかつた。
に入力してパイロツト信号を除去する構成であ
り、アンプ出力と検波、位相シフト、自動利得制
御増幅部との間に帰還ループが構成されている
が、この帰還ループは直流負帰還ループではない
ので、直流を遮断し、かつパイロツト信号（19k
Hz）を通過させるかなり容量値の大きいコンデン
サが必要である。さらに、負帰還路でないから、
重畳するパイロツト信号レベルの調整が難しく、
自動的なレベル調整ができなく、パイロツト成分
除去効率が良くなかつた。
本発明は、上記の欠点を除去し、差動演算回路
を直結できる回路構成とすることにより、パイロ
ツト成分の除去効率を高め、外付け部品を減少さ
せて半導体集積回路化の際の端子数の削減を行な
えるパイロツト信号除去回路を提供することを目
的とする。
を直結できる回路構成とすることにより、パイロ
ツト成分の除去効率を高め、外付け部品を減少さ
せて半導体集積回路化の際の端子数の削減を行な
えるパイロツト信号除去回路を提供することを目
的とする。
本発明は、パイロツト信号を含むコンポジツト
信号を増幅する増幅器と、このコンポジツト信号
に含まれるパイロツト信号を除去してＬ信号また
はＲ信号の復号を行う復号回路と、上記コンポジ
ツト信号からパイロツト信号と同一周波数の出力
信号を発生する発生回路とを備えたパイロツト信
号除去回路において、 上記増幅器の出力を一方の入力とし出力が上記
復号回路に入力される差動演算回路を備え、この
差動演算回路の他方の入力に接続された直流負帰
還ループを設け、この直流負帰還ループ内に、上
記発生回路の出力信号に位相同期されこの差動演
算回路の上記一方の入力に加えられるパイロツト
信号をちようど相殺する位相のパイロツト信号を
重畳する回路を含むことを特徴とする。
信号を増幅する増幅器と、このコンポジツト信号
に含まれるパイロツト信号を除去してＬ信号また
はＲ信号の復号を行う復号回路と、上記コンポジ
ツト信号からパイロツト信号と同一周波数の出力
信号を発生する発生回路とを備えたパイロツト信
号除去回路において、 上記増幅器の出力を一方の入力とし出力が上記
復号回路に入力される差動演算回路を備え、この
差動演算回路の他方の入力に接続された直流負帰
還ループを設け、この直流負帰還ループ内に、上
記発生回路の出力信号に位相同期されこの差動演
算回路の上記一方の入力に加えられるパイロツト
信号をちようど相殺する位相のパイロツト信号を
重畳する回路を含むことを特徴とする。
差動演算回路の出力がその入力に負帰還される
直流負帰還ループに、コンポジツト信号に含まれ
るパイロツト信号に同期した信号によつて位相検
波され、波形変換されてコンポジツト信号中のパ
イロツト信号をちようどこの差動演算回路で相殺
する位相の19kHzの信号が重畳される。これは、
直流負帰還ループを形成するから重畳される19k
Hzの信号のレベルが正確でなくとも、自動的に出
力レベルが最小になるように制御される。
直流負帰還ループに、コンポジツト信号に含まれ
るパイロツト信号に同期した信号によつて位相検
波され、波形変換されてコンポジツト信号中のパ
イロツト信号をちようどこの差動演算回路で相殺
する位相の19kHzの信号が重畳される。これは、
直流負帰還ループを形成するから重畳される19k
Hzの信号のレベルが正確でなくとも、自動的に出
力レベルが最小になるように制御される。
このため、差動演算回路の出力からはコンポジ
ツト信号中のパイロツト信号は除去され、この回
路は直流負帰還ループなので、直流遮断コンデン
サは不要となる。
ツト信号中のパイロツト信号は除去され、この回
路は直流負帰還ループなので、直流遮断コンデン
サは不要となる。
次に図面を参照して本発明の実施例について説
明する。
明する。
第２図は本発明の一実施例回路のブロツク構成
図である。
図である。
同図において、コンポジツト信号は入力端子１
５に入力した後にバツフアアンプ１６を通り、差
動演算回路１７の正相入力端子に直接に入力され
るとともに、位相検波器２５に入力される。
５に入力した後にバツフアアンプ１６を通り、差
動演算回路１７の正相入力端子に直接に入力され
るとともに、位相検波器２５に入力される。
位相検波器２５に入力したコンポジツト信号
は、低域通過フイルタ２６、直流アンプ２７、電
圧制御発振器２８、分周器２９，３０で構成され
るPLL回路に入力され、分周器３０の矩形波出
力はこの出力と位相がほぼ90゜異なる19kHzの矩形
波を発生する分周器３１を通り、位相検波器２４
に入力される。
は、低域通過フイルタ２６、直流アンプ２７、電
圧制御発振器２８、分周器２９，３０で構成され
るPLL回路に入力され、分周器３０の矩形波出
力はこの出力と位相がほぼ90゜異なる19kHzの矩形
波を発生する分周器３１を通り、位相検波器２４
に入力される。
差動演算回路１７の出力は、Ｌ信号とＲ信号と
を分離するデコーダ１８に導かれるとともに位相
検波器２４に入力され、低域通過フイルタ２３、
直流アンプ２２、波形変換器２１を通り、差動演
算回路１７の逆相入力端子に入力される。波形変
換器２１には上記PLL回路の出力が波形変換用
の同期信号として導かれており、位相検波器２４
の出力に対応した振幅を有する波形変換波を出力
する。
を分離するデコーダ１８に導かれるとともに位相
検波器２４に入力され、低域通過フイルタ２３、
直流アンプ２２、波形変換器２１を通り、差動演
算回路１７の逆相入力端子に入力される。波形変
換器２１には上記PLL回路の出力が波形変換用
の同期信号として導かれており、位相検波器２４
の出力に対応した振幅を有する波形変換波を出力
する。
本発明の特徴とするところは、差動演算回路１
７の負帰還路にこの位相検波器２４、低域通過フ
イルタ２３、直流アンプ２２、波形変換器２１で
構成されるパイロツト信号を重畳する波形変換回
路を挿入して、直流負帰還ループを形成したとこ
ろにある。これにより出力のパイロツト信号レベ
ルが小さく制御されるとともにコンデンサを不要
とする。
７の負帰還路にこの位相検波器２４、低域通過フ
イルタ２３、直流アンプ２２、波形変換器２１で
構成されるパイロツト信号を重畳する波形変換回
路を挿入して、直流負帰還ループを形成したとこ
ろにある。これにより出力のパイロツト信号レベ
ルが小さく制御されるとともにコンデンサを不要
とする。
次に本実施例回路の動作を説明する。
差動演算回路１７の出力が位相検波器２４によ
り分周器３１の19kHz矩形波で位相検波され、波
形変換器２１の出力には位相検波器２４の検波出
力に対応した振幅で変化し、かつパイロツト信号
に同期する変換波が得られる。
り分周器３１の19kHz矩形波で位相検波され、波
形変換器２１の出力には位相検波器２４の検波出
力に対応した振幅で変化し、かつパイロツト信号
に同期する変換波が得られる。
このため、差動演算回路１７の正相入力端子に
はコンポジツト信号が、また逆相入力端子にはコ
ンポジツト信号中のパイロツト信号に同期した波
形が印加される。波形変換器２１は差動演算回路
１７の負帰還ループに入つており、その出力は差
動演算回路１７の出力からパイロツト信号が除か
れるような値に自動調整される。したがつて、差
動演算回路１７の出力にはパイロツト信号が除か
れた信号を得ることができる。この信号はさらに
デコーダ１８を介してＬ信号とＲ信号とに分離さ
れる。
はコンポジツト信号が、また逆相入力端子にはコ
ンポジツト信号中のパイロツト信号に同期した波
形が印加される。波形変換器２１は差動演算回路
１７の負帰還ループに入つており、その出力は差
動演算回路１７の出力からパイロツト信号が除か
れるような値に自動調整される。したがつて、差
動演算回路１７の出力にはパイロツト信号が除か
れた信号を得ることができる。この信号はさらに
デコーダ１８を介してＬ信号とＲ信号とに分離さ
れる。
この回路構成では、波形変換器２１が差動演算
回路１７を通る直流負帰還ループに入る構成であ
るため、第１図に示す従来回路で必要であつた直
流遮断コンデンサC1，C2を必要としない。また、
パイロツト信号除去特性も差動演算回路１７の増
幅利得に相当する分向上できる。
回路１７を通る直流負帰還ループに入る構成であ
るため、第１図に示す従来回路で必要であつた直
流遮断コンデンサC1，C2を必要としない。また、
パイロツト信号除去特性も差動演算回路１７の増
幅利得に相当する分向上できる。
第３図は本発明の一層具体的な実施例の回路図
である。
である。
同図において、本回路は、バツフアアンプ３２
と、差動演算回路３３と、波形変換器３４と、位
相検波器３７と、直流アンプ３８とを含み構成さ
れる。３６は波形変換波の出力端子であり、３９
はパイロツト信号が除去された信号の出力端子、
４０，４１は同期信号入力端子である。バツフア
アンプ３２、差動演算回路３３、波形変換器３４
は相互に直結されており、出力端子３６にはコン
ポジツト信号中のパイロツト信号に同期した波形
が生じる。このバツフアアンプ３２、差動演算回
路３３、波形変換器３４は半導体集積化に適した
回路構成となつている。
と、差動演算回路３３と、波形変換器３４と、位
相検波器３７と、直流アンプ３８とを含み構成さ
れる。３６は波形変換波の出力端子であり、３９
はパイロツト信号が除去された信号の出力端子、
４０，４１は同期信号入力端子である。バツフア
アンプ３２、差動演算回路３３、波形変換器３４
は相互に直結されており、出力端子３６にはコン
ポジツト信号中のパイロツト信号に同期した波形
が生じる。このバツフアアンプ３２、差動演算回
路３３、波形変換器３４は半導体集積化に適した
回路構成となつている。
本発明は、以上説明したように、差動演算回路
への接続をコンデンサを介さない直流負帰還ルー
プを形成して外付のコンデンサを不要とできる。
また、差動演算回路の負帰還路を利用するので、
パイロツト信号除去特性が向上し、パイロツト信
号除去に必要な微妙なレベル調整、位相調整を不
要とした。
への接続をコンデンサを介さない直流負帰還ルー
プを形成して外付のコンデンサを不要とできる。
また、差動演算回路の負帰還路を利用するので、
パイロツト信号除去特性が向上し、パイロツト信
号除去に必要な微妙なレベル調整、位相調整を不
要とした。
この結果、半導体集積回路化の際の端子数も削
減できる。
減できる。
第１図は、従来のパイロツト信号除去回路のブ
ロツク図。第２図は、本発明のパイロツト信号除
去回路の実施例のブロツク構成図。第３図は、本
発明による一層具体的な実施例の回路図。 １６…バツフアアンプ、１７…差動演算回路、
１８…デコーダ、２１…波形変換器、２４，２５
…位相検波器、２６…低域通過フイルタ、２８…
電圧制御発振器、２９，３０，３１…分周器。
ロツク図。第２図は、本発明のパイロツト信号除
去回路の実施例のブロツク構成図。第３図は、本
発明による一層具体的な実施例の回路図。 １６…バツフアアンプ、１７…差動演算回路、
１８…デコーダ、２１…波形変換器、２４，２５
…位相検波器、２６…低域通過フイルタ、２８…
電圧制御発振器、２９，３０，３１…分周器。
Claims (1)
- 【特許請求の範囲】 １ パイロツト信号を含むコンポジツト信号を増
幅する増幅器１６と、 このコンポジツト信号に含まれるパイロツト信
号を除去してＬ信号またはＲ信号の復号を行う復
号回路１８と、 上記コンポジツト信号に含まれるパイロツト信
号に同期しこのパイロツト信号と同一周波数の出
力信号を発生する発生回路２５〜３１と を備えたパイロツト信号除去回路において、 上記増幅器の出力を一方の入力とし出力が上記
復号回路に入力される差動演算回路１７を備え、 この差動演算回路の出力とこの差動演算回路の
他方の入力との間に直流帰還ループが形成され、 この直流帰還ループには、上記差動演算回路の
分岐出力を一方の入力とし上記発生回路の出力を
他方の入力とする位相検波器２４と、この位相検
波器の出力が通過し上記パイロツト信号周波数を
通過域とする濾波器２３とを含み、かつ、この直
流帰還ループは上記差動演算回路の出力と入力と
の間で負帰還ループとなる位相に設定されたこと
を特徴とするFMステレオ受信機のパイロツト信
号除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16246982A JPS5951635A (ja) | 1982-09-17 | 1982-09-17 | パイロツト信号除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16246982A JPS5951635A (ja) | 1982-09-17 | 1982-09-17 | パイロツト信号除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951635A JPS5951635A (ja) | 1984-03-26 |
| JPS6337537B2 true JPS6337537B2 (ja) | 1988-07-26 |
Family
ID=15755211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16246982A Granted JPS5951635A (ja) | 1982-09-17 | 1982-09-17 | パイロツト信号除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951635A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5535521A (en) * | 1978-09-04 | 1980-03-12 | Rohm Co Ltd | Pilot signal eliminator for stereoreceiver |
-
1982
- 1982-09-17 JP JP16246982A patent/JPS5951635A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951635A (ja) | 1984-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI617141B (zh) | 調頻接收器以及調頻接收方法 | |
| US4076963A (en) | Pilot signal cancelling circuit for FM multiplex demodulator | |
| US4933767A (en) | Video intermediate frequency signal processing circuit | |
| US4164624A (en) | Demodulation circuits of FM stereophonic receivers | |
| US4403113A (en) | Circuit for cancelling sinusoidal pilot signal contained in composite signal | |
| US4249038A (en) | Stereo decoder with 19KHz-pilot suppression and improved oscillator phase locking | |
| JPS6216067B2 (ja) | ||
| JPS63278430A (ja) | Ｓｃａチャネルの検波装置 | |
| JPS6223162Y2 (ja) | ||
| JPH10327115A (ja) | 音声多重信号復調装置 | |
| JPS5944828B2 (ja) | Ｆｍ受信機 | |
| JP2845782B2 (ja) | パイロット信号除去回路 | |
| JPS6223161Y2 (ja) | ||
| JPS6349416B2 (ja) | ||
| JPS6019692B2 (ja) | Ｆｍステレオ受信機のパイロツト信号除去回路 | |
| JPS5918772Y2 (ja) | Ｆｍステレオ信号復調回路 | |
| JPS5951635A (ja) | パイロツト信号除去回路 | |
| JPS5941653Y2 (ja) | Ｆｍステレオ信号復調回路 | |
| JPS59229941A (ja) | Ｆｍステレオ復調装置 | |
| JPS5924208Y2 (ja) | Ｆｍステレオ受信機における妨害信号検出回路 | |
| SU1480125A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPS60198410A (ja) | 回転信号検出回路 | |
| KR830001841Y1 (ko) | Am스테레오 수신기 | |
| JPS5816652B2 (ja) | ジユシンキ | |
| JPS5871742A (ja) | パイロツト信号キヤンセル回路 |