JPS6337995B2 - - Google Patents
Info
- Publication number
- JPS6337995B2 JPS6337995B2 JP54112221A JP11222179A JPS6337995B2 JP S6337995 B2 JPS6337995 B2 JP S6337995B2 JP 54112221 A JP54112221 A JP 54112221A JP 11222179 A JP11222179 A JP 11222179A JP S6337995 B2 JPS6337995 B2 JP S6337995B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- detection circuit
- signal
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Character Input (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
Description
【発明の詳細な説明】
本発明は高速動作のラインセンサに適し該セン
サと同一半導体基板上で一体化し得る電荷検出回
路に関するものである。
サと同一半導体基板上で一体化し得る電荷検出回
路に関するものである。
近年の半導体機能素子はそれを動作させるに必
要な周辺回路等も同一半導体基板上に一体化（オ
ンチツプ化）されて行く傾向にあるが、この傾向
は文字認識装置やフアクシミリ（以下OCR，
Faxと略称する）に用いられるラインセンサにつ
いても同様である。
要な周辺回路等も同一半導体基板上に一体化（オ
ンチツプ化）されて行く傾向にあるが、この傾向
は文字認識装置やフアクシミリ（以下OCR，
Faxと略称する）に用いられるラインセンサにつ
いても同様である。
ラインセンサにおける読み出し部のシフトレジ
スタ駆動回路（CCDの転送パルス発生回路）や
信号電荷検出回路などのオンチツプ化はすでに行
われており、最近では信号処理回路のうちの簡単
なもの、例えばサンプルホールド回路などを一体
化してしまう傾向にある。また一方ラインセンサ
は最近の情報処理技術の向上とあいまつてその性
能上に高速性、高感度特性などが要求されて来て
いる。
スタ駆動回路（CCDの転送パルス発生回路）や
信号電荷検出回路などのオンチツプ化はすでに行
われており、最近では信号処理回路のうちの簡単
なもの、例えばサンプルホールド回路などを一体
化してしまう傾向にある。また一方ラインセンサ
は最近の情報処理技術の向上とあいまつてその性
能上に高速性、高感度特性などが要求されて来て
いる。
第１図は従来の２系統の読み出し部B1，B2を
備えたラインセンサと、出力ダイオードＤに現れ
るその信号出力の検出回路の例である。照明され
た撮像対象物、例えば帳票上の描線等の横一列ず
つを光電変換によつて読み取る役割はＡに示した
感光部が行い、その中の奇数番目および偶数番目
の感光セル群中で生じた信号電荷群は図示しない
移送ゲートの動作によつてそれぞれの読み出し部
B1，B2を構成する例えば２相駆動型のCCDシフ
トレジスタ中の各ビツトに一挙に移送される。こ
れら２系統の信号電荷群は点線で示した電荷堰
CSで画定された各転送路内を、転送電極１１，
１２，１３，１４，１５……および２１，２２，
２３，２４，２５……に印加される第２図ａ，ｂ
に図示のごとき転送電圧φ1，φ2によつて矢印イ
およびロの方向にそれぞれ転送され、出力ゲート
OGの直下を交互に通過して出力ダイオードＤに
供給される。
備えたラインセンサと、出力ダイオードＤに現れ
るその信号出力の検出回路の例である。照明され
た撮像対象物、例えば帳票上の描線等の横一列ず
つを光電変換によつて読み取る役割はＡに示した
感光部が行い、その中の奇数番目および偶数番目
の感光セル群中で生じた信号電荷群は図示しない
移送ゲートの動作によつてそれぞれの読み出し部
B1，B2を構成する例えば２相駆動型のCCDシフ
トレジスタ中の各ビツトに一挙に移送される。こ
れら２系統の信号電荷群は点線で示した電荷堰
CSで画定された各転送路内を、転送電極１１，
１２，１３，１４，１５……および２１，２２，
２３，２４，２５……に印加される第２図ａ，ｂ
に図示のごとき転送電圧φ1，φ2によつて矢印イ
およびロの方向にそれぞれ転送され、出力ゲート
OGの直下を交互に通過して出力ダイオードＤに
供給される。
前記２系統の読み出し部B1，B2から交互に送
られて来た時系列としての信号電荷によつて同じ
く時系列としてもたらされる出力電圧は第１のソ
ースフオロワ増幅器１によつて逐次検出されるの
であるが、前記出力ダイオードＤに流入した１信
号電荷が検出されてしまつた後もなお残留してい
ると次に検出されるべき流入電荷と混ざり合つて
しまう。こうしたことを避けるため１回の電荷検
出が完了するたびごとにその残留電荷を除去して
おく必要があり、これを目的として出力ダイオー
ドＤにはリセツト電圧φRで駆動されるリセツト
用MOSトランジスタ（以下MOSTと略す）QR
を介して逆バイアス電圧が印加されている。
られて来た時系列としての信号電荷によつて同じ
く時系列としてもたらされる出力電圧は第１のソ
ースフオロワ増幅器１によつて逐次検出されるの
であるが、前記出力ダイオードＤに流入した１信
号電荷が検出されてしまつた後もなお残留してい
ると次に検出されるべき流入電荷と混ざり合つて
しまう。こうしたことを避けるため１回の電荷検
出が完了するたびごとにその残留電荷を除去して
おく必要があり、これを目的として出力ダイオー
ドＤにはリセツト電圧φRで駆動されるリセツト
用MOSトランジスタ（以下MOSTと略す）QR
を介して逆バイアス電圧が印加されている。
第２図ａ，ｂに図示した転送電圧φ1，φ2を用
いて上述の動作を示せば、例えば第１の読出し部
B1からの流入電荷の検出は第１相転送電圧φ1の
波形前半部の期間τ1で行い該電荷の除去（リセツ
ト）は同じ波形の後半部の期間τ2で行う。また、
第２の読み出し部B2からの流入電荷の検出は第
２相転送電圧φ2の前半の期間τ3で、またリセツト
は後半の期間τ4で行う。これは続いて第１および
第２の読み出し部から交互に流入してくる以後の
信号電荷に対しても同様であり、検出はそれぞれ
τ5，τ7……で行い、リセツトはτ6，τ8……で行
う。つまりリセツト電圧は第２図ｃに示したごと
くτ2，τ4，τ6，τ8……で印加されるゆえに、この
期間リセツトMOST・QRが導通状態となつて逆
電圧VRが出力ダイオードＤに加わる。
いて上述の動作を示せば、例えば第１の読出し部
B1からの流入電荷の検出は第１相転送電圧φ1の
波形前半部の期間τ1で行い該電荷の除去（リセツ
ト）は同じ波形の後半部の期間τ2で行う。また、
第２の読み出し部B2からの流入電荷の検出は第
２相転送電圧φ2の前半の期間τ3で、またリセツト
は後半の期間τ4で行う。これは続いて第１および
第２の読み出し部から交互に流入してくる以後の
信号電荷に対しても同様であり、検出はそれぞれ
τ5，τ7……で行い、リセツトはτ6，τ8……で行
う。つまりリセツト電圧は第２図ｃに示したごと
くτ2，τ4，τ6，τ8……で印加されるゆえに、この
期間リセツトMOST・QRが導通状態となつて逆
電圧VRが出力ダイオードＤに加わる。
ところで増幅器１は能動素子として働く
MOST・Q1と負荷として働くMOST・Q1Lから
なつているがその出力端子Ｐに現れる出力電圧
Voの波形は、MOST・Q1の導通時の抵抗と、こ
れにつながるスイツチ用MOST・QSHの存在に
よる寄生容量、配線容量ならびにMOST・Q2の
絶縁ゲート容量の影響で立ち上がりが急峻になら
ない。またMOST・Q1の遮断時には、負荷用
MOST・Q1Lの抵抗と前記の諸容量との影響で
出力電圧Voの立ち下がりも急峻とならず、第２
図ｄに示したごとき波形となる。ただし、
MOST・Q2は第２のソースフオロワ増幅器２の
能動素子であり、MOST・Q2Lは該能動素子の
負荷用MOST、そしてVDDは第１および第２のソ
ースフオロワ増幅器の電源電圧である。このよう
なことからリセツト電圧φRの繰返し周波数は第
２図からも明らかなように転送電圧φ1，φ2の繰
り返し周波数例えば10MHzの２倍にしなければな
らず、このため該電圧φRの継続時間は50ns程度
となる。また出力電圧Voは前に述べたようにパ
ルス列として表れるからこれをアナログ信号にす
るには該電圧に対してサンプルホールドを施さね
ばならない。このサンプルホールド回路（以下
Ｓ／Ｈ回路と略す）はMOST・Q1が遮断状態に
あるため、MOST・QSHとMOST・Q2の絶縁ゲ
ート容量ならびにMOST・Q1Lのコンダクタン
スによつて構成されるが約30nsの時定数を有す
る。信号は該Ｓ／Ｈ回路を通つたあと、即ち第２
のソースフオロワ回路２を通過した後に出力端子
Ｏに現れ、出力電圧はリセツト電圧VR上に重畳
した形となるが、第２図ｆでは理解の便宜のため
この電圧VRを省略すると共に該電圧VRを基準
レベルとし、振幅が負の極性方向に現れる信号電
圧Voのみを示した。
MOST・Q1と負荷として働くMOST・Q1Lから
なつているがその出力端子Ｐに現れる出力電圧
Voの波形は、MOST・Q1の導通時の抵抗と、こ
れにつながるスイツチ用MOST・QSHの存在に
よる寄生容量、配線容量ならびにMOST・Q2の
絶縁ゲート容量の影響で立ち上がりが急峻になら
ない。またMOST・Q1の遮断時には、負荷用
MOST・Q1Lの抵抗と前記の諸容量との影響で
出力電圧Voの立ち下がりも急峻とならず、第２
図ｄに示したごとき波形となる。ただし、
MOST・Q2は第２のソースフオロワ増幅器２の
能動素子であり、MOST・Q2Lは該能動素子の
負荷用MOST、そしてVDDは第１および第２のソ
ースフオロワ増幅器の電源電圧である。このよう
なことからリセツト電圧φRの繰返し周波数は第
２図からも明らかなように転送電圧φ1，φ2の繰
り返し周波数例えば10MHzの２倍にしなければな
らず、このため該電圧φRの継続時間は50ns程度
となる。また出力電圧Voは前に述べたようにパ
ルス列として表れるからこれをアナログ信号にす
るには該電圧に対してサンプルホールドを施さね
ばならない。このサンプルホールド回路（以下
Ｓ／Ｈ回路と略す）はMOST・Q1が遮断状態に
あるため、MOST・QSHとMOST・Q2の絶縁ゲ
ート容量ならびにMOST・Q1Lのコンダクタン
スによつて構成されるが約30nsの時定数を有す
る。信号は該Ｓ／Ｈ回路を通つたあと、即ち第２
のソースフオロワ回路２を通過した後に出力端子
Ｏに現れ、出力電圧はリセツト電圧VR上に重畳
した形となるが、第２図ｆでは理解の便宜のため
この電圧VRを省略すると共に該電圧VRを基準
レベルとし、振幅が負の極性方向に現れる信号電
圧Voのみを示した。
ところで第２図ｄの電圧Voにサンプルホール
ドを施すには該電圧の波形の前縁部に続く平坦部
Ｆが適当に広いことが必要であるが現実には前述
した理由から平坦部Ｆの狭い、ないしはほとんど
平坦部のない波形しか得られず、このため極めて
幅の狭いサンプリングパルスを発生する第１図に
図示のパルス発生回路３が入用となる。こうした
パルス発生回路３の構成には分周器や論理回路の
複雑な組合せが必要であり、これを前記のライン
センサと同一の半導体基板上で一体化するには回
路が複雑になり、困難が生ずる。その上、電圧
Voの平坦部がこのように狭いとサンプリングパ
ルスの設定タイミングが極めて困難なものとな
る。
ドを施すには該電圧の波形の前縁部に続く平坦部
Ｆが適当に広いことが必要であるが現実には前述
した理由から平坦部Ｆの狭い、ないしはほとんど
平坦部のない波形しか得られず、このため極めて
幅の狭いサンプリングパルスを発生する第１図に
図示のパルス発生回路３が入用となる。こうした
パルス発生回路３の構成には分周器や論理回路の
複雑な組合せが必要であり、これを前記のライン
センサと同一の半導体基板上で一体化するには回
路が複雑になり、困難が生ずる。その上、電圧
Voの平坦部がこのように狭いとサンプリングパ
ルスの設定タイミングが極めて困難なものとな
る。
本発明は上記のような困難に鑑みてなされたも
のでこの問題を解決するためにセンサの読み出し
部B1，B2中の各転送電荷を１つの出力ダイオー
ドに集めずに、別個に用意された各出力ダイオー
ドに取り出し、これら各ダイオードにそれぞれ接
続された初段増幅器で検出し、サンプルホールド
をほどこした後に第１および第２系統の各信号を
組み合わせるようにした新しい信号電荷検出回路
を提供するものであつて以下図面を用いてその詳
細について述べる。
のでこの問題を解決するためにセンサの読み出し
部B1，B2中の各転送電荷を１つの出力ダイオー
ドに集めずに、別個に用意された各出力ダイオー
ドに取り出し、これら各ダイオードにそれぞれ接
続された初段増幅器で検出し、サンプルホールド
をほどこした後に第１および第２系統の各信号を
組み合わせるようにした新しい信号電荷検出回路
を提供するものであつて以下図面を用いてその詳
細について述べる。
第３図は本発明に係るラインセンサの好ましい
信号検出回路の一実施例を示したもの、また第４
図は該回路における諸電圧のタイミングチヤート
であつてそれぞれ前記第１図、第２図と同等の部
位には同一記号を付して示してある。
信号検出回路の一実施例を示したもの、また第４
図は該回路における諸電圧のタイミングチヤート
であつてそれぞれ前記第１図、第２図と同等の部
位には同一記号を付して示してある。
まず感光部Ａ内の奇数番目、偶数番目の各セル
群中の電荷は図示しない移送ゲートの働きによつ
て各読み出し部B1，B2を構成するCCDシフトレ
ジスタ中の各ビツトに一挙に移される。これら２
系統の信号電荷はそれぞれ矢印イおよびロの方向
に転送された出力ゲートOG直下を通過してそれ
ぞれの読み出し部B1，B2が有する出力ダイオー
ドD1とD2に流入する。まず第１系統の信号電荷
は時刻t1〜t2，t5〜t6，……なる期間にリセツト
用MOST・QR1に印加されるリセツト電圧φR1に
よつてリセツトされ、該リセツト電圧φR1が低レ
ベルに戻つたt2〜t5，t6〜t9……なる期間に第１
の増幅器１Ａによつて検出されて該増幅器の出力
端子P1にVo1として現れる。また第２系統の信号
電荷は時刻t3〜t4，t7〜t8……なる期間にリセツ
ト用MOST・QR2に印加されるリセツト電圧φR2
によつてリセツトされ、該リセツト電圧φR2が低
レベルに戻つたt4〜t7，t8〜t11……なる期間に第
２の増幅器１Ｂによつて検出されて該増幅器の出
力端子P2にVo2として現れる。
群中の電荷は図示しない移送ゲートの働きによつ
て各読み出し部B1，B2を構成するCCDシフトレ
ジスタ中の各ビツトに一挙に移される。これら２
系統の信号電荷はそれぞれ矢印イおよびロの方向
に転送された出力ゲートOG直下を通過してそれ
ぞれの読み出し部B1，B2が有する出力ダイオー
ドD1とD2に流入する。まず第１系統の信号電荷
は時刻t1〜t2，t5〜t6，……なる期間にリセツト
用MOST・QR1に印加されるリセツト電圧φR1に
よつてリセツトされ、該リセツト電圧φR1が低レ
ベルに戻つたt2〜t5，t6〜t9……なる期間に第１
の増幅器１Ａによつて検出されて該増幅器の出力
端子P1にVo1として現れる。また第２系統の信号
電荷は時刻t3〜t4，t7〜t8……なる期間にリセツ
ト用MOST・QR2に印加されるリセツト電圧φR2
によつてリセツトされ、該リセツト電圧φR2が低
レベルに戻つたt4〜t7，t8〜t11……なる期間に第
２の増幅器１Ｂによつて検出されて該増幅器の出
力端子P2にVo2として現れる。
各出力電圧Vo1，Vo2はこのように別個の増幅
器１Ａ，１Ｂによつて独立に取出されているた
め、繰返し周波数は第２図に示した出力電圧Vo
に比べて半分即ち転送電圧φ1，φ2の繰返し周波
数に同じとなつている。そしてこのため第４図
ｅ，ｆに見られるごとく、電圧Vo1の平坦部F11，
F12……ならびに電圧Vo2の平坦部の継続期間
F21，F22は充分に広くなつており、このためサン
プリングパルスの幅は比較的広くてもサンプルホ
ールドが施しやすくなつている。したがつてサン
プリングパルス幅を充分狭くするために該パルス
発生器回路を複雑なものにする必要はなくなり、
該回路の規模が大型化するおそれがない。第４図
ｇは上述第１系統および第２系統の出力電圧
Vo1，Vo2にそれぞれサンプリングを施した後、
第３図に示したＳ点において合成し、該合成点Ｓ
に接続された第２段目のソースフオロワ増幅器２
で上記のサンプルホールド済みの合成電圧を検出
した後、該増幅器の負荷用MOST・Q2Lの両端
に現れる最終出力電圧VSHの波形を示したもの
である。
器１Ａ，１Ｂによつて独立に取出されているた
め、繰返し周波数は第２図に示した出力電圧Vo
に比べて半分即ち転送電圧φ1，φ2の繰返し周波
数に同じとなつている。そしてこのため第４図
ｅ，ｆに見られるごとく、電圧Vo1の平坦部F11，
F12……ならびに電圧Vo2の平坦部の継続期間
F21，F22は充分に広くなつており、このためサン
プリングパルスの幅は比較的広くてもサンプルホ
ールドが施しやすくなつている。したがつてサン
プリングパルス幅を充分狭くするために該パルス
発生器回路を複雑なものにする必要はなくなり、
該回路の規模が大型化するおそれがない。第４図
ｇは上述第１系統および第２系統の出力電圧
Vo1，Vo2にそれぞれサンプリングを施した後、
第３図に示したＳ点において合成し、該合成点Ｓ
に接続された第２段目のソースフオロワ増幅器２
で上記のサンプルホールド済みの合成電圧を検出
した後、該増幅器の負荷用MOST・Q2Lの両端
に現れる最終出力電圧VSHの波形を示したもの
である。
この回路の大きな長所として指摘できること
は、第４図のタイミングダイアグラムから容易に
判断できるごとく、サンプリングパルスとしてリ
セツト電圧をそのまま流用できる点である。すな
わち時刻t3〜t4，t7〜t8……の間持続する第２リ
セツト電圧φR2は第１出力電圧Vo1が前縁におい
て立ち上がつた後のt3〜t5，t7〜t9……の間継続
する各平坦部F11，F12，……内にあるから該リセ
ツト電圧φR2で第１出力電圧Vo1を充分サンプリ
ングできる。そして時刻t5〜t6，t9〜t10の間持続
する第１リセツト電圧φR1は第２出力電圧Vo2の
前縁部に引きつづいてt5〜t7，t9〜t11，……なる
期間継続する各平坦部F21，F22，……内にあるた
め、該電圧φR1で第２出力電圧Vo2を充分サンプ
リングできる。ちなみにこの検出回路は、３相以
上の転送電圧で駆動される３個以上のCCDを読
出し部としたラインセンサにも、さらにラインセ
ンサ以外の機能素子にも適用可能である。ただし
その場合には読出し部の数に応じてサンプルホー
ルド用MOSTを３個以上組合わせて各読出し部
からの信号の合成を行えばよい。本発明に係るラ
インセンサの信号電荷検出回路は以上に述べたご
とく、サンプリングが容易であり、しかもサンプ
リングパルスとしてリセツト電圧をそのまま利用
できるため高性能のサンプリングパルス発生器を
省略することができる。このため工程数の減少、
チツプサイズの小型が実現でき、高速動作に適し
たものとなしうるため、実用上極めて大なる効果
が期待できる。
は、第４図のタイミングダイアグラムから容易に
判断できるごとく、サンプリングパルスとしてリ
セツト電圧をそのまま流用できる点である。すな
わち時刻t3〜t4，t7〜t8……の間持続する第２リ
セツト電圧φR2は第１出力電圧Vo1が前縁におい
て立ち上がつた後のt3〜t5，t7〜t9……の間継続
する各平坦部F11，F12，……内にあるから該リセ
ツト電圧φR2で第１出力電圧Vo1を充分サンプリ
ングできる。そして時刻t5〜t6，t9〜t10の間持続
する第１リセツト電圧φR1は第２出力電圧Vo2の
前縁部に引きつづいてt5〜t7，t9〜t11，……なる
期間継続する各平坦部F21，F22，……内にあるた
め、該電圧φR1で第２出力電圧Vo2を充分サンプ
リングできる。ちなみにこの検出回路は、３相以
上の転送電圧で駆動される３個以上のCCDを読
出し部としたラインセンサにも、さらにラインセ
ンサ以外の機能素子にも適用可能である。ただし
その場合には読出し部の数に応じてサンプルホー
ルド用MOSTを３個以上組合わせて各読出し部
からの信号の合成を行えばよい。本発明に係るラ
インセンサの信号電荷検出回路は以上に述べたご
とく、サンプリングが容易であり、しかもサンプ
リングパルスとしてリセツト電圧をそのまま利用
できるため高性能のサンプリングパルス発生器を
省略することができる。このため工程数の減少、
チツプサイズの小型が実現でき、高速動作に適し
たものとなしうるため、実用上極めて大なる効果
が期待できる。
第１図は従来のラインセンサの要部とその信号
電荷検出回路を示す図、第２図は該回路中の各部
印加電圧を示すタイミングダイヤグラム、第３図
は本発明に係るラインセンサの要部とその信号電
荷検出回路を示す図、第４図は該回路中の各部印
加電圧を示すタイミングダイヤグラムである。 １，１Ａ，１Ｂ：第１段目のソースフオロワ増
幅器、２：第２段目のソースフオロワ増幅器、
３：サンプルパルス発生回路、１１，１２，１
３，１４，１５……，２１，２２，２３，２４，
２５……：CCD転送電極、Ａ：感光部、B1，
B2：読み出し部、Ｄ，D1，D2：出力ダイオード、
Ｏ：最終出力端子、Ｐ，P1，P2：第１段ソース
フオロワ増幅器の出力端子、Q1，Q2，Q1L，
Q2L，Q11，Q21，Q12，Q22，QSH1，QSHz，QR，
QR1，QR2：MOSトランジスタ、φR，φR1，
φR2：リセツト電圧、φSH，φSH1，φSH2：サンプリ
ング電圧。
電荷検出回路を示す図、第２図は該回路中の各部
印加電圧を示すタイミングダイヤグラム、第３図
は本発明に係るラインセンサの要部とその信号電
荷検出回路を示す図、第４図は該回路中の各部印
加電圧を示すタイミングダイヤグラムである。 １，１Ａ，１Ｂ：第１段目のソースフオロワ増
幅器、２：第２段目のソースフオロワ増幅器、
３：サンプルパルス発生回路、１１，１２，１
３，１４，１５……，２１，２２，２３，２４，
２５……：CCD転送電極、Ａ：感光部、B1，
B2：読み出し部、Ｄ，D1，D2：出力ダイオード、
Ｏ：最終出力端子、Ｐ，P1，P2：第１段ソース
フオロワ増幅器の出力端子、Q1，Q2，Q1L，
Q2L，Q11，Q21，Q12，Q22，QSH1，QSHz，QR，
QR1，QR2：MOSトランジスタ、φR，φR1，
φR2：リセツト電圧、φSH，φSH1，φSH2：サンプリ
ング電圧。
Claims (1)
- １ 光電変換によつて信号電荷を発生する複数の
受光セルからなる感光部と、該感光部の奇数番目
の受光セルの信号電荷と偶数番目の受光セルの信
号電荷を別々に転送して時系列として出力する２
系統の読み出し部とで構成されたラインセンサに
おいて、各読み出し部に出力ダイオード、そのリ
セツト手段、ならびに初段増幅手段で構成された
検出回路をそれぞれ接続するとともに、該各検出
回路の出力側にそれぞれサンプルホールド回路を
接続し、かつ一方の検出回路のリセツト手段に対
するリセツトパルスに一致する関係で他方の検出
回路に連なるサンプルホールド回路にサンプリン
グパルスを交互に供給し、両サンプルホールド回
路の出力信号を合成して単一系統の出力として取
り出すことを特徴とするラインセンサの信号電荷
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222179A JPS5636272A (en) | 1979-08-31 | 1979-08-31 | Signal charge detecting circuit of line sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11222179A JPS5636272A (en) | 1979-08-31 | 1979-08-31 | Signal charge detecting circuit of line sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5636272A JPS5636272A (en) | 1981-04-09 |
| JPS6337995B2 true JPS6337995B2 (ja) | 1988-07-27 |
Family
ID=14581276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222179A Granted JPS5636272A (en) | 1979-08-31 | 1979-08-31 | Signal charge detecting circuit of line sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5636272A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
| US4985758A (en) * | 1982-12-07 | 1991-01-15 | Canon Kabushiki Kaisha | Signal processing system having selected output from plural readout devices |
| US4814861A (en) * | 1985-07-10 | 1989-03-21 | Canon Kabushiki Kaisha | Signal processing apparatus with independent gain control for chrominance and color signals |
| EP0282557B1 (en) * | 1986-09-18 | 1993-12-15 | EASTMAN KODAK COMPANY (a New Jersey corporation) | Output circuit for image sensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5134252A (ja) * | 1974-09-17 | 1976-03-23 | Kuraray Co | Gomusoseibutsu |
-
1979
- 1979-08-31 JP JP11222179A patent/JPS5636272A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5636272A (en) | 1981-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| US4672453A (en) | Contact type image sensor and driving method therefor | |
| JP3947634B2 (ja) | 高速ｃｍｏｓ画像列相関二重サンプリング回路 | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| JPS5958306A (ja) | 距離計 | |
| US20010033337A1 (en) | Image pickup apparatus | |
| JPH0340997B2 (ja) | ||
| EP0352767B1 (en) | Solid-state image pickup device having shared output line for photoelectric conversion voltage | |
| US5315114A (en) | Integrated circuit detector array incorporating bucket brigade devices for time delay and integration | |
| US4779005A (en) | Multiple detector viewing of pixels using parallel time delay and integration circuitry | |
| EP0395142B1 (en) | Sensor circuit for correlated double signal sampling | |
| US20030223003A1 (en) | Fast and low-power multiplexing circuit and use thereof in imaging devices | |
| JPS59160374A (ja) | 光電変換装置 | |
| JP4489850B2 (ja) | 固体撮像装置 | |
| JPH10173859A (ja) | アナログ信号処理回路 | |
| JPH11225289A (ja) | エッジ検出用固体撮像装置、並びに固体撮像装置の駆動によるエッジ検出方法 | |
| JPS6337995B2 (ja) | ||
| US4775798A (en) | Device for detection with time delay and phase integration | |
| JP2003244397A (ja) | イメージセンサー | |
| JPH0211073A (ja) | 電荷注入装置 | |
| US7872674B2 (en) | Solid-state imaging device and method of operating solid-state imaging device | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| US6545776B1 (en) | Image sensor IC, facsimile apparatus and image scanner apparatus using the image sensor ICS | |
| JPH0147051B2 (ja) | ||
| JPH0310562A (ja) | 信号補正装置 |