JPS6338142B2 - - Google Patents
Info
- Publication number
- JPS6338142B2 JPS6338142B2 JP56047907A JP4790781A JPS6338142B2 JP S6338142 B2 JPS6338142 B2 JP S6338142B2 JP 56047907 A JP56047907 A JP 56047907A JP 4790781 A JP4790781 A JP 4790781A JP S6338142 B2 JPS6338142 B2 JP S6338142B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- input
- signal
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010363 phase shift Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル位相復調に用いられる、遅
延検波方式に関する。
延検波方式に関する。
遅延検波方式は回路構成が簡単である長所を有
するが、搬送波周波数の変動あるいは、遅延回路
の温度変動により余剰位相推移を生じ、このため
復調信号にレベル変動をもたらし伝送品質を劣化
させる欠点を有する。
するが、搬送波周波数の変動あるいは、遅延回路
の温度変動により余剰位相推移を生じ、このため
復調信号にレベル変動をもたらし伝送品質を劣化
させる欠点を有する。
本発明はこの点を改良するもので、入力搬送波
周波数や遅延回路の遅延時間が変動してもこれを
補償することができ、これによる復調信号のレベ
ル変動を防止することができ、伝送品質を向上す
ることができる遅延検波回路を提供することを目
的とする。
周波数や遅延回路の遅延時間が変動してもこれを
補償することができ、これによる復調信号のレベ
ル変動を防止することができ、伝送品質を向上す
ることができる遅延検波回路を提供することを目
的とする。
本発明は、入力信号を三つに分岐する信号分岐
回路と、この信号分岐回路の第一の出力が接続さ
れる遅延回路と、この遅延回路の出力が接続され
制御入力に対応して出力の位相が変化する可変移
相器と、この可変移相器の出力を第一の入力とし
前記信号分岐回路の第二の出力を第二の入力とす
る位相検波器と、前記信号分岐回路の第三の出力
を入力としπ／２だけ位相を推移させるπ／２移
相器と、この移相器の出力を第一の入力とし前記
可変移相器の出力を第二の入力として両入力の位
相を比較する制御信号検出器と、前記位相検波器
の出力をこの制御信号検出器の出力により開閉す
るスイツチ回路と、このスイツチ回路の出力を入
力とし出力が前記可変移相器の制御入力に与えら
れる低域波器とを備えたことを特徴とする。
回路と、この信号分岐回路の第一の出力が接続さ
れる遅延回路と、この遅延回路の出力が接続され
制御入力に対応して出力の位相が変化する可変移
相器と、この可変移相器の出力を第一の入力とし
前記信号分岐回路の第二の出力を第二の入力とす
る位相検波器と、前記信号分岐回路の第三の出力
を入力としπ／２だけ位相を推移させるπ／２移
相器と、この移相器の出力を第一の入力とし前記
可変移相器の出力を第二の入力として両入力の位
相を比較する制御信号検出器と、前記位相検波器
の出力をこの制御信号検出器の出力により開閉す
るスイツチ回路と、このスイツチ回路の出力を入
力とし出力が前記可変移相器の制御入力に与えら
れる低域波器とを備えたことを特徴とする。
また、本発明は、位相検波器および制御信号検
出器が復調すべき信号の相数に対応して複数個設
けられ、前記位相検波器の第一の入力および上記
制御信号検出器の第二の入力には復調すべき信号
の各位相に対応する移相量を与える移相器を介し
て可変移相器の出力が与えられるように構成され
ることがよい。
出器が復調すべき信号の相数に対応して複数個設
けられ、前記位相検波器の第一の入力および上記
制御信号検出器の第二の入力には復調すべき信号
の各位相に対応する移相量を与える移相器を介し
て可変移相器の出力が与えられるように構成され
ることがよい。
また、本発明は、入力信号を三つに分岐する信
号分岐回路と、この信号分岐回路の第一の出力が
接続される遅延回路と、この遅延回路の出力が接
続され制御入力に対応して出力の位相が変化する
可変移相器と、この可変移相器の出力を第一の入
力とし前記信号分岐回路の第二の出力を第二の入
力とする位相検波器と、前記信号分岐回路の第三
の出力を入力としπ／２だけ位相を推移させる
π／２移相器と、この移相器の出力信号に前記位
相検波器の出力によりデイジタル位相変調を施す
デイジタル位相変調器と、このデイジタル位相変
調器の出力を第一の入力とし前記可変移相器の出
力を第二の入力として両入力の位相を比較する制
御信号検出器と、この制御信号検出器の出力を入
力とし出力が前記可変移相器の制御入力に与えら
れる低域波器とを備えたことを特徴とする。
号分岐回路と、この信号分岐回路の第一の出力が
接続される遅延回路と、この遅延回路の出力が接
続され制御入力に対応して出力の位相が変化する
可変移相器と、この可変移相器の出力を第一の入
力とし前記信号分岐回路の第二の出力を第二の入
力とする位相検波器と、前記信号分岐回路の第三
の出力を入力としπ／２だけ位相を推移させる
π／２移相器と、この移相器の出力信号に前記位
相検波器の出力によりデイジタル位相変調を施す
デイジタル位相変調器と、このデイジタル位相変
調器の出力を第一の入力とし前記可変移相器の出
力を第二の入力として両入力の位相を比較する制
御信号検出器と、この制御信号検出器の出力を入
力とし出力が前記可変移相器の制御入力に与えら
れる低域波器とを備えたことを特徴とする。
また、本発明は、位相検波器が復調すべき信号
の相数に対応して複数個設けられ、この位相検波
器の第一の入力には復調すべき信号の各位相に対
応する移相量を与える移相器を介して可変移相器
の出力が与えられるように構成されることが好ま
しい。
の相数に対応して複数個設けられ、この位相検波
器の第一の入力には復調すべき信号の各位相に対
応する移相量を与える移相器を介して可変移相器
の出力が与えられるように構成されることが好ま
しい。
また、本発明は、入力信号を三つに分岐する信
号分岐回路と、この信号分岐回路の第一の出力が
接続される遅延回路と、この遅延回路の出力が接
続され制御入力に対応して出力の位相が変化する
可変移相器と、この可変移相器の出力を第一の入
力とし前記信号分岐回路の第二の出力を第二の入
力とする位相検波器と、前記信号分岐回路の第三
の出力を入力としπ／２だけ位相を推移させる
π／２移相器と、前記可変移相器の出力を入力と
しこの入力に前記位相検波器の出力によりデイジ
タル位相変調を施すデイジタル位相変調器と、こ
のデイジタル位相変調器の出力を第一の入力とし
前記π／２移相器の出力を第二の入力とする制御
信号検出器と、この制御信号検出器の出力を入力
とし出力が前記可変移相器の制御入力に接続され
た低域波器とを備えたことを特徴とする。
号分岐回路と、この信号分岐回路の第一の出力が
接続される遅延回路と、この遅延回路の出力が接
続され制御入力に対応して出力の位相が変化する
可変移相器と、この可変移相器の出力を第一の入
力とし前記信号分岐回路の第二の出力を第二の入
力とする位相検波器と、前記信号分岐回路の第三
の出力を入力としπ／２だけ位相を推移させる
π／２移相器と、前記可変移相器の出力を入力と
しこの入力に前記位相検波器の出力によりデイジ
タル位相変調を施すデイジタル位相変調器と、こ
のデイジタル位相変調器の出力を第一の入力とし
前記π／２移相器の出力を第二の入力とする制御
信号検出器と、この制御信号検出器の出力を入力
とし出力が前記可変移相器の制御入力に接続され
た低域波器とを備えたことを特徴とする。
また、本発明は、位相検波器が復調すべき信号
の相数に対応して複数個設けられ、この位相検波
器の第一の入力には復調すべき信号の各位相に対
応する移相量を与える移相器を介して可変移相器
の出力が与えられるように構成されることが好ま
しい。
の相数に対応して複数個設けられ、この位相検波
器の第一の入力には復調すべき信号の各位相に対
応する移相量を与える移相器を介して可変移相器
の出力が与えられるように構成されることが好ま
しい。
また、本発明は、遅延回路と可変移相器とが１
個の可変遅延回路で構成されることが好ましい。
個の可変遅延回路で構成されることが好ましい。
このことを図面に基づいて詳しく説明する。第
１図は、従来例のＮ値デイジタル遅延位相検波回
路（Ｎは２の倍数）の要部ブロツク構成図であ
る。
１図は、従来例のＮ値デイジタル遅延位相検波回
路（Ｎは２の倍数）の要部ブロツク構成図であ
る。
入力信号ａは信号分岐回路１に導かれ、この信
号分岐回路１の１つの出力b1は位相検波器２の入
力に導かれている。また、信号分岐回路１の他の
出力信号b2はＴ秒の遅延を与える遅延回路３を経
由して、その出力信号ｃは前記位相検波器２の他
方の入力に導かれる。この位相検波器２からの出
力信号ｄが本回路の復調信号とされる。
号分岐回路１の１つの出力b1は位相検波器２の入
力に導かれている。また、信号分岐回路１の他の
出力信号b2はＴ秒の遅延を与える遅延回路３を経
由して、その出力信号ｃは前記位相検波器２の他
方の入力に導かれる。この位相検波器２からの出
力信号ｄが本回路の復調信号とされる。
このような従来例回路の動作を説明すると、信
号分岐回路１の１つの出力信号b2は遅延回路３に
印加され、Ｔ秒遅延させられる。遅延回路３の出
力信号ｃと、信号分岐回路１のもう１つの出力信
号b1は位相検波器２で位相比較され、復調信号ｄ
となる。
号分岐回路１の１つの出力信号b2は遅延回路３に
印加され、Ｔ秒遅延させられる。遅延回路３の出
力信号ｃと、信号分岐回路１のもう１つの出力信
号b1は位相検波器２で位相比較され、復調信号ｄ
となる。
ここで、信号b1を
Esin（ωcｔ＋φ（ｔ））
とすると、遅延回路３の出力信号ｃは
Esin（ωc（ｔ−Ｔ）＋φ（ｔ−Ｔ））
となる。これによる復調信号は
sin（ωcＴ＋φ（ｔ）−φ（ｔ−Ｔ））
に比例した信号となる。ここに
ωc＝2πfc
（fcは搬送波周波数）
である。このように搬送波周波数に変動がある場
合には、復調信号ｄの位相は搬送波周波数に従つ
て変動することになる。
合には、復調信号ｄの位相は搬送波周波数に従つ
て変動することになる。
第２図は、本発明回路の第一実施例を示す要部
ブロツク構成図である。第１図で示した従来例と
比較すると、可変移相器５、π/2移相器６、制御
信号検出器７、スイツチ回路８および低域波器
９により、入力搬送波周波数および遅延回路の遅
延時間の変動を検出し補正する回路を構成しとこ
ろに特徴がある。
ブロツク構成図である。第１図で示した従来例と
比較すると、可変移相器５、π/2移相器６、制御
信号検出器７、スイツチ回路８および低域波器
９により、入力搬送波周波数および遅延回路の遅
延時間の変動を検出し補正する回路を構成しとこ
ろに特徴がある。
すなわち、入力信号ａは信号分岐回路１に導か
れている。この信号分岐回路１の１つの出力信号
b1は位相検波器２に導かれている。また、信号分
岐回路１の他の出力信号b2はＴ秒の遅延を与える
遅延回路３に導かれている。この遅延回路３の出
力信号ｃは可変移相器５に導かれている。この可
変移相器５の出力信号ｅは前記位相検波器２に導
かれている。さらに、信号分岐回路１の他の出力
信号b3はπ／２移相器６に導かれている。このπ／２移 相器６の出力信号ｆは、制御信号検出器７に導か
れている。この制御信号検出器７には前記可変移
相器５の出力信号ｅが導かれている。
れている。この信号分岐回路１の１つの出力信号
b1は位相検波器２に導かれている。また、信号分
岐回路１の他の出力信号b2はＴ秒の遅延を与える
遅延回路３に導かれている。この遅延回路３の出
力信号ｃは可変移相器５に導かれている。この可
変移相器５の出力信号ｅは前記位相検波器２に導
かれている。さらに、信号分岐回路１の他の出力
信号b3はπ／２移相器６に導かれている。このπ／２移 相器６の出力信号ｆは、制御信号検出器７に導か
れている。この制御信号検出器７には前記可変移
相器５の出力信号ｅが導かれている。
この制御信号検出器７の出力信号ｇはスイツチ
回路８を介して低域波器９に導かれている。こ
のスイツチ回路８には前記位相検波器２の出力信
号ｄが制御信号として導かれている。また、上記
低域波器９の出力信号ｈは前記可変移相器５の
制御信号として導かれている。
回路８を介して低域波器９に導かれている。こ
のスイツチ回路８には前記位相検波器２の出力信
号ｄが制御信号として導かれている。また、上記
低域波器９の出力信号ｈは前記可変移相器５の
制御信号として導かれている。
このような回路構成で本発明の特徴ある動作を
説明する。
説明する。
いま、入力信号ａを
Esin（ωcｔ＋φ（ｔ））
とすると、信号分岐回路１の出力信号b1，b2およ
びb3は E′sin（ωcｔ＋φ（ｔ）） と表わしても一般性は失なわれない。この入力信
号ａは信号分岐回路１に印加される。信号分岐回
路１の出力信号b2は遅延回路３でＴ秒遅延され、
その出力信号ｃが E′sin（ωc（ｔ−Ｔ）＋φ（ｔ−Ｔ）） となる。この出力信号ｃは可変移相器５で位相が
φv変化させられ、その出力信号ｅは E′sin（ωc（ｔ−Ｔ）＋φ（ｔ−Ｔ）−φv） となる。信号分岐回路１の他の１つの出力信号b1
と可変移相器５からの出力信号ｅは位相検波器２
で復調されて、その出力信号ｄの電圧をVdとす
ると、 Vd∝sin｛ωcＴ＋φ（ｔ）−φ（ｔ−Ｔ）−φv｝
……(1) となる。
びb3は E′sin（ωcｔ＋φ（ｔ）） と表わしても一般性は失なわれない。この入力信
号ａは信号分岐回路１に印加される。信号分岐回
路１の出力信号b2は遅延回路３でＴ秒遅延され、
その出力信号ｃが E′sin（ωc（ｔ−Ｔ）＋φ（ｔ−Ｔ）） となる。この出力信号ｃは可変移相器５で位相が
φv変化させられ、その出力信号ｅは E′sin（ωc（ｔ−Ｔ）＋φ（ｔ−Ｔ）−φv） となる。信号分岐回路１の他の１つの出力信号b1
と可変移相器５からの出力信号ｅは位相検波器２
で復調されて、その出力信号ｄの電圧をVdとす
ると、 Vd∝sin｛ωcＴ＋φ（ｔ）−φ（ｔ−Ｔ）−φv｝
……(1) となる。
一方、信号分岐回路１の出力信号のうちb3はπ/
２移相器６で移相され、その出力信号ｔは E′cos｛ωcｔ＋φ（ｔ）｝ となる。この出力信号ｆと出力信号ｅとが位相検
波器として動作する制御信号検出器７で位相検波
され、その出力信号ｇは Vg＝E′sin｛ωcＴ＋φ（Ｔ）−φ（Ｔ−ｔ）−φv｝
……(2) となる。
２移相器６で移相され、その出力信号ｔは E′cos｛ωcｔ＋φ（ｔ）｝ となる。この出力信号ｆと出力信号ｅとが位相検
波器として動作する制御信号検出器７で位相検波
され、その出力信号ｇは Vg＝E′sin｛ωcＴ＋φ（Ｔ）−φ（Ｔ−ｔ）−φv｝
……(2) となる。
いま、前記(1)式のωcｔ−φvを零とするように
適当に選ぶことにより出力信号ｄの電圧Vd極性
はほぼsin｛φ（ｔ）−φ（ｔ−Ｔ）｝の極性で決定さ
れる。したがつて、出力信号ｄより第(2)式に示す
信号ｇをスイツチングすることにより、ほぼ sin｛ωcＴ−φv｝ に比例した出力信号ｇを得ることができる。
適当に選ぶことにより出力信号ｄの電圧Vd極性
はほぼsin｛φ（ｔ）−φ（ｔ−Ｔ）｝の極性で決定さ
れる。したがつて、出力信号ｄより第(2)式に示す
信号ｇをスイツチングすることにより、ほぼ sin｛ωcＴ−φv｝ に比例した出力信号ｇを得ることができる。
ここで
ωcＴ−φv2nπ（ｎは整数）
の場合には出力信号ｇは
ωcＴ−φvに比例する。
したがつて、この出力信号ｇのある雑音成分等
を低域波器９で除去した出力信号ｈをVhとす
れば、Vhは Vh＝K1（ωcＴ−φv） となる。この出力信号Vhで可変移相器５の可変
移相量φvをVhに比例して変化させると、 φv＝K2Vh＝K1K2（ωcＴ−φv） となる。すなわち、 ωcＴ−φv＝ωcＴ／１＋K1K2 となる。したがつて K1K2≫１ と選ぶことによりωcＴ−φvを常に十分小さくす
ることができ、入力搬送波周波数ωcおよび遅延
回路３の遅延時間Ｔの変動に対する影響を防止す
ることができる。
を低域波器９で除去した出力信号ｈをVhとす
れば、Vhは Vh＝K1（ωcＴ−φv） となる。この出力信号Vhで可変移相器５の可変
移相量φvをVhに比例して変化させると、 φv＝K2Vh＝K1K2（ωcＴ−φv） となる。すなわち、 ωcＴ−φv＝ωcＴ／１＋K1K2 となる。したがつて K1K2≫１ と選ぶことによりωcＴ−φvを常に十分小さくす
ることができ、入力搬送波周波数ωcおよび遅延
回路３の遅延時間Ｔの変動に対する影響を防止す
ることができる。
第３図は、本発明回路の第二実施例を示す要部
ブロツク構成図である。第一実施例と比較する
と、スイツチ回路８を省き、π/2移相器６の出力
信号ｆを位相検波器２の出力信号ｄの極性によ
り、デイジタル変調するデイジタル位相変調器１
０を設けて制御信号検出器７の出力信号ｇを得る
よう構成したところに特徴がある。
ブロツク構成図である。第一実施例と比較する
と、スイツチ回路８を省き、π/2移相器６の出力
信号ｆを位相検波器２の出力信号ｄの極性によ
り、デイジタル変調するデイジタル位相変調器１
０を設けて制御信号検出器７の出力信号ｇを得る
よう構成したところに特徴がある。
他の点については第一実施例と同様であるので
説明の繰返しを省く。
説明の繰返しを省く。
第４図は本発明回路の第三実施例を示す要部ブ
ロツク構成図である。第一実施例と比較すると、
スイツチ回路８を省き、可変移相器５の出力信号
ｅを位相検波器２の出力信号ｄの極性により、デ
イジタル変調するデイジタル位相変調器１０を設
けて制御信号検出器７の出力信号ｇを得るよう構
成したところに特徴がある。
ロツク構成図である。第一実施例と比較すると、
スイツチ回路８を省き、可変移相器５の出力信号
ｅを位相検波器２の出力信号ｄの極性により、デ
イジタル変調するデイジタル位相変調器１０を設
けて制御信号検出器７の出力信号ｇを得るよう構
成したところに特徴がある。
他の点については、第一実施例と同様であるの
で説明の繰返しを省く。
で説明の繰返しを省く。
第５図は、本発明第四実施例の要部ブロツク構
成図である。この実施例は４相位相変調信号に対
する遅延検波回路であつて、前述の第一実施例に
対応するものである。この実施例は、信号分岐回
路１の一つの出力b1を２個の位相検波器２および
２′に与え、さらに可変移相器５の出力を移相器
１２および１２′で移相させ位相検波器２および
２′にそれぞれ与えるとともに、π/2移相器６の
出力を制御信号検出器７および７′に与えたとこ
ろに特徴がある。
成図である。この実施例は４相位相変調信号に対
する遅延検波回路であつて、前述の第一実施例に
対応するものである。この実施例は、信号分岐回
路１の一つの出力b1を２個の位相検波器２および
２′に与え、さらに可変移相器５の出力を移相器
１２および１２′で移相させ位相検波器２および
２′にそれぞれ与えるとともに、π/2移相器６の
出力を制御信号検出器７および７′に与えたとこ
ろに特徴がある。
このように構成することにより、４相位相変調
信号に対して、前述と同様の原理に基く復調を行
うことができる。
信号に対して、前述と同様の原理に基く復調を行
うことができる。
さらに、相数が増加する場合についても、同様
に実施することができる。
に実施することができる。
以上説明したように本発明によれば、入力搬送
波周波数や遅延回路の遅延時間が変動してもその
影響をうけることが少なく復調信号レベルを安定
にすることができる効果を有する。
波周波数や遅延回路の遅延時間が変動してもその
影響をうけることが少なく復調信号レベルを安定
にすることができる効果を有する。
第１図は従来例回路の要部ブロツク構成図。第
２図は本発明回路の第一実施例要部ブロツク構成
図。第３図は本発明回路の第二実施例要部ブロツ
ク構成図。第４図は本発明回路の第三実施例要部
ブロツク構成図。第５図は本発明回路の第四実施
例要部ブロツク構成図。 １……信号分岐回路、２，２′……位相検波器、
３……遅延回路、５……可変移相器、６……π/2
移相器、７，７′……制御信号検出器、８……ス
イツチ回路、９……低域波器、１０……デイジ
タル位相変調器、１２，１２′……移相器。
２図は本発明回路の第一実施例要部ブロツク構成
図。第３図は本発明回路の第二実施例要部ブロツ
ク構成図。第４図は本発明回路の第三実施例要部
ブロツク構成図。第５図は本発明回路の第四実施
例要部ブロツク構成図。 １……信号分岐回路、２，２′……位相検波器、
３……遅延回路、５……可変移相器、６……π/2
移相器、７，７′……制御信号検出器、８……ス
イツチ回路、９……低域波器、１０……デイジ
タル位相変調器、１２，１２′……移相器。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を三つに分岐する信号分岐回路１
と、この信号分岐回路の第一の出力b2に接続され
た遅延回路３と、この遅延回路の出力が接続され
制御入力に対応して出力の位相が変化する可変移
相器５と、この可変移相器の出力を第一の入力と
し前記信号分岐回路の第二の出力b1を第二の入力
とする位相検波器２と、前記信号分岐回路の第三
の出力b3を入力としπ／２だけ位相を推移させる
π／２移相器６と、この移相器の出力を第一の入
力とし前記可変移相器の出力を第二の入力として
両入力の位相を比較する制御信号検出器７と、前
記位相検波器２の出力をこの制御信号検出器７の
出力により開閉するスイツチ回路８と、このスイ
ツチ回路の出力を入力とし出力が前記可変移相器
の制御入力に与えられる低域波器９とを備えた
遅延検波回路。 ２ 位相検波器２および制御信号検出器７が復調
すべき信号の相数に対応して複数個設けられ、前
記位相検波器２の第一の入力および上記制御信号
検出器７の第二の入力には復調すべき信号の各位
相に対応する位相量を与える移相器を介して可変
移相器の出力が与えられる構成である特許請求の
範囲第１項記載の遅延検波回路。 ３ 入力信号を三つに分岐する信号分岐回路１
と、この信号分岐回路の第一の出力b2に接続され
た遅延回路３と、この遅延回路の出力が接続され
制御入力に対応して出力の位相が変化する可変移
相器５と、この可変移相器の出力を第一の入力と
し前記信号分岐回路の第二の出力b1を第二の入力
とする位相検波器２と、前記信号分岐回路の第三
の出力b3を入力としπ／２だけ位相を推移させる
π／２移相器６と、この移相器の出力信号に前記
位相検波器２の出力によりデイジタル位相変調を
施すデイジタル位相変調器１０と、このデイジタ
ル位相変調器の出力を第一の入力とし前記可変移
相器の出力を第二の入力として両入力の位相を比
較する制御信号検出器７と、この制御信号検出器
の出力を入力とし出力が前記可変移相器の制御入
力に与えられる低域波器９とを備えた遅延検波
回路。 ４ 位相検波器２が復調すべき信号の相数に対応
して複数個設けられ、この位相検波器の第一の入
力には復調すべき信号の各位相に対応する位相量
を与える移相器を介して可変移相器の出力が与え
られる構成である特許請求の範囲第３項記載の遅
延検波回路。 ５ 入力信号を三つに分岐する信号分岐回路１
と、この信号分岐回路の第一の出力b2に接続され
た遅延回路３と、この遅延回路の出力が接続され
制御入力に対応して出力の位相が変化する可変移
相器５と、この可変移相器の出力を第一の入力と
し前記信号分岐回路の第二の出力b1を第二の入力
とする位相検波器２と、前記信号分岐回路の第三
の出力b3を入力としπ／２だけ位相を推移させる
π／２移相器６と、前記可変移相器の出力を入力
としこの入力に前記位相検波器の出力によりデイ
ジタル位相変調を施すデイジタル位相変調器１６
と、このデイジタル位相変調器１６の出力を第一
の入力とし前記π／２移相器の出力を第二の入力
とする制御信号検出器７と、この制御信号検出器
の出力を入力とし出力が前記可変移相器の制御入
力に接続された低域波器９とを備えたことを特
徴とする遅延検波回路。 ６ 位相検波器２が復調すべき信号の相数に対応
して複数個設けられ、この位相検波器の第一の入
力には復調すべき信号の各位相に対応する移相量
を与える移相器を介して可変移相器の出力が与え
られる構成である特許請求の範囲第５項記載の遅
延検波回路。 ７ 遅延回路３と可変移相器５とが１個の可変遅
延回路で構成された特許請求の範囲第５項または
第６項に記載の遅延検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047907A JPS57162563A (en) | 1981-03-30 | 1981-03-30 | Delay wave detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56047907A JPS57162563A (en) | 1981-03-30 | 1981-03-30 | Delay wave detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57162563A JPS57162563A (en) | 1982-10-06 |
| JPS6338142B2 true JPS6338142B2 (ja) | 1988-07-28 |
Family
ID=12788443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56047907A Granted JPS57162563A (en) | 1981-03-30 | 1981-03-30 | Delay wave detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57162563A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8414623D0 (en) * | 1984-06-08 | 1984-07-11 | Indep Broadcasting Authority | Receiver techniques |
-
1981
- 1981-03-30 JP JP56047907A patent/JPS57162563A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57162563A (en) | 1982-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4143322A (en) | Carrier wave recovery system apparatus using synchronous detection | |
| RU2115222C1 (ru) | Устройство для компенсации фазового сдвига в цепи обратной связи усилителя мощности (варианты) | |
| US4642573A (en) | Phase locked loop circuit for demodulating suppressed carrier signals | |
| US5212825A (en) | Synthetic heterodyne demodulator circuit | |
| US3500217A (en) | Frequency discriminator employing quadrature demodulation techniques | |
| US4498885A (en) | Space diversity system | |
| JPS6347182B2 (ja) | ||
| US3737578A (en) | Phase synchronizing circuit | |
| US4502148A (en) | FM Stereo demodulator for demodulating stereo signals directly from an FM intermediate frequency signal | |
| JPS6338142B2 (ja) | ||
| JPS5853527B2 (ja) | 位相制御装置 | |
| US5068876A (en) | Phase shift angle detector | |
| US4021742A (en) | Phase compressor for phase modulated signal | |
| JPS6338141B2 (ja) | ||
| KR860002923A (ko) | 동기형 영상신호 검파회로 | |
| US4648114A (en) | AM stereo demodulator | |
| US4215316A (en) | AM stereo signal demodulation circuit | |
| RU2019050C1 (ru) | Демодулятор сигналов четырехпозиционной фазовой манипуляции | |
| US3886462A (en) | Circuit for reproducing reference carrier wave | |
| US4404428A (en) | Detector for sub signal of modulated AM stereophonic signal | |
| SU1515390A2 (ru) | Устройство демодул ции фазоманипулированных сигналов | |
| RU2012011C1 (ru) | Способ компенсации сдвига частоты сигнала с неизвестной начальной фазой | |
| JPS6330805B2 (ja) | ||
| JPS5859653A (ja) | 位相同期回路 | |
| JPH0529979A (ja) | フイルタを用いたｆｍ信号検出装置 |