JPS6338317A - インダクタンスを模擬するジャイレ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はそれぞれ反対のコンダクタンスを有する第１お
よび第２の相互コンダクタンス増幅器△およびＢを具え
るジャイレータ回路に関連し、該増幅器は第１端子ａと
第２端子すの間にＮ１１ｉ列に配列され、かつ」−記の
第１端子ａと第３　ｉＪ　］′ｍの間に配列された第１
キヤパンタンスＣＩを具え、該ジャイレータ回路は」１
記の第２端子すと上記の第３端子ｍの間に配列されたイ
ンダクタンス１，９を模１疑（ｓｉｍｕｌａｔｅ）　ｌ
１、かつ上記のインダクタンスのＱ値を制御する手段を
具えている。

本発明はまた上記のインフタタンス１フ、４含む共振回
路にも関連している。

本発明は２ＧＩＩｚから５　ＧＨｚの範囲のマイクロ波
周波数のフィルタを構成し、また発振器を実現するのに
使用されている。

インダクタンスを模擬し、かつ共振フィルタ回路に含ま
れるジャイレータ回路は、ケネス・ダブリュー・モウル
ディング（Ｋｅｎｎｅｔｈ　Ｌ　ＭＯＵＬＤＩＮＧ）等
による論文、「自動同調を持つジャイレータビデオフィ
ルタｌ（：　（Ｇｙｒａｔｏｒυ１ｄｅｏ　Ｆｉｌｔｅ
ｒ　Ｉｃ　ｗｉｔｈ＾ｕｔｏｍａｔｉｃ　Ｔｕ旧ｎｇ）
」、アイトリプルイー、ジャーナル・オブ・ソリトスチ
ーｌ・サーキッ）　（ＩＥＥＥ。

Ｊ、　５ｏｌｉｄ−Ｓｔａｔｅ　Ｃ１ｒｃｕｉｔｓ）　
、第５Ｃ−１５巻、頁９６３−９６８．１９８０年１２
月刊行から既知である。この文書は反対の相互コンダク
タンスを有する電圧制御電流源として動作する２つの差
動増幅器を具え、これは全体が並列に配列され、かつ２
つのキャパシタンスによって負荷されている。この回路
の実現に用いられた技術は実質的な位相推移が増幅器中
に生じるようなしきい値電圧を有するバイポーラトラン
ジスタを使用し、これはその絶対値が損失によって生じ
た正抵抗よりも大きい負性抵抗となり、従ってこの回路
は発振しゃすい。この理由で、この回路はこの欠点を補
償し、かつ発振を妨げるために、損失によって生じた正
抵抗を増大させる付加抵抗を備えている。そのような回
路のＱ値は位相推移による抵抗と損失による抵抗の合成
に逆比例しているから、この付加抵抗は非常に低くなく
てはならない。この既知の回路において、」―記の付加
抵抗はジャイレータの負荷キャパシタンスの１つと直列
に配列され、がっバイアス電圧に接続され、それによっ
て共振器の同調が調整できる。

しかし、この既知の回路は所１ｊの低い周ｌ皮数に同調
でき、一方では満足のゆくＱ値が１１１：　ｊ！＋され
るという要件に適合しなければならない。この回路の実
現で遭遇ずろ問題は、構成要素の’ｌ’！ｉ性の拡がり
および、特に抵抗の実現に由来している。

従って、この回路を特性の拡がりの問題に（Ｉ！（関係
にするために、水晶発振２ｇによって同調された補償ジ
ャイレータ回路がフィルタジャイレークの−Ｉ　　Ｏ、
−− 同調に用いられ、かつキャパシタンスのバイアス電圧を
与えるようにされている。このシステムは補助ジャイレ
ータ回路を閉ループ内で制御することを可能にしている
が、しかしそれはフィルタジャイレータが制御されなく
てはならぬという事実に基いている。

マイクロ波周波数における使用に対し、この既知の回路
はいくつかの欠点を有している。すなわち、 先づ最初に、動作周波数が低過ぎる（＜１０　Ｍｔｌｚ
）。

さらに、特性の拡がり、および、特にそれらの抵抗器は
補助ジャイレータの使用を必要とする。

最後に、フィルタジャイレータは単に補助ジャイレータ
によって駆動されるが、しかし制御されたやり方によっ
てではない。

しかし、この使用に対して、次のことは重要である。ず
なわら、 動作周波数は高い、すなわち２　ｋＨｚと４．０ＭＨｚ
の間の領域に位置している。

Ｑ値は高い。

フィルタ周波数は正確であり、かつ回路特性は再生可能
である。

本発明によると、この目的は冒頭の記事で規定された回
路によって達成され、これは次のような特徴を持ってい
る。ずなわぢ、 第１相互コンダクタンス増幅盟回路Ａ　ｉｊ２つの直列
に配列された反転増幅器段Ｐ１およびＰ２を具え、第２
相互コンダクタンス増幅器回路Ｂは反転増幅器段Ｐ３を
具え、かつ Ｑ値を制御する手段はジャイレータの出力コンダクタン
スｇ２に影響する第１手段１〕５と、出力電流とジャイ
レータ制御電圧の間の位相推移１１に影響する第２手段
Ｐ６を具えること、 を特徴としている。

このジャイレータ回路はとりわけ以下の利点を有してい
る。ずなわら、 それはガリウムひ素Ｐ　１４　Ｔの使用を可能にし、か
つ高い周ｌ皮数が１１１られろ。

２つの主要回路パラメータ、ずなわ１５損失による正抵
抗と位相推移による負性抵抗が制御され、これは損失に
よる抵抗に影響する手段しか具えない既知の装置に対比
される。

Ｑ値が正しく制御される。

Ｑ値は２５０程度で非常に高い。

この回路は既知の装置より簡単で、かつ全体として集積
できる。

フィルタを形成する共振回路としての使用に対しては、 理論的周波数は非常に高い。

フィルタ周波数は非常に正確である。

この回路の特性は再生可能であり、従って大規模な製造
に適している。

発振器としての使用に対しては、 カバーされる周波数帯域は２６Ｈ２から５　ＧＨｚと非
常に広い。

この回路は小さい面積を占め、かつトランジスタとキャ
パシタが非常に小さくできるという理由で非常に低い電
力消費を有している。

本発明の実施例を添付図面を参照して、実例によってさ
らに詳しく説明しよう。

提出された問題は以下のようなものである。すなわち、 高い精度で２ｋｌｌｚから４０　Ｍｌｌｚの周波数をフ
ィルターし、 非常に高いＱ値を有する集積装置によってこれを達成し
、 高い信頼性を有し、しかも消費者製品の使用に対し充分
安価な装置によってこれを達成する。

この目的は本発明によるジャイレータによって達成され
ている。このジャイレータ回路を実現するために用いら
れた素子の特性の値に依存して、この回路は他の周波数
をフィルタするために明かに使用できるか、あるいはそ
れは今後説明される発振器として使用できることに注意
すべきである。

本発明によると、従前の技術の回路のように、提案され
たジャイレータ回路はこのインダクタンスＬ９　とキャ
パシタンスＣ２によっ−Ｃ構成された共振回路を実現す
るためにインダクタンスを模擬するのに使用されている
。

第１ａ図に示された回路のような等価線図によって例示
されたジャイレータの動作原理に従って、入力に配列さ
れたアドミタンスｙ１は表現式％式％ によって出力アドミタンスｙ２に関係付けられている。

こ５でｇ。はジャイレータコンダクタンスである。

このようにして、もし入力アドミタンスがキャパシタン
ス自であるなら（第１ｂ図）、出力インピーダンスは ｙｌ−１ωＣ１ａおよび！１２　＝ｇｏ’／Ｊ　（ＬＩ
ＣＩ−１／、＋のし。

によって規定されたインダクタンス１，２である。

従前の技術から知られているように、ジャイレータは２
つの相互コンダクタンス増幅器、すなわち反対の相互コ
ンダクタンスを有する電圧制御電流を具え、これは全体
として仕列に接続されている。第３ａ図に示されている
ように、このジャイレータは増幅５Ａと反転増幅器Ｂを
具えている。ジャイレーションコンダタタンスｇ。は関
係式％式％ によって各増幅器の各コンダクタンスｇｆｆｌＡとｇｍ
ａに関係付けられている。

ジャイレータ回路の入力Ｅに接続されたキャノ櫂ンクン
スＣＩはインダクタンス１，２に変換される。

１．２−ＣＩ／ｈＡ−ｇ１、、１１ キヤパンタンス（−４が損失ｊｌｌ（（、ジャイレータ
が損失無しの理想的な場合、ノヤイレーン三Ｊンアドミ
クンスは実（ｒｅａｌ）であり、従−１て牛１ｊｋされ
た・インダクタンス１．２は純（ｐｕｒｅ）である。

非理想的増幅器の場合、増幅器の仝アトミクンスマトリ
クスは である。

」−に述べられたように２つの増幅器を具えろジャイレ
ータに対して、このマトリクスはなる形を持ち、こ＼で
第１ａ図に示されたように入力端子Ｖ、と出力電圧ｖ２
の関数としての入力端子１゜と出力電流１２に対して １＋”’ＬＩ＋　Ｖ＋　＋Ｖ１２　Ｖ２＋２　”ｙ２１
　Ｖｌ＋Ｖ２２　Ｖ２ である。

ジャイレータの入力アドミタンスｙｌｌ　と出力アドミ
タンスＹ１２　それぞれのザスセプタンス成分１ｈ１１
と１ｈ２２が負荷キャパシタンスＣ１と出力インダクタ
ンス１，２に付加され、従って後者は修正され、特にＬ
２は値１１．をとる。

アドミタンスｙｕ　　と５’２２のコンダクタンス成分
はインダクタンスのＱ値を減少させる。

ジャイレータの入力における全フンダクタンスは、 ｇ＋　＝ｇ＋　ＩＡ　＋ｇ２２ｎ　＋ｇＣによって表わ
され、こ５でｇ、−はキャパシタンスＣ０のコンダクタ
ンスである。

ジャイレータの出力におけるコンダクタンスは関係式 ％式％ によって表わされ、こトでｇ、５はインダクタンスＬ２
が配列されている回路にわたるコンダクタンスである。

項ｇが項ωＣ１に比べて非常に小さく、かつψ−ＡＲｑ
（−Ｙ２＋・ｙ、２）によって規定された位相推移ψ／
２が小さい（すなわち、ＣＯＳψ＝１およびｓｉｎψΣ
ψ）ことを考慮すると、２つのインダクタンスｇ。

と＆２は出力アドミタンスに以下の効果を有し、ｙ２二
ｇ２”Ｌ　（ｇｏ／ω自）２＋　ψｇｏ’／ωＣ、−４
−＋ｇｏ　２／ωＣ＋＋１ｈ２ｚ これはこのシステトに対しでＰ思されろＱ値が、関係式 ］／Ｑさｇ１／ω（：＋”ｇ２ωＣ＋／ｇｏ’＋ψ　　
　（１）によって導かれることを可能にする。

相互コンダクタンス増幅器の出力電流は出力電圧に遅れ
、従ってψ≧Ｏであり、かつこの位相推移はＱ値を増大
させる。

本発明によると、Ｑ値は制御され、そしてキャパシタン
スによって生成されたインダクタンスの精度は位相推移
ψとインダクタンスｇ２の双方を制御することによって
得られる。

第２図に示されているように、本発明によるジャイレー
タ回路は一点鎖線によって示されたいくつかのセクショ
ンを具えている。第３ｂ図は第２図に示された回路の等
価ブロック線図である。

セクンヨンＰ２ならびにセクションＰ、とＰ３はインバ
ータ段である。セクションＰ、はバッファ段である。

インバータＰ１とＰ２はバッファ段Ｐ、に直列に配列さ
れ、へのような非反転増幅器（第３ａ図）に等価である
。セクンヨンＰ３は第３ａ図の反転増幅２：（已に等価
である。この図に示されているように、増幅器は反対の
極性であり、かつノードａとｂの間で全体として並列に
配列されている。

ジャイレータはノードａとアース端子ｍの間で入力Ｅに
配列されているキャパシタンスＣ３をノードｂとアース
端子ｍの間に配列されたインダクタンスＬ９　に変倹す
る。１．９に一１ｆｆ列に配列されたキャパシタンスＣ
２は所望の共振回路１ｃを構成ずろ。

フィルタされるべき周波数Ｆの信号あるいは他の任意の
使用のための他の任意の信号は、本発明によるジャイレ
ータ装置の増幅２：ｒ　ＰＡの人）月Ｎｉｌに印加され
る（第３ｈ図を見よ）。フィルタされた信号は出力Ｓに
現れわれる（第２．３ｂ、　Ｊｃ図を見よ）。

各インバータ段［’　ｌ　＋　”　２　＋　門１はそれ
ぞれインバータトランジスタＴｄ、　’ｒ２．　Ｔｄお
よび能動負荷１’、′。

Ｔ２′、　７３′　をそれぞれ具え−Ｃいろ３、各段は
Ｃ，、Ｃ，。

Ｃ５，Ｃ６のようなキャパシタンスによって前段と後段
から直流分離され、そして入力ＩＮＩＩはＪ：た・１−
ヤパシタンスＣ７によって直流分離されている。

各インバータ段の能動負荷は特殊な構造を示し、これは
米国特許明細書第４．２４１．３１６号から知られてお
り、そこでは全く違った目的にそれは使用されている。

こ５でこの構造は各インバータと増幅器段の動作を改善
するために使用されている。本発明による回路を実現す
るために使用されたトランジスタは、ＭＥＳＦＩＥＴタ
イプの適当な電界効果トランジスタであり、これは高周
波で動作する回路を実現するだめの適当な特性を有して
いる。これらのトランジスタによって実現された増幅器
段は一般に非常に低い利得を有しており、その利得は能
動負荷の使用によって既知のやり方で改善される。

能動負荷の使用は、それが広いダイナミックレンジを持
つ負荷を与え、これは利得に対して好ましく、負荷に対
して比例しており、かつ小さい直流負荷をり、え、従っ
て利得は過剰な直流電流によって減少されない。

能動負荷の使用は２つの直流接続トランジスタ、すなわ
ちインバータトランジスタと負荷トランジスタの非常に
正確なバイアスを必要とするとはいえ、これらの２つの
トランジスタ各々は２つの直列接続電流として振舞って
いる。そのような配列において、バイアスの最も小さい
差はこれらのトランジスタの１つあるいは他のもの＼い
ずれかジ飽和から出ることから生じる。

この理由に対して、本発明による回路の各反転増幅器段
中の各トランジスタＴ′によって構成された能動負荷は
第４ａ図に示されたようにバイアスされている。負荷ト
ランジスタＴ′　は正の直流電源ｖａｎに共通ドレイン
配列で接続され、そのソースはインバータトランジスタ
′１゛のドレインとインバータ段の出力０の接合点に接
続されている。インバータトランジスタ′１゛は、その
ソースがアースに接続され、かつ段の入力信弓ｌが印加
されているそのゲートが、Ｉと負電位−ＶＧＧの間に配
列された抵抗器Ｒによってハイ°ｒスされるようなやり
方で配列されている。負荷ｌ・ランジスタ′■゛のゲー
トは正の電源ｖＡにｌｖ続された抵抗器Ｒ′　によって
、かつ点０に接続されたキャパシタンスＣ′によってバ
イアスされている。

段はアース電位、ν。。および−ＶＧＧによって構成さ
れた直流電源によって電力を供給されているから、直流
電源Ｖ、はこれらの電源電圧に対してクランプされてい
る。電圧ＶＡ　は抵抗器Ｒｐとレベルシフトダイオード
ＤＳの間の接合点から取られ、抵抗器Ｒｐはまた電圧Ｖ
ＤＤに接続され、そしてダイオード０．はアースに接続
されている。特に、段ＰｌトＰ２ニ対して、−Ｖ１、＜
−ＶＢ＜Ｑによって規定された電圧−ν８はｖＡ　と同
様にクランプされ、すなわち、ダイオードＤｓによって
アースに対し、そして抵抗器Ｒ６によって−ＶＧＧに対
してクランプされている。

交流動作に対して、そのような負荷を備えるインバータ
段は第４ｂ図に示された回路、すなわち通常の能動負荷
を持つものとして振舞うものと考えられよう。

しかし、直流動作に対してインバータ段は第４Ｃ図に示
された回路のように振舞うと考えられよう。

ついでトランジスタＴ′はフォロアートランジスタ（ｆ
ｏｌｌｏｗｅｒ　ｔｒａｎｓｉｓｔｏｒ）として振舞い
、すなわちそのソース電圧は電圧ｖＡに従う。それが前
に述べられたように電流源として機能するのみならず、
また低出力インピーダンスを有する電圧源として機能す
ることをこのことは意味している。よく知られているよ
うにインバータ段は２つの直列接続された電流源を具え
るのみならず、電圧源（Ｔ′）に直列になった電流源（
Ｔ）をまた具えている。このようにして各インバータ段
の動作は最適化される。各段は素子Ｔ′、　　Ｒ′、　
Ｃ′、　　Ｒずなわち、Ｐ、に対してＴ’１、　　Ｒ’
２．Ｃ’２．ｔｔ２を、Ｒ３に対してＴ’　３＋　　Ｉ
＋’　３＋　ｃ’　　１、　Ｒ３を具えている。しかし
、段１］、において、素Ｊ′−Ｔ’　Ｉ＋　Ｒ’　ｌ＋
Ｃ１１のみが上記の配列の素子に対応する素子である。

事実、本発明による装置は、それによってジャイレータ
によって導入された位相１１１移が制御できるのだが、
第２図の一点鎖線に示された２つのセクションＰ５と１
）６を具え−Ｃいる。セクンヨン１）５は第４ａ図の図
面に従って抵抗１（１に対して期（Ｉｊされた位置でト
ランジスタＴｄのゲートに正確に接続されている。

本発明によるジャイレータの位相推移を制御するセクシ
ョンＰ５はトランジスタＴｄを具え、そのドレインはト
ランジスタＴｄのゲートに接続され、そのソースは電圧
−ｖＢに接続され、そしてそのゲートは制御電圧Ｖ、に
接続されている。（第２図を見よ）。この電圧ｖｄは、
例えば第５図の破線で示された領＃１．Ｚにおけるよう
に、トランジスタＴｄのドレイン電流１ｂが近似的に０
である（しかし直流動作に対しては０に等しい）領域で
トランジスタＴｄが動作するようなものであり、これは
異なるゲート・ソース電圧ＶＣＳに対するドレイン・ソ
ース電圧Ｖ。Ｓの関数としてＩＩ］を表わす特性曲線を
与える。

これらの条件の下で、トランジスタＴ。はその特性が線
形である領域で動作し、かつその値が電圧Ｖｄによって
電気的に制御されている可変抵抗Ｒｄ　として振舞って
いる（第３ｂ図を見よ）。

交流動作の間に、この抵抗Ｒ６は出力Ｓに並列に接続さ
れ、かつジャイレータの出力コンダクタンスｇ２が制御
されることを可能にする。

セクションＰ６はジャイレータの位相推移ψが影響され
ることを可能にする。第２図に示されているよう（こ、
ジャイレータのセクシｉｌン１〕４はＶａｎ　ｌご共通
ドレイン配列て接続されたトランジスタＴ４と、その短
絡されたソース吉ゲートがアースに接続されている電流
源トランジスタ７／４　とを具えるバッファ段を含んで
いろ。セクションＰ　６はキャパシタンスＣ′　ψに直
列になったタイスートＤψを具え、その配列はバッファ
段のトランジスタ１′４とＴ／４の間の接合点きアース
との間に接続されている。このように、セクションＰ６
は可変キャパシタンスＣψを構成し、その値はダイオー
ド［）ψとキャパシタンスＣ′　ψとの間の接合点に印
加された制御電圧Ｖψの関数である。

ジャイレータのＱ値を与える式（１）において、項ｇ２
は可変抵抗１ン３．によ、って制御されろ。このＩＩ（
抗値は変化して項ｇ２を増大させ、これはＱ値が減少す
るという結果となる。

また上記の式（１）において、可変キャパシタンスＣψ
は位相推移ψの絶対値を増大させ、従ってＱ値は増大す
る。

これらの２つの効果は、本発明によってジャイレータの
素子と特性の絶対制御を与えるようバランスされている
。

その入力ＩＮＦにフィルタされるべき信号Ｆが印加され
る増幅器ＰＡは反転増幅器段である。この段（第２図を
見よ）はトランジスタＴ３に共通なその負荷を有し、か
つ抵抗器ＰＡ　によって負電圧−ν、６に対してバイア
スされたトランジスタＴＡを具えている。

このンステムは特に高周波動作に有利であるＭＥＳＦＨ
Ｔタイプの電界効果トランジスタによって回路が実現さ
れることを可能にしている。

フィルタリングを意図するジャイレータの実例において
、本発明による回路はその値が表■に与えられている素
子を具え、こ５でＷはトランジスタのゲート幅であり、 Ｖｎｎ　−＋５．８　　Ｖ Ｖｃｃ−−１，４Ｖ てあり、 カットオフ電圧はすべてのトランジスタに対しＶＴ−２
，５Ｖ であり、かつすべてのトランジスタに対しゲート長は ｐ＝０．７　μｍ である。

表■ 第６図は本発明によるジャイレータの２つの調整要素と
してのｖｄと制御電圧Ｖ　の値の関数としてのＱ値につ
いて得られた値を示している。平均としてこのＱ値は１
００　と２５０の間にある。

全回路は例えばガリウムひ素のようなＩＩＩ−Ｖ族の材
料上のモノリシック集積回路として構成できる。もし表
Ｉで規定されたような素子によってそれが実現されるな
ら、それは約０．２５ｍｍ２の面積を占め、かつ４０　
Ｍｌｌｚから２ｋｌｌｚの間の周波数範囲で動作できる
。

本発明による回路のパラメータψとｇ２が完全に制御で
きるから、この回路は他の応用にも使用でき、もし適当
な素子が備えられると、それはまた発振器きして使用で
きる。この目的で、回路のセクションＰ６は発振に必要
な負性抵抗が得られることを可能にする。発振周波数は
、パリキャンプが適当である入力および出力キャパシタ
ンスＣ１、Ｃ２を同時に変えることにより制御される。

この場合、ジャイレーシヨンと同調キャパシタンス自−
Ｃ２は常に同等である。それらの値は発振周波数の全帯
域にわた−って因子Ｉ１０＜Ｄであるように選ばれてい
る。

本発明のこの変形の特殊な形態の１つは、出力増幅器Ｐ
Ａが第２図および第３ａ図に示されたジャイレータ回路
に比べてそれ無して済まされることである。

よく知られているように、発振器の発振周波数は、式 から出て来る。もしＬ２が当業者のよく知っている通常
の発振器の場合のように固定されると、発振周波数は、 によって表わされ、こ５でに′は一定である。しかし、
本発明によると１７□は可変であるから、発振周波数は
、 に従っている。このことは従０１１の技術に比べて実質
的に有利である。と言うのは、発振周波数が非常に小さ
いキヤパンクによって容易に得ることができ、たとえ大
きな値のある種の・１−ヤパンタンスが集積化できない
ように、集「１回路ではキャパシタによって占められた
面積がかなりの問題を提出しているからであり、従って
発振器として使用された場合に本発明による回路の利点
は明らかである。

本発明による発振器は別の利点を持っている。

特に、高いＱ値に対して相互二］ンダクタンス増幅器は
低損失のみ導入ずべき−Ｃあるこ吉が知られている。も
し小さい寸法（１１，が非常に小さい）のトランジスタ
が選ばれるならばこの要（’ｌは適合される。

その値が １．２＝Ｃ／ψ、・ψｍｌｌ によって与えられろ本発明によるジャイレータで模擬さ
れた自己インピーダンスは、ｇ１、Ａとｌ’；ｍ［ｌが
小さいという理由により充分高い。既に述べたように、
このことはキャパシタンスＣが小さくなくてはならぬこ
とを意味している。

本発明の実施例において、ＭＥＳＦＢＴタイプの電界効
果トランジスタを含む発振器としてジャイレータ回路が
使用され、かっこ５ですべての構成要素が非常に小さい
場合に高い周波数が得られる。高周波の利点を別として
、この回路は非常に小型でかつ低い電力消費を有してい
る。

この回路の特性は表Ｈに与えられ、発振器回路の線図は
第７ａ図に示されている。

３　Ｌ− 表■ 制御電圧υ。はダイオ−）１１　、と０２によって構成
されたキャパシタンス〔：１とＣ２の値を変化ｉｉＪ能
にし、；３４ 従って周波数も変化可能にする。抵抗器Ｒ９とＲ３がＣ
１とＣ２に並列に付加され、そして分離キャパシタＣＥ
　とＣ８ちまた付加されていることに注意すべきである
。

段Ｐ５は無しで済ますことができる。この回路の電力消
費は１００　ｆｆ＋Ｗである。周波数帯域は２　ＧＨｚ
から５Ｇｔｌｚまで５ある。第８図は３　ＧＨｚにおけ
る出力信号ｖ、（ボルト）の波形を示している。

発振器として使用され、かつ第７ｈ図に示されたジャイ
レータの別の実施例では、段Ｐ、は無しで済まされ、す
べてのトランジスタは長さ１０μｍを有し、かつ電力消
費は４Ｑ　ｍ１ｌｌである。しかし、周波数帯域は少し
小さく、はＲ２，３ＧＨｚ−３，５叶Ｚに中心を置いて
いる。

（要　約） それぞれ反対のコンダクタンスを有する第１および第２
の相互コンダクタンス増幅器回路ＡおよずＢを具えるジ
ャイレータ回路であって、該増幅器が第１端子ａ第２端
子すの間に並列に配列され、かつ上記の第１４子ａと第
３端子ｍの間に配列された第１キャパシタンスＣ１を具
え、該ジャイレータ回路が上記の第２端子すと上記のア
ース端子ｍの間に配列されたインダクタンスＬｑを模擬
し、かつ上記のインダクタンスのＱ値を制御する手段を
具えるものにおいて、 第１相互コンダクタンス増幅器回路八が２つの直列接続
された反転増幅器段Ｐ、およびＲ２を具え、第２相互コ
ンダクタンス増幅器回路Ｂが反転増幅器段Ｐ３を具え、
かつ Ｑ値を制御する手段がジャイレータの出力コンダクタン
スｇ２に影響を及ぼず第１手段Ｐ５と、出力電流とジャ
イレータの制御電圧間の位相推移に影響を及ぼず第２手
段Ｐ６を具えること、を特徴とするジャイレータ回路。

【図面の簡単な説明】

第１ａ図と第１ｈ図はそれぞれジャイレータ回路一般の
等価線図、およびジャイレータがキャパシタによって負
荷された場合の等価線図である。 第２図は本発明によるジャイレータを含む共振フィルタ
回路の電気線図である。 第３ａ図は第１ｂ図の場合に対応する、ジャイレータを
含む共振回路のプロッタ線図である。 第３ｂ図は第２図に対応する本発明による共振フィルタ
回路のブロック線図である。 第４ａ図は本発明によるジャイレータの反転増幅器段の
電気線図であり、 第４ｂ図および第４Ｃ図はそれぞれ交流動作の場合と、
直流動作の場合における第４ａ図の線図に対する等価線
図である。 第５図は可変抵抗として使用されたトランジスタＴｄの
動作領域を例示する一組の特性である。 第６図は可変抵抗として使用されたトランジスタＴｄお
よび可変キャパシタンスとして使用されたダイオードＤ
ψの制御電圧の関数とての実現された実施例におけるジ
ャイレータのＱ値を示している。 第７ａ図と第７ｂ図は本発明による発振器回路の２つの
例を示している。 第８図はこの発振器回路の実施例によって得られた波形
を示している。

Claims (1)

1. 【特許請求の範囲】 １、それぞれ反対のコンダクタンスを有する第１および
   第２の相互コンダクタンス増幅器ＡおよびＢを具えるジ
   ャイレータ回路であって、該増幅器が第１端子ａと第２
   端子ｂの間に並列に配列され、かつ上記の第１端子ａと
   第３端子ｍ間に配列された第１キャパシタンスＣ＿１を
   具え、該ジャイレータ回路が上記の第２端子ｂと上記の
   第３端子ｍの間に配列されたインダクタンスＬ＿ｑを模
   擬し、かつ上記のインダクタンスのＱ値を制御する手段
   を具えるものにおいて、 第１相互コンダクタンス増幅器Ａが２つの 直列に配列された反転増幅器段Ｐ＿１およびＰ＿２を具
   え、 第２相互コンダクタンス増幅器Ｂが反転増 幅器段Ｐ＿３を具え、かつ Ｑ値を制御する手段がジャイレータの出力 コンダクタンスｇ＿２に影響する第１手段Ｐ＿５と、出
   力電流とジャイレータ制御電圧の間の位相推移ψに影響
   する第２手段Ｐ＿６を具えること、を特徴とするジャイ
   レータ回路。 ２、出力コンダクタンスｇ＿２に影響する第１手段Ｐ＿
   ５が上記の第２端子ｂと上記の第３端子ｍの間でジャイ
   レータの出力に接続された可変抵抗Ｒ＿ｄであること、
   および 位相推移■を制御する第２手段Ｐ＿６が２つの直列接続
   された反転増幅器の第２のものＰ＿２の入力と上記の第
   ３端子ｍとの間に接続された可変キャパシタンスＣψで
   あること、 を特徴とする特許請求の範囲第１項に記載の回路。 ３、可変抵抗Ｒ＿ｄは、トランジスタＴ＿ｄが０に近い
   ドレイン・ソース電圧を有するような範囲で変化する電
   圧Ｖ＿ｄによって制御されている電界効果トランジスタ
   Ｔ＿ｄを具え、かつ可変キャパシタンスＣψが、固定キ
   ャパシ タンスＣ′ψに直列になったダイオードＤψを具え、か
   つダイオードＤψと固定キャパシタンスＣ′ψの間の接
   合点に印加された可変電圧Ｖψによって制御され、ダイ
   オードのアノードが２つの反転増幅器の第２のものＰ＿
   ２の入力に接続され、かつ固定キャパシタンス Ｃ′ψの他端が第３端子ｍに接続されていること、 を特徴とする特許請求の範囲第２項に記載の回路。 ４、各インバータ段Ｐ＿１、Ｐ＿２、Ｐ＿３はそれぞれ
   インバータトランジスタと規定された電界効果トランジ
   スタＴ＿１、Ｔ＿２、Ｔ＿３を具え、そのソースはアー
   ス電位である上記の第３端子ｍに接続され、そのドレイ
   ンは負荷を介して直流電源電圧＋Ｖ＿Ｄ＿Ｄに接続され
   、かつそのゲートはインバータ段の入力信号Ｉを受信し
   、反転された出力信号Ｏはインバータトランジスタのド
   レインで利用可能であり、かつ 反転段Ｐ＿１の出力は、アースされた第３端子ｍと直流
   電源電圧＋Ｖ＿Ｄ＿Ｄの間に縦続に配列された２つの電
   界効果トランジスタＴ＿４およびＴ′＿４を具えるバッ
   ファ段Ｐ＿４によって反転段Ｐ＿２の入力から分離され
   、下側トランジスタＴ＿４は電流源として配列され、第
   １インバータ段からの信号は抵抗器Ｒ＿４によってアー
   スされた端子ｍに対してバイアスされている上側トラン
   ジスタＴ′＿４のゲートに印加され、かつトランジスタ
   Ｔ＿４とＴ′＿４の間の接合点から取られた信号は第２
   インバータ段Ｐ＿２の入力に印加され、その入力はまた
   可変キャパシタンス Ｃψを介してアースされた端子ｍに接続され、種々の段
   はキャパシタンスによってお互に直流的に分離されてい
   ること、 を特徴とする特許請求の範囲第３項に記載の回路。 ５、各インバータ段Ｐ＿１、Ｐ＿２、Ｐ＿３において、
   インバータトランジスタＴ＿１、Ｔ＿２、Ｔ＿３それぞ
   れの負荷はそれぞれ電界効果トランジスタＴ′＿１、Ｔ
   ′＿２、Ｔ′＿３を具える能動負荷であり、そのゲート
   はそれぞれ抵抗器Ｒ′＿１、Ｒ′＿２、Ｒ′＿３によっ
   てＶ＿ｍ＜Ｖ＿Ａ＜Ｖ＿Ｄ＿Ｄのような直流電位Ｖ＿Ａ
   にもたらされ、かつそれぞれキャパシタンスＣ′＿１、
   Ｃ′＿２、Ｃ′＿３を介して段のインバータトランジス
   タに接続され、かつ インバータトランジスタのゲートはそれぞ れ抵抗器Ｒ＿１、Ｒ＿２、Ｒ＿３を介して負電位−Ｖ＿
   Ｇ＿Ｇに対してバイアスされていること、 を特徴とする特許請求の範囲第４項に記載の回路。 ６、ダイオードＤ＿ｐと抵抗器Ｒ＿ｐにわたる電圧降下
   によるレベルのシフトによって直流電源電圧Ｖ＿Ｄ＿Ｄ
   とアース電位との間の所望の値に電圧Ｖ＿Ａは固定され
   、かつ ダイオードＤ＿Ｓによるレベルのシフトによって負電圧
   −Ｖ＿Ｇ＿Ｇはアース電位に対して固定され、上記の電
   圧−Ｖ＿Ｇ＿Ｇは抵抗器Ｒ＿５にわたる電圧降下によっ
   てまた調整されていること、を特徴とする特許請求の範
   囲第５項に記載の回路。 ７、ＬＣタイプの共振回路において、 第２端子ｂと第３端子ｍの間で第２キャパシタンスＣ＿
   ２に並列に配列されたところの、特許請求の範囲第１項
   ないし第６項のいずれか１つに記載のジャイレータによ
   って模擬されたインダクタンスＬ＿ｑを具えることを特
   徴とする共振回路。 ８、電界効果トランジスタがＭＩＳＦＥＴタイプであり
   、かつ すべての要素が例えばガリウムひ素のよう なIII−Ｖ族の半導体材料の基板上にモノリシックに集
   積さていること、 を特徴とする特許請求の範囲第７項に記載の共振回路。 ９、特許請求の範囲第７項もしくは第８項に記載の共振
   回路によって負荷された増幅器Ｐ＿Ａを具えることを特
   徴とする共振フィルタ回路。 １０、特許請求の範囲第４項、第５項、第６項のいずれ
   か１つに従属の特許請求の範囲第９項に記載の共振フィ
   ルタであって、 段Ｐ＿Ａはそのゲートが抵抗器Ｒ＿Ａを介して電圧−Ｖ
   ＿Ｇ＿Ｇによってバイアスされ、かつトランジタタＴ＿
   ３に共通な能動負荷によって負荷さている反転電界効果
   トランジスタを具え、フィルタされるべき信号はトラン
   ジスタＴ＿Ａのゲート１ＮＰとアースされた端子ｍの間
   に印加され、かつフィルタ信号は第２端子ｂと第３端子
   ｍの間のフィルタの出力Ｓに現われることを特徴とする
   共振フィルタ。 １１、特許請求の範囲第７項もしくは第８項に記載のＬ
   Ｃタイプの共振回路を具え、かつ 発振周波数がキャパシタンスＣ＿１とＣ＿２を変えるこ
   とにより選ばれること、 を特徴とする発振器。 １２、キャパシタンスＣ＿１およびＣ＿２がバリキャッ
   プであることを特徴とする特許請求の範囲第１１項に記
   載の発振器。 １３、段Ｐ＿５の効果を除去するために、トランジスタ
   Ｔ＿１のゲートがキャパシタンスＣ＿５を介して出力Ｓ
   に、かつ抵抗Ｒ＿５を介して電圧−Ｖ＿Ｇ＿Ｇに接続さ
   れていることを特徴とする特許請求の範囲第１１項もし
   くは第１２項に記載の発振器。 １４、段Ｐ＿１のトランジスタＴ′＿１とＴ＿１の共通
   ドレイン・ソース端子が段Ｐ＿６およびＰ＿２に直接接
   続され、回路の電力消費を減少しかつもっと狭い発振周
   波数帯域を得るために段Ｐ＿４の効果がこのように除去
   されていることを特徴とする特許請求の範囲第１３項に
   記載の発振器。