JPS6338917B2 - - Google Patents
Info
- Publication number
- JPS6338917B2 JPS6338917B2 JP13615179A JP13615179A JPS6338917B2 JP S6338917 B2 JPS6338917 B2 JP S6338917B2 JP 13615179 A JP13615179 A JP 13615179A JP 13615179 A JP13615179 A JP 13615179A JP S6338917 B2 JPS6338917 B2 JP S6338917B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- switching
- signals
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル化されたテレビジヨン信号
等のデイジタル信号切替回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for switching digital signals such as digitized television signals.
従来PCM信号化されたテレビジヨン信号等の
切替にはデータセレクターが使用されていた。 Conventionally, data selectors have been used to switch television signals converted into PCM signals.
すなわち、PCM化テレビジヨン信号Ａから他
のPCM化テレビジヨン信号Ｂに切替えようとす
る時、データセレクターの二つの信号入力端子に
それぞれ信号ＡおよびＢを接続し、切替えようと
する時刻に選択コントロール信号端子に信号を与
えれば、出力端子Ｃに切替わつた信号を得ること
ができる。この時、二つの信号ＡおよびＢのレベ
ルが大きく異なれば、出力信号は切替時刻におい
て非常に急激な変化を程する。一般にテレビ信号
は最終的には画像モニターにて観測するのである
から、これら信号はデイジタルアナログ変換を
し、さらに低域波器を通過させる。このような
状況において、急激に変化する信号をデイジタル
アナログ変換し、低域波器を通過させると、急
激な変化点に対応して、デイジタルアナログ変換
および低域波器による伝幡遅延に相当する期間
リンギングが発生する。このようなリンギングは
画像の質を著しく劣加させ、かつ見苦しいものと
なる。 That is, when trying to switch from PCM television signal A to another PCM television signal B, connect signals A and B to the two signal input terminals of the data selector, and press the selection control at the time you want to switch. By applying a signal to the signal terminal, a signal switched to the output terminal C can be obtained. At this time, if the levels of the two signals A and B are significantly different, the output signal will undergo a very rapid change at the switching time. Generally, television signals are ultimately observed on an image monitor, so these signals undergo digital-to-analog conversion and are then passed through a low-band filter. In such a situation, if a signal that changes rapidly is converted from digital to analog and passed through a low-frequency converter, the signal that changes rapidly will be subject to a propagation delay due to the digital-to-analog conversion and the low-frequency converter. Period ringing occurs. Such ringing significantly degrades the quality of the image and makes it unsightly.
したがつて、本発明の目的は、このようなリン
ギングの発生を抑圧できるデイジタル信号切替回
路を提供することである。 Therefore, an object of the present invention is to provide a digital signal switching circuit that can suppress the occurrence of such ringing.
リンギングは、急激な信号レベルの変化に起因
するので、信号変化がゆるやかになるように信号
切替を行なえばよい。本発明においては、急激な
信号レベルの変化を避けるために第一のデイジタ
ル信号から第二のデイジタル信号へあるいはその
逆に切り替えるに際し、第一および第二のデイジ
タル信号を相補的に減衰し、すなわち一方をｋ
（０＜ｋ＜１）倍および他方を（１−ｋ）倍した
後、加算して得られる混合デイジタル信号を経由
して切り替える。 Since ringing is caused by a sudden change in signal level, signal switching may be performed so that the signal change is gradual. In the present invention, when switching from a first digital signal to a second digital signal or vice versa in order to avoid sudden changes in signal level, the first and second digital signals are attenuated complementary, i.e. k one side
After multiplying one signal by (0<k<1) and the other by (1-k), switching is performed via a mixed digital signal obtained by adding.
本発明によるデイジタル信号切替回路において
は、第一のデイジタル信号から第二のデイジタル
信号にあるいはその逆に切り換える時、一方の信
号からいつたん両信号レベルの中間レベルを有す
る混合デイジタル信号に切り替えられた後、他方
に切り替えられるので、切換時刻における信号レ
ベルの急激な変化を避けることができ、リンギン
グを抑圧できる。 In the digital signal switching circuit according to the present invention, when switching from a first digital signal to a second digital signal or vice versa, one signal is immediately switched to a mixed digital signal having an intermediate level between both signal levels. Since the switch is then switched to the other side, a sudden change in the signal level at the switching time can be avoided, and ringing can be suppressed.
次に本発明の実施例を示した図面を参照して本
発明を詳細に説明する。 Next, the present invention will be described in detail with reference to the drawings showing embodiments of the present invention.
第１図を参照すると、本発明の第一の実施例に
おいては、Ａ／Ｄ変換器１１でクロツクパルスＰ
を用いて符号化された第一のデイジタルPCM信
号Ａ（第２図ａ）はデータセレクター１２の第一
の入力端子１２−1およよび伝達係数ｋ（０＜ｋ＜
１、本実施例ではｋ＝1/2）の減衰器１３に供給
される。Ａ／Ｄ変換器１４でクロツクパルスＰを
用いて符号化された第二のデイジタルPCM信号
Ｂ（第２図ｂ）はデータセレクター１１の第三の
入力端子１２−3およびび伝達係数（１−ｋ）の
減衰器１５に供給される。減衰器１３および１５
からの信号レベルが1/2に減衰された第一および
第二のデイジタル信号は、加算器１６に供給され
て両信号の中間レベル〔kA＋（１−ｋ）Ｂ、本実
施例の場合（Ａ＋Ｂ）／２を有する混合デイジタ
ル信号Ｃ（第２図ｃ）になる。混合デイジタル信
号Ｃはデータセレクター１１の第二の入力端子１
２−3に供給される。 Referring to FIG. 1, in the first embodiment of the present invention, the A/D converter 11 clock pulse P
The first digital PCM signal A (FIG. 2a ) encoded using
1. In this embodiment, k=1/2) is supplied to the attenuator 13. The second digital PCM signal B (FIG. 2b) encoded by the A/D converter 14 using the clock pulse P is sent to the third input terminal 12-3 of the data selector 11 and the transfer coefficient (1-k ) is supplied to the attenuator 15. Attenuators 13 and 15
The first and second digital signals whose signal levels have been attenuated to 1/2 are supplied to an adder 16, and the intermediate level of both signals [kA+(1-k)B, in this embodiment (A+B )/2 resulting in a mixed digital signal C (FIG. 2c). The mixed digital signal C is connected to the second input terminal 1 of the data selector 11.
2-3 is supplied.
今、第一のデイジタル信号Ａから第二のデイジ
タル信号Ｂへ切り替える場合、データセレクター
１２の可動接点１２−4を端子１２−1からいつた
ん端子１２−2に接続し、しかる後端子１２−3に
接続される。このため、データセレクター１２の
出力には、第２図ｄに実線で示すようなデイジタ
ル出力信号Ｄが得られる。反対に第二のデイジタ
ル信号Ｂから第一のデイジタル信号Ａに切り替え
る場合には、データセレクター１２の可動接点１
２−4を逆方向（接点１２−3から１２−2、１２
−1の順）に切り替える。これによつて、データ
セレクター１２の出力には、第２図ｄに一点鎖線
で示すようなデイジタル出力信号D′が得られる。
なお、第２図ａ〜ｄに示した信号は実際にはデイ
ジタルPCM信号であるが、説明の都合でアナロ
グ信号の形で図示している。また、デイジタル
PCM信号レベルを半分にする減衰器１３および
１５は、信号のビツト位置を１桁だけずらすこと
により増幅器（伝達係数）を1/2にすることがで
きる。 Now, when switching from the first digital signal A to the second digital signal B, first connect the movable contact 12-4 of the data selector 12 from the terminal 12-1 to the terminal 12-2 , and then connect the movable contact 12-4 to the terminal 12-3. connected to. Therefore, a digital output signal D as shown by the solid line in FIG. 2d is obtained at the output of the data selector 12. Conversely, when switching from the second digital signal B to the first digital signal A, the movable contact 1 of the data selector 12
2-4 in the opposite direction (from contact 12-3 to 12-2 , 12
- 1 ). As a result, the data selector 12 outputs a digital output signal D' as shown by the dashed line in FIG. 2d.
Although the signals shown in FIGS. 2a to 2d are actually digital PCM signals, they are shown in the form of analog signals for convenience of explanation. Also, digital
Attenuators 13 and 15, which halve the PCM signal level, can halve the amplifier (transfer coefficient) by shifting the bit position of the signal by one digit.
このようにして得られたデイジタル出力信号
Ｄ，D′は、第２図ｄからも明らかなとおり、切
替時点で一方のレベルから他方のレベルへ急激に
は変化せず、いつたん中間レベルになつた後、他
方のレベルになるので、このデイジタル信号を
Ｄ／Ａ変換器（図示せず）でアナログ信号に変換
し低域通過波（図示せず）を通しても、第２図
ｅに示すようなリンギングがほとんど発生しない
出力アナログ信号を得ることができる。 As is clear from FIG. 2d, the digital output signals D and D' obtained in this way do not change abruptly from one level to the other at the time of switching, but only reach an intermediate level. Even if this digital signal is converted to an analog signal by a D/A converter (not shown) and passed through a low-pass wave (not shown), it will not produce the same signal as shown in Figure 2e. An output analog signal with almost no ringing can be obtained.
次に第３図を参照すると、本発明の第二の実施
例は、第一の実施例にさらにデータセレクター１
２の選択を制御する選択信号発生手段２０を具備
している。第４図ａに示す切替制御信号Ｆの前半
は第一の信号Ａから第二の信号Ｂに切り替えるた
めの信号であり、これと逆極性の後半が第二の信
号Ｂから第一の信号へ切替えるための信号であ
る。この切替制御信号Ｆはレジスタ２１に供給さ
れ、クロツクパルスＰの一周期分ｔだけ遅れた遅
延信号Ｇ（第４図ｂ）となる。これらの信号Ｆお
よびＧは排他的論理和回路２２および論理積回路
２３に供給される。これらの論理回路２２および
２３からは、第４図ｃおよびｄにそれぞれ示すよ
うな選択信号ＨおよびＩが得られる。選択信号Ｈ
およびＩの組合せ〔Ｈ，Ｉ〕は、第４図からも明
らかなとおり、第一の信号Ａから第二の信号Ｂに
切り替える場合は〔０，０〕→〔１，０〕→
〔０，１〕と変化し、逆に第二の信号Ｂから第一
の信号Ａに切り替える場合は〔０，１〕→〔１，
０〕→〔０，０〕と変化する。 Next, referring to FIG. 3, a second embodiment of the present invention further includes a data selector 1 in addition to the first embodiment.
A selection signal generating means 20 is provided for controlling the selection of 2. The first half of the switching control signal F shown in FIG. This is a signal for switching. This switching control signal F is supplied to the register 21 and becomes a delayed signal G (FIG. 4b) delayed by one period t of the clock pulse P. These signals F and G are supplied to an exclusive OR circuit 22 and an AND circuit 23. These logic circuits 22 and 23 provide selection signals H and I as shown in FIG. 4c and d, respectively. Selection signal H
As is clear from FIG. 4, the combination of and I [H, I] is [0,0] → [1,0] → when switching from the first signal A to the second signal B.
[0,1], and conversely when switching from second signal B to first signal A, [0,1] → [1,
0]→[0,0].
選択信号ＨおよびＩはデータセレクター１２に
選択制御信号として供給され、組合せ〔Ｈ，Ｉ〕
が〔０，０〕、〔１，０〕および〔０，１〕のと
き、第一の信号Ａ、混合信号Ｃおよび第二の信号
Ｂがそれぞれ選択されるように制御する。データ
セレクター１２としては、例え市販の４入力−１
出力の集積回路７４LS153が使われ得る。 The selection signals H and I are supplied to the data selector 12 as selection control signals, and the combination [H, I]
is [0,0], [1,0], and [0,1], the first signal A, the mixed signal C, and the second signal B are controlled to be selected, respectively. As the data selector 12, for example, a commercially available 4 input-1
An output integrated circuit 74LS153 can be used.
上に述べた実施例においては、伝達係数ｋを1/
２とし中間レベルを一種類のみとしたが、ｋを二
つ以上とし中間レベルを複数種類とすること、例
えばｋを1/3，2/3とし、一方の信号の増幅率を１
→2/3→1/3→０、他方の信号の増幅率を０→1/3
→2/3→１とそれぞれ変化させることも可能であ
る。 In the embodiment described above, the transfer coefficient k is set to 1/
2 and only one type of intermediate level, but it is possible to set k to two or more and have multiple types of intermediate levels.For example, k is set to 1/3, 2/3, and the amplification factor of one signal is set to 1.
→2/3→1/3→0, the amplification factor of the other signal is 0→1/3
It is also possible to change it from →2/3→1.
本発明は以上説明したように、一方の信号から
他方の信号に切替える時、なめらかに変化するの
で、後段でデイジタルアナログ変換及び低域波
器を通加させた時、リンギングの発生を抑圧する
ことができる。 As explained above, since the present invention smoothly changes when switching from one signal to the other, it is possible to suppress the occurrence of ringing when applying digital-to-analog conversion and a low-frequency amplifier in the subsequent stage. Can be done.
第１図は本発明の第一の実施例のブロツク図、
第２図は第一の実施例の各部の波形図、第３図は
本発明の第二の実施例のブロツク図、第４図は第
二の実施例の各部の波形図である。
FIG. 1 is a block diagram of a first embodiment of the present invention;
FIG. 2 is a waveform diagram of each part of the first embodiment, FIG. 3 is a block diagram of the second embodiment of the present invention, and FIG. 4 is a waveform diagram of each part of the second embodiment.
Claims (1)
信号に切替えて出力するデイジタル信号切替回路
において、前記第１及び第２のデイジタル信号の
中間レベルを有する第３のデイジタル信号を形成
する手段と、前記第１のデイジタル信号から前記
第３のデイジタル信号を経て前記第２のデイジタ
ル信号に切替える切替手段とを具備することを特
徴とするデイジタル信号切替回路。1. In a digital signal switching circuit for switching and outputting a first digital signal to a second digital signal, means for forming a third digital signal having an intermediate level between the first and second digital signals; 1. A digital signal switching circuit comprising: switching means for switching from the first digital signal to the second digital signal via the third digital signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615179A JPS5660173A (en) | 1979-10-22 | 1979-10-22 | Digital signal switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615179A JPS5660173A (en) | 1979-10-22 | 1979-10-22 | Digital signal switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5660173A JPS5660173A (en) | 1981-05-23 |
| JPS6338917B2 true JPS6338917B2 (en) | 1988-08-02 |
Family
ID=15168497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13615179A Granted JPS5660173A (en) | 1979-10-22 | 1979-10-22 | Digital signal switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5660173A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60186724U (en) * | 1984-05-18 | 1985-12-11 | ティーオーエー株式会社 | signal switching device |
-
1979
- 1979-10-22 JP JP13615179A patent/JPS5660173A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5660173A (en) | 1981-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864305A (en) | D/A converter | |
| US6208687B1 (en) | Filter switching method | |
| JPS6338917B2 (en) | ||
| US4652922A (en) | Noise reduction circuit for video signal | |
| JPS5911120B2 (en) | reverberation device | |
| US5473697A (en) | Echo generating apparatus | |
| JPS6138653B2 (en) | ||
| JPS6345056Y2 (en) | ||
| JPS59122040A (en) | Digital signal processing circuit | |
| JPS6042653B2 (en) | reverberation device | |
| JPS6041887B2 (en) | switching circuit | |
| JPH04973A (en) | Video signal processor | |
| JPH0250480B2 (en) | ||
| JP3822920B2 (en) | Video signal processing device | |
| JP2814685B2 (en) | Audio switching device | |
| JP2967783B2 (en) | Muting circuit | |
| JPH0432822Y2 (en) | ||
| JPS609212A (en) | sound reproduction device | |
| JPH0131724B2 (en) | ||
| JPH01233832A (en) | D/a conversion circuit | |
| JPH01144869A (en) | Shadow circuit | |
| JPH02210908A (en) | Phase adjusting circuit | |
| JPS63256009A (en) | Tone control circuit | |
| JPH0730426A (en) | D / A converter | |
| JPS607279A (en) | emphasis device |