JPS6340452A - スキヤナのマ−ク検出回路 - Google Patents
スキヤナのマ−ク検出回路Info
- Publication number
- JPS6340452A JPS6340452A JP61184812A JP18481286A JPS6340452A JP S6340452 A JPS6340452 A JP S6340452A JP 61184812 A JP61184812 A JP 61184812A JP 18481286 A JP18481286 A JP 18481286A JP S6340452 A JPS6340452 A JP S6340452A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- signal
- mark detection
- read
- detection section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 46
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 abstract description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 2
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスキャナのマーク検出回路に関する。
従来、スキャナのマーク検出回路は、第２図に示ずよう
なマークＭ１及びＭ２を記録した原稿１３を用い、マー
クＭ１及びＭ２を順次読取った信号がマークの主走査方
向Ｘの長さ及び副走査方向Ｙの幅以」二であれば、マー
クであると判定していた。
なマークＭ１及びＭ２を記録した原稿１３を用い、マー
クＭ１及びＭ２を順次読取った信号がマークの主走査方
向Ｘの長さ及び副走査方向Ｙの幅以」二であれば、マー
クであると判定していた。
第２図に示ずように、原稿１３は主走査方向Ｘの主走査
区間１４がマーク検出区間１５と画像読取区間１６とに
分割され、マークＭ、及びＭ２は共にマーク検出区間１
５内に記録される。
区間１４がマーク検出区間１５と画像読取区間１６とに
分割され、マークＭ、及びＭ２は共にマーク検出区間１
５内に記録される。
例えば、飛越走査のスキャナの場合、マークＭ１を認識
したとき飛越走査を開始し、マークＭ２を認識したとき
飛越走査から通常走査に戻るように制御される。従って
、領域Ａの画像が読取られ、領域Ｂの画像は読取られな
い。
したとき飛越走査を開始し、マークＭ２を認識したとき
飛越走査から通常走査に戻るように制御される。従って
、領域Ａの画像が読取られ、領域Ｂの画像は読取られな
い。
上述した従来のスキャナのマーク検出回路は、マーク検
出区間内にはマーク以外の画像が存在してはならず、原
稿上の汚れや、画像の一部がマーり検出区間に存在する
場合はマークと３イ］検出して誤動作を発生ずるという
問題点がある。
出区間内にはマーク以外の画像が存在してはならず、原
稿上の汚れや、画像の一部がマーり検出区間に存在する
場合はマークと３イ］検出して誤動作を発生ずるという
問題点がある。
本発明の目的は、マークの誤検出の発生を防１トできる
スキャナのマーク検出回路を提１ｊ（することにある。
スキャナのマーク検出回路を提１ｊ（することにある。
〔問題点を解決するための毛ｒＱ ）
本発明のスキャナのマーク検出回路は、原稿」二を主走
査方向にマーク検出区間と画像読取区間に分割し前記マ
ーク検出区間内に記録されたマークに対応するパターン
データを予め格納するメモリと、該メモリから読出され
たデータと前記マークを読取った信号とを比較し両者が
一致しないとき誤り信号を出力する比較回路と、前記誤
り信号を計数し当該計数結果が予め設定する値に達した
とき非マーク判定信号を出力するマーク判定回路とを含
んで構成される。
査方向にマーク検出区間と画像読取区間に分割し前記マ
ーク検出区間内に記録されたマークに対応するパターン
データを予め格納するメモリと、該メモリから読出され
たデータと前記マークを読取った信号とを比較し両者が
一致しないとき誤り信号を出力する比較回路と、前記誤
り信号を計数し当該計数結果が予め設定する値に達した
とき非マーク判定信号を出力するマーク判定回路とを含
んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック国である。
第１図に示すように、本実施例はＲＯＭ１と、比較回路
としての排他的論理和回路２と、Ｒ，ＯＭｌのアドレス
カウンタ３と、マーク判定回路としてのカウンタ４と、
ＡＮＤ回路５とを含む。
としての排他的論理和回路２と、Ｒ，ＯＭｌのアドレス
カウンタ３と、マーク判定回路としてのカウンタ４と、
ＡＮＤ回路５とを含む。
なお、本実施例において使用する原稿は前述した第２図
に示すものと同様に、主走査方向Ｘにマーク検出区間１
５と画像読取区間１６とに分割されていて、マークＭ、
及びＭ２はマーク検出区間１５内に記録されている。
に示すものと同様に、主走査方向Ｘにマーク検出区間１
５と画像読取区間１６とに分割されていて、マークＭ、
及びＭ２はマーク検出区間１５内に記録されている。
第３図は第１図の実施例の動作を説明するための入力信
号のタイミング図である。
号のタイミング図である。
第３図に示すように、第１図の実施例における読取画信
号７及びマーク検出区間信号８の各入力信号は、両信号
クロック６に同期しており、第２図に示す主走査区間］
４の１周期の中で、マーク検出区間信号８の幅に従って
、読取画信号７がマーク検出区間１５と画像読取区間１
６に分がれている。
号７及びマーク検出区間信号８の各入力信号は、両信号
クロック６に同期しており、第２図に示す主走査区間］
４の１周期の中で、マーク検出区間信号８の幅に従って
、読取画信号７がマーク検出区間１５と画像読取区間１
６に分がれている。
以下に、第１図の実施例の動作について第２図及び第３
図を参照して説明する。
図を参照して説明する。
第１図において、人力された読取画信号７は排他的論理
和回路２て■？ＯＭ１からの読出データ１１と、マーク
検出区間信号８によりマーク検出区間１５内でのみ比較
され、両データが一致しないとき排他的論理和回路２か
ら誤り信り９が出力して、カウンタ４が誤り信号９の回
数を計数する。
和回路２て■？ＯＭ１からの読出データ１１と、マーク
検出区間信号８によりマーク検出区間１５内でのみ比較
され、両データが一致しないとき排他的論理和回路２か
ら誤り信り９が出力して、カウンタ４が誤り信号９の回
数を計数する。
カウンタ４には予めシ忙；り判定ｔｒｉ Ｑ、が設定さ
れていて、マーク検出区間信号８内で３１数結果が誤り
判定値Ｑ、に達すると、その読取画信号７はマークを読
取った信号でないと判定する非マーク判定信号１０を出
力する。
れていて、マーク検出区間信号８内で３１数結果が誤り
判定値Ｑ、に達すると、その読取画信号７はマークを読
取った信号でないと判定する非マーク判定信号１０を出
力する。
非マーク判定信号１０はＡ Ｎ ＋’）回路５を通して
次の主走査ラインにおけるマーク検出区間信り８の立」
一つ時に、アドレスカウンタ３及びカウンタ４を初期値
に設定し、次の検出動作がｌ）目ｆｌされる。
次の主走査ラインにおけるマーク検出区間信り８の立」
一つ時に、アドレスカウンタ３及びカウンタ４を初期値
に設定し、次の検出動作がｌ）目ｆｌされる。
アドレスカウンタ３は、マーク検出区間信号８の期間、
両信号クロック６を３１数してＩ？、 ＯＭ ］の読出
アドレスを発生し、コ〉“５収画信号７との比較データ
である読出データ１１とマーク検出完了を示ずマーク検
出信号１２を出力さＵ゛る。
両信号クロック６を３１数してＩ？、 ＯＭ ］の読出
アドレスを発生し、コ〉“５収画信号７との比較データ
である読出データ１１とマーク検出完了を示ずマーク検
出信号１２を出力さＵ゛る。
−５＝−
この場合、」−述した非マーク判定信号１０が発生ずる
以前にマーク検出信号１２が出力されれば、マーク検出
完了とみなずものであり、マーク検出信号１２は次に述
べる両信号比較の後のアドレスとしてＲＯＭ １に設定
される。
以前にマーク検出信号１２が出力されれば、マーク検出
完了とみなずものであり、マーク検出信号１２は次に述
べる両信号比較の後のアドレスとしてＲＯＭ １に設定
される。
第４図は第１図のＲＯＭに格納されるパターンデータの
配置図である。
配置図である。
第４図に示すように、マーク検出区間信号８は１主走査
ライン分が！（但し、ｅ ＝ １． ａｍ当りの画信号
クロック数×マーク検出区間長）ピッＩ〜がら成り、そ
のうちｎビット目からｍ （０＜ｎ＜ｍ＜ｅ）ビット目
までが、第２図に示すマークＭ、及びＭ２の主走査方向
Ｘの長さに対応する。
ライン分が！（但し、ｅ ＝ １． ａｍ当りの画信号
クロック数×マーク検出区間長）ピッＩ〜がら成り、そ
のうちｎビット目からｍ （０＜ｎ＜ｍ＜ｅ）ビット目
までが、第２図に示すマークＭ、及びＭ２の主走査方向
Ｘの長さに対応する。
又、第２図に示ずマークＭ、及びＭ２の副走査方向Ｙの
幅に対応する主走査ライン数が（ｋ ＋１． ）木（但
し、１（≧０の整数）の場合を示し、第４図において太
線で囲った部分がマークＭ１及びＭ２に対応するパター
ンデータである。
幅に対応する主走査ライン数が（ｋ ＋１． ）木（但
し、１（≧０の整数）の場合を示し、第４図において太
線で囲った部分がマークＭ１及びＭ２に対応するパター
ンデータである。
従って、ＲＯＭＩへの読出アドレスが（ｋ＋１）ｎ〜（
ｋ ＋１． ） ｍで黒を示す論理“１′′の読出デ−
タ１１がＲＯＭ１から出力される。なお、マーク検出信
号１２は読出アドレスが（ｋ ＋１ ） ｅ −１より
大きいアドレスで出力させる。
ｋ ＋１． ） ｍで黒を示す論理“１′′の読出デ−
タ１１がＲＯＭ１から出力される。なお、マーク検出信
号１２は読出アドレスが（ｋ ＋１ ） ｅ −１より
大きいアドレスで出力させる。
以上述べたように、本実施例ではマーク検出区間の位置
を主走査区間のＦＪＪめにしたが、１：、走査区間の終
りでもよく、かつ、マークの形状は長方形でなく、丸、
だ円環任意の形状でよいことは言うまでもない。
を主走査区間のＦＪＪめにしたが、１：、走査区間の終
りでもよく、かつ、マークの形状は長方形でなく、丸、
だ円環任意の形状でよいことは言うまでもない。
以上説明したように本発明のスキャナのマーク検出回路
は、原稿に記録したマークに対応したパターンデータを
メモリに格納しておき、メモリから読出したパターンデ
ータと原稿」二のマークを読取ったデータとを比較する
ことに、Ｌす、マークの形状及び大きさによりマークか
−７かを判定できるので、マーク検出区間におＧｌる原
稿の汚れに起因する誤検出を防止できるという効果があ
る。
は、原稿に記録したマークに対応したパターンデータを
メモリに格納しておき、メモリから読出したパターンデ
ータと原稿」二のマークを読取ったデータとを比較する
ことに、Ｌす、マークの形状及び大きさによりマークか
−７かを判定できるので、マーク検出区間におＧｌる原
稿の汚れに起因する誤検出を防止できるという効果があ
る。
第１図は本発明の一実施例のブロック図、第２図は一般
的なマーク入り原稿の平面図、第３図は第１図の実施例
の動作を説明するための入力信号のタイミング国、第４
図は第１図のＲＯＭに格納されるパターンデータの配置
図である。 １・・・ＲＯＭ、２・・・排他的論理和回路、３・・・
アドレスカウンタ、４・・・カウンタ、５・・・ＡＮＤ
回路、６・・・画信号クロック、７・・・読取画信号、
８・・・マーク検出区間信号、９・・・誤り信号、１０
・・・非マーク判定信号、１１・・・読出データ、１２
・・・マーク検出信号、１３・・・原稿、１４・・・主
走査区間、１５・・・マーク検出区間、１６・・・画像
読取区間、Ｍ、、Ｍ２〉−
的なマーク入り原稿の平面図、第３図は第１図の実施例
の動作を説明するための入力信号のタイミング国、第４
図は第１図のＲＯＭに格納されるパターンデータの配置
図である。 １・・・ＲＯＭ、２・・・排他的論理和回路、３・・・
アドレスカウンタ、４・・・カウンタ、５・・・ＡＮＤ
回路、６・・・画信号クロック、７・・・読取画信号、
８・・・マーク検出区間信号、９・・・誤り信号、１０
・・・非マーク判定信号、１１・・・読出データ、１２
・・・マーク検出信号、１３・・・原稿、１４・・・主
走査区間、１５・・・マーク検出区間、１６・・・画像
読取区間、Ｍ、、Ｍ２〉−
Claims (1)
- 原稿上を主走査方向にマーク検出区間と画像読取区間に
分割し前記マーク検出区間内に記録されたマークに対応
するパターンデータを予め格納するメモリと、該メモリ
から読出されたデータと前記マークを読取った信号とを
比較し両者が一致しないとき誤り信号を出力する比較回
路と、前記誤り信号を計数し当該計数結果が予め設定す
る値に達したとき非マーク判定信号を出力するマーク判
定回路とを含むことを特徴とするスキャナのマーク検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184812A JPS6340452A (ja) | 1986-08-05 | 1986-08-05 | スキヤナのマ−ク検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184812A JPS6340452A (ja) | 1986-08-05 | 1986-08-05 | スキヤナのマ−ク検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6340452A true JPS6340452A (ja) | 1988-02-20 |
| JPH0564905B2 JPH0564905B2 (ja) | 1993-09-16 |
Family
ID=16159718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184812A Granted JPS6340452A (ja) | 1986-08-05 | 1986-08-05 | スキヤナのマ−ク検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2487350A (en) * | 2011-01-11 | 2012-07-25 | 3M Innovative Properties Co | Method of detecting a fault on an imaging device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344868B1 (en) | 1997-07-23 | 2002-02-05 | Tdk Corporation | Thermal head and method of manufacturing the same |
-
1986
- 1986-08-05 JP JP61184812A patent/JPS6340452A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2487350A (en) * | 2011-01-11 | 2012-07-25 | 3M Innovative Properties Co | Method of detecting a fault on an imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0564905B2 (ja) | 1993-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500926A (en) | Data-recording apparatus | |
| US3969577A (en) | System for evaluating similar objects | |
| US4045773A (en) | Pattern segmenting system for a pattern recognizing device | |
| US4663752A (en) | Sector mark signal control circuit for disc apparatus | |
| JP2828645B2 (ja) | マーク領域判定装置 | |
| JPH05304618A (ja) | フィールド形式表示信号発生装置 | |
| US4348762A (en) | Circuit for correcting data reading clock pulses | |
| JPH0564905B2 (ja) | ||
| JPH09171537A (ja) | バーコードおよびバーコード読取装置およびその読取方 法 | |
| JPH02277038A (ja) | 原稿サイズ検出装置 | |
| KR940000924A (ko) | 디지탈 화상 처리시스템의 영역신호 생성방법 및 장치 | |
| JPS60194868A (ja) | 原稿端縁座標の検出回路 | |
| JPS6034157B2 (ja) | コード・リーダ用テレビ・カメラの異常検知回路 | |
| JPS63288561A (ja) | マ−ク検出方法 | |
| JP2624427B2 (ja) | 画像判別装置 | |
| JP2611722B2 (ja) | エラーフラグ出力回路 | |
| JPH0522360A (ja) | Ｆｉｆｏ試験診断回路 | |
| JPS6230114Y2 (ja) | ||
| JP2984802B2 (ja) | 入力信号異常検出回路 | |
| JPH0831117B2 (ja) | 読取装置 | |
| JPH0629697B2 (ja) | 小孔位置検出装置 | |
| JPS63296461A (ja) | 画像領域判別装置 | |
| JPS58166867A (ja) | マ−ク読取方式 | |
| JPS63177374A (ja) | スキユ−補正回路 | |
| JPH0818801A (ja) | 自動色検知方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |