JPS6340876A - 半導体装置の試験方法 - Google Patents
半導体装置の試験方法Info
- Publication number
- JPS6340876A JPS6340876A JP18548486A JP18548486A JPS6340876A JP S6340876 A JPS6340876 A JP S6340876A JP 18548486 A JP18548486 A JP 18548486A JP 18548486 A JP18548486 A JP 18548486A JP S6340876 A JPS6340876 A JP S6340876A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor device
- base
- emitter
- temp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000012360 testing method Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims description 3
- 239000008188 pellet Substances 0.000 claims abstract description 22
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 abstract 2
- 230000005855 radiation Effects 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上皇■且分■
本発明は基板上に接着剤を介して半導体ペレットをマウ
ントした半導体装置のペレットマウント状態を判別する
半導体装置の試験方法に関するものである。
ントした半導体装置のペレットマウント状態を判別する
半導体装置の試験方法に関するものである。
従米二艮血
大電力用半導体装置、例えば、第２図に示す半導体装置
（８）は半導板ペレット（１）を放熱板（３）の上に半
田（４）を接着剤としてマウントし、放熱性を良好にし
ている。（５）は封止用の樹脂を示す。上記マウント用
半田（４）は例えば第３図に示すように、酸化物（６）
や気泡（７）がペレット（１）と放熱板（３）の間に混
入すると、熱伝導性が低下して放熱性が妨げられる。
（８）は半導板ペレット（１）を放熱板（３）の上に半
田（４）を接着剤としてマウントし、放熱性を良好にし
ている。（５）は封止用の樹脂を示す。上記マウント用
半田（４）は例えば第３図に示すように、酸化物（６）
や気泡（７）がペレット（１）と放熱板（３）の間に混
入すると、熱伝導性が低下して放熱性が妨げられる。
その結果、ペレット（１）と放？！板（３）との熱的膨
張に差が生じ、更に給電のＯＮ、ＯＦＦを繰り返してペ
レット（１）と放熱板（３）の熱的膨張・収縮が繰り返
されると、ペレット（１）と半田（４）の界面よりクラ
ンクが生じてペレット＜１）が破壊され易くなる。その
ため、特に放熱性が要求されるパワー素子ではマウント
状態をチエツクしておかなければならない、そこで、従
来、半導体装置（８）はパワーサイクル試験、即ち過負
荷状態で給電のＯＮ、ＯＦＦを繰り返し何回以上、耐え
られるかを口ット単位でサンプリングしペレットのマウ
ント１犬＋ａをチエツクしている。
張に差が生じ、更に給電のＯＮ、ＯＦＦを繰り返してペ
レット（１）と放熱板（３）の熱的膨張・収縮が繰り返
されると、ペレット（１）と半田（４）の界面よりクラ
ンクが生じてペレット＜１）が破壊され易くなる。その
ため、特に放熱性が要求されるパワー素子ではマウント
状態をチエツクしておかなければならない、そこで、従
来、半導体装置（８）はパワーサイクル試験、即ち過負
荷状態で給電のＯＮ、ＯＦＦを繰り返し何回以上、耐え
られるかを口ット単位でサンプリングしペレットのマウ
ント１犬＋ａをチエツクしている。
一口 く” しよ゛と るＥｉＦ占
ところで、パワーサイクル試験は、例えば１サイクル３
０秒の試験を２０００回程、繰り返さなければならない
ため、結果を得るまでにかなりの時間を要し、不良が続
発した場合に対応が遅れるという問題があった。
０秒の試験を２０００回程、繰り返さなければならない
ため、結果を得るまでにかなりの時間を要し、不良が続
発した場合に対応が遅れるという問題があった。
１ｆｉｌｆ占を ゛ るためｑ１段
本発明は、基板上に接着剤を介してマウントした半導体
ペレットのマウント状態を判別するにあたり、上記半導
体ペレット内のトランジスタの無負荷状態での通電開始
時におけるベース・エミッタ間電圧と上記トランジスタ
に所定時間、負荷をかけて通電し自己発熱させた状態で
のベース・エミッタ間電圧の差より上記半導体ペレット
のマウント状態を判別することを特徴−とする。
ペレットのマウント状態を判別するにあたり、上記半導
体ペレット内のトランジスタの無負荷状態での通電開始
時におけるベース・エミッタ間電圧と上記トランジスタ
に所定時間、負荷をかけて通電し自己発熱させた状態で
のベース・エミッタ間電圧の差より上記半導体ペレット
のマウント状態を判別することを特徴−とする。
詐■
半導体ペレットの無負荷状態及び負荷をかけて自己発熱
させた状態におけるベース・エミッタ間各電圧を測定し
、ベース・エミソク間電圧−コレクタ電流特性の変動幅
より半導体装置の放熱性を’ｐＪ別する。
させた状態におけるベース・エミッタ間各電圧を測定し
、ベース・エミソク間電圧−コレクタ電流特性の変動幅
より半導体装置の放熱性を’ｐＪ別する。
１上但
本発明に係る半導体装置の試験方法を第１図を参照し以
下説明する。図において（９）は半導体装置、（１０）
、 （１０）は半導体装置（９）のパワートランジス
タでシングル・エンディト・プッシュプル（ＳＥＰＰ）
接続されている。（１１）はトランジスタ（１０）
（１０）の出力に接続された負荷抵抗、（１２）は負荷
抵抗（１１）を接続又は開放するスイッチである。
下説明する。図において（９）は半導体装置、（１０）
、 （１０）は半導体装置（９）のパワートランジス
タでシングル・エンディト・プッシュプル（ＳＥＰＰ）
接続されている。（１１）はトランジスタ（１０）
（１０）の出力に接続された負荷抵抗、（１２）は負荷
抵抗（１１）を接続又は開放するスイッチである。
上記構成に基づき特定の機種の半導体装置について周囲
温度等の条件を一定にし、かつ、スイッチ（１２）を開
放した状態（無負荷）でベース・エミッタ間電圧（フォ
ワード電圧）（Ｖｐ＋）とその時のコレクタ電流（Ｉｃ
）を測定する。次に、周囲温度等の条件を変えずにスイ
ッチ（１２）を閉じて負荷抵抗（１１）を所定時間、接
続し、所定の温度になるまで半導体装置（９）を自己発
熱させる。そうすると、フォワード電圧（Ｖｐは温度に
よって変動（単位温度あたり〔−２〕ｍＶ）するため上
記コレクタ電流（Ｉｃ）に対応するフォワード電圧（Ｖ
ｐ ２ ）を測定すると、一定の条件（周囲温度、負荷
抵抗接続時間）下で自己発熱による上記半導体装置の温
度上昇を知ることができる。この温度上昇は半導体ペレ
ットをマウントする半田（４）の厚みや酸化物（６）、
気泡（７）等のマウント状態によるため、フォワード電
圧の差（Ｖｐ ｏ ＝Ｖｐ ２−ＶＦＩ）は上記半導体
装置のマウント状態を表している。そこで、上記２つの
フォワード電圧゛（Ｖｐ ｔ ） （Ｖｐ ２ ）を
測定した半導体装置についてパワーサイクル試験を行い
良、不良を判別すると、２つの電圧値（Ｖｐ ｓ ）と
（ＶＦ ２ ＞の差（Ｖｐｏ）に対応して上記マウント
状態に基づく半導体装置の良、不良を決めることができ
る。そのため、予め特定のｉ種について差（Ｖｐ ｏ）
に対応する半導体装置の良、不良をパワーサイクル試験
によって判別し、そのデー） 夕を用意しておくと、そ
の機種の半導体装置については上記フォワード電圧（Ｖ
ｐ １ ） （ＶＦ ２ ）を測定するだけで半導体
装置のマウント状態を判別することができろ。
温度等の条件を一定にし、かつ、スイッチ（１２）を開
放した状態（無負荷）でベース・エミッタ間電圧（フォ
ワード電圧）（Ｖｐ＋）とその時のコレクタ電流（Ｉｃ
）を測定する。次に、周囲温度等の条件を変えずにスイ
ッチ（１２）を閉じて負荷抵抗（１１）を所定時間、接
続し、所定の温度になるまで半導体装置（９）を自己発
熱させる。そうすると、フォワード電圧（Ｖｐは温度に
よって変動（単位温度あたり〔−２〕ｍＶ）するため上
記コレクタ電流（Ｉｃ）に対応するフォワード電圧（Ｖ
ｐ ２ ）を測定すると、一定の条件（周囲温度、負荷
抵抗接続時間）下で自己発熱による上記半導体装置の温
度上昇を知ることができる。この温度上昇は半導体ペレ
ットをマウントする半田（４）の厚みや酸化物（６）、
気泡（７）等のマウント状態によるため、フォワード電
圧の差（Ｖｐ ｏ ＝Ｖｐ ２−ＶＦＩ）は上記半導体
装置のマウント状態を表している。そこで、上記２つの
フォワード電圧゛（Ｖｐ ｔ ） （Ｖｐ ２ ）を
測定した半導体装置についてパワーサイクル試験を行い
良、不良を判別すると、２つの電圧値（Ｖｐ ｓ ）と
（ＶＦ ２ ＞の差（Ｖｐｏ）に対応して上記マウント
状態に基づく半導体装置の良、不良を決めることができ
る。そのため、予め特定のｉ種について差（Ｖｐ ｏ）
に対応する半導体装置の良、不良をパワーサイクル試験
によって判別し、そのデー） 夕を用意しておくと、そ
の機種の半導体装置については上記フォワード電圧（Ｖ
ｐ １ ） （ＶＦ ２ ）を測定するだけで半導体
装置のマウント状態を判別することができろ。
λ皿東処来
本発明によれば、半導体装置に内蔵された半導体ベレソ
（・の無負荷状態と負荷状態におけるフォワード電圧を
測定するだけで半導体装置のペレッ１−のマウント状態
を判別するようにしたから、短時間でマウント状態をチ
エツクできるようになり、しかもチエツクによって不良
品が生じない。
（・の無負荷状態と負荷状態におけるフォワード電圧を
測定するだけで半導体装置のペレッ１−のマウント状態
を判別するようにしたから、短時間でマウント状態をチ
エツクできるようになり、しかもチエツクによって不良
品が生じない。
第１図は本発明に係る半導体装置の試験方法を実施する
ためのブロック図、第２図は樹脂封止型半導体装置の部
分断面側面図、第３図は第２図の半導体装置のペレット
マウント部の側面図である。 （１）−・半導体ぺＬ・ツト、（３）・一基板、（４）
−１接着剤、 （９）−・半導体装置、（１０
） −１−ランジスタ （１１）−・・負荷、（Ｖ
ＦＩ）（Ｖｐ２Ｌ−一・ベース・エミッタ間電圧。 第１図 第３図
ためのブロック図、第２図は樹脂封止型半導体装置の部
分断面側面図、第３図は第２図の半導体装置のペレット
マウント部の側面図である。 （１）−・半導体ぺＬ・ツト、（３）・一基板、（４）
−１接着剤、 （９）−・半導体装置、（１０
） −１−ランジスタ （１１）−・・負荷、（Ｖ
ＦＩ）（Ｖｐ２Ｌ−一・ベース・エミッタ間電圧。 第１図 第３図
Claims (1)
- （１）基板上に接着剤を介してマウントした半導体ペレ
ットのマウント状態を判別するにあたり、上記半導体ペ
レット内のトランジスタの無負荷状態での通電開始時に
おけるベース・エミッタ間電圧と上記トランジスタに所
定時間、負荷をかけて通電し自己発熱させた状態でのベ
ース・エミッタ間電圧の差より上記半導体ペレットのマ
ウント状態を判別することを特徴とする半導体装置の試
験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548486A JPS6340876A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18548486A JPS6340876A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6340876A true JPS6340876A (ja) | 1988-02-22 |
Family
ID=16171570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18548486A Pending JPS6340876A (ja) | 1986-08-07 | 1986-08-07 | 半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6340876A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301189A (ja) * | 1988-05-30 | 1989-12-05 | Nec Kansai Ltd | 半導体装置の電気的特性測定方法 |
| JPH0397882A (ja) * | 1989-08-10 | 1991-04-23 | Rhone Poulenc Chim | 非アスベスト系繊維隔膜及びその製造方法 |
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
-
1986
- 1986-08-07 JP JP18548486A patent/JPS6340876A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01301189A (ja) * | 1988-05-30 | 1989-12-05 | Nec Kansai Ltd | 半導体装置の電気的特性測定方法 |
| JPH0397882A (ja) * | 1989-08-10 | 1991-04-23 | Rhone Poulenc Chim | 非アスベスト系繊維隔膜及びその製造方法 |
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Blackburn | A review of thermal characterization of power transistors | |
| Schmidt et al. | Power cycle testing of sintered SiC-MOSFETs | |
| TWI469236B (zh) | 發光二極體封裝界面之檢測裝置及方法 | |
| CN111521922B (zh) | 半导体器件的功率循环试验装置和系统 | |
| CN212622913U (zh) | 一种压接型功率半导体器件及其温度分布测量系统 | |
| US6593761B1 (en) | Test handler for semiconductor device | |
| Wagner et al. | Power cycling of SiC-MOSFET single-chip modules with additional measurement cycles for life end determination | |
| CN116699352B (zh) | 一种功率半导体模块高温反偏测试的测试温度确定方法 | |
| CN102540039A (zh) | 检测系统及检测方法 | |
| CN112327125B (zh) | 功率半导体器件结壳热阻状态监测方法、设备、存储介质 | |
| CN102183546B (zh) | 发光二极管封装接口的检测装置及方法 | |
| GB2293882A (en) | Testing semiconductor bump electrodes | |
| Cova et al. | Thermal characterization of IGBT power modules | |
| CN113805023B (zh) | 一种压接型功率半导体器件及其温度分布测量系统 | |
| JP2002350491A (ja) | 半導体回路の検査方法および検査装置 | |
| JPS649731B2 (ja) | ||
| JP3442818B2 (ja) | 電子部品の環境試験装置 | |
| JPH04144248A (ja) | 半導体集積回路の試験方法 | |
| CN224019168U (zh) | 一种测温模块及智能功率模块 | |
| JPS5838876A (ja) | 半導体装置の試験法 | |
| Badalawa et al. | Thermal transient measurement methods for cascode power devices to determine junction to package thermal resistance | |
| KR102715192B1 (ko) | 반도체 패키지의 계면 고장 분석 장치 및 방법 | |
| Dupont et al. | Power cycling test circuit for thermal fatigue resistance analysis of solder joints in IGBT | |
| CN220853912U (zh) | 温度检测设备 | |
| JP2000298156A (ja) | 半導体装置の検査方法 |