JPS6340901Y2 - - Google Patents
Info
- Publication number
- JPS6340901Y2 JPS6340901Y2 JP18634382U JP18634382U JPS6340901Y2 JP S6340901 Y2 JPS6340901 Y2 JP S6340901Y2 JP 18634382 U JP18634382 U JP 18634382U JP 18634382 U JP18634382 U JP 18634382U JP S6340901 Y2 JPS6340901 Y2 JP S6340901Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- output
- whose
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009795 derivation Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は増幅器に関し特にパイボーラトランジ
スタを用いた広帯域増幅器に関するものである。
スタを用いた広帯域増幅器に関するものである。
例えばビデオ信号等の広帯域信号を増幅する増
幅器はその歪を最小にすることが必要であるが、
そのために負帰還を施して歪を抑圧する方法が広
く慣用されている。しかしながら、負帰還を施せ
ば増幅度の低減は避けられず、よつて所望の増幅
度を得るには多くの増幅素子や増幅回路が必要と
なるばかりか、増幅回路全体の安定度が悪くなつ
て発振を呈する危険性も存在する。
幅器はその歪を最小にすることが必要であるが、
そのために負帰還を施して歪を抑圧する方法が広
く慣用されている。しかしながら、負帰還を施せ
ば増幅度の低減は避けられず、よつて所望の増幅
度を得るには多くの増幅素子や増幅回路が必要と
なるばかりか、増幅回路全体の安定度が悪くなつ
て発振を呈する危険性も存在する。
特に、増幅素子であるトランジスタにおいては
そのベース・エミツタ間の入出力特性が非直線性
を示すために、この非直線性を改善すべく大電流
を流したり、負帰還を施したりしているが、いず
れも好ましいものではなく、特に負帰還による解
決法は上述の欠点をそのまゝ有することになる。
そのベース・エミツタ間の入出力特性が非直線性
を示すために、この非直線性を改善すべく大電流
を流したり、負帰還を施したりしているが、いず
れも好ましいものではなく、特に負帰還による解
決法は上述の欠点をそのまゝ有することになる。
本考案の目的は負帰還を施すことなく増幅用ト
ランジスタの非直線歪を改善することの可能なト
ランジスタ増幅器を提供することである。
ランジスタの非直線歪を改善することの可能なト
ランジスタ増幅器を提供することである。
本考案の増幅器は第１のトランジスタの出力を
入力としこの第１のトランジスタと逆導電型の第
２のトランジスタを設け、これら両トランジスタ
に所定比の電流を供給するようにして第１又は第
２のトランジスタに流れる電流の変化に対応して
出力を得るようにしたことを特徴とする。
入力としこの第１のトランジスタと逆導電型の第
２のトランジスタを設け、これら両トランジスタ
に所定比の電流を供給するようにして第１又は第
２のトランジスタに流れる電流の変化に対応して
出力を得るようにしたことを特徴とする。
以下本考案について図面を用いて説明する。
第１図は本考案の基本動作を説明するために示
す回路図であり、増幅されるべき入力信号VINは
エミツタフオロワ構成のPNPトランジスタQ1の
ベース入力となり、このトランジスタのエミツタ
フオロワ出力は次段の増幅用NPNトランジスタ
Q2のベース入力となる。これら両トランジスタ
Q1及びQ2に一定比の電流I1，I2（I1／I2＝１／α、
αは一定）を供給する例えばカレントミラー回路
１が設けられており、このカレントミラー回路１
は図のように互いにベースが共通接続された
PNPトランジスタQ3，Q4と各エミツタ抵抗R2，
R3より成り、トランジスタQ4はベースとコレク
タが共通接続されたダイオード構成となつてお
り、抵抗R2，R3の選定によりトランジスタQ1，
Q2への供給電流比１／αを一定に設定すること
ができる。そして、トランジスタQ2のエミツタ
と基準電位点である接地間にはエミツタ抵抗R1
が挿入されており、抵抗R2の両端間から増幅出
力が導出される構成となつている。
す回路図であり、増幅されるべき入力信号VINは
エミツタフオロワ構成のPNPトランジスタQ1の
ベース入力となり、このトランジスタのエミツタ
フオロワ出力は次段の増幅用NPNトランジスタ
Q2のベース入力となる。これら両トランジスタ
Q1及びQ2に一定比の電流I1，I2（I1／I2＝１／α、
αは一定）を供給する例えばカレントミラー回路
１が設けられており、このカレントミラー回路１
は図のように互いにベースが共通接続された
PNPトランジスタQ3，Q4と各エミツタ抵抗R2，
R3より成り、トランジスタQ4はベースとコレク
タが共通接続されたダイオード構成となつてお
り、抵抗R2，R3の選定によりトランジスタQ1，
Q2への供給電流比１／αを一定に設定すること
ができる。そして、トランジスタQ2のエミツタ
と基準電位点である接地間にはエミツタ抵抗R1
が挿入されており、抵抗R2の両端間から増幅出
力が導出される構成となつている。
かゝる構成において、両トランジスタQ1，Q2
のベース・エミツタ間電圧をVBE1，VBE2としてト
ランジスタQ1のエミツタラインの電圧をVAとし、
更に両トランジスタを流れる電流をI1，I2とすれ
ば次式が成立する。
のベース・エミツタ間電圧をVBE1，VBE2としてト
ランジスタQ1のエミツタラインの電圧をVAとし、
更に両トランジスタを流れる電流をI1，I2とすれ
ば次式が成立する。
VA＝VIN＋VBE1 ……(1)
I2＝（VA−VBE2）／R1 ……(2)
VOUT＝I2・R2 ……(3)
(1)式乃至(3)式より次式が得られる。
VOUT＝（VIN＋VBE1−VBE2）・R2／R1 ……(4)
一般にトランジスタのコレクタ電流IcとVBEと
の関係は次式で表わされる。
の関係は次式で表わされる。
Ic＝Is（expqVBE／kT−１） ……(5)
こゝに、ｑは電子電荷、ｋはボルツマン定数、
Ｔは絶対温度、Isはベース・エミツタ間逆方向飽
和電流である。(5)式を変形して次式を得る。
Ｔは絶対温度、Isはベース・エミツタ間逆方向飽
和電流である。(5)式を変形して次式を得る。
VBE＝kT／ｑln（Ic／Is＋１） ……(6)
従つて(4)式中の（VBE1−VBE2）は次式で示され
る。
る。
VBE1−VBE2＝ｋ／ｑ｛T1ln（I1／Is1＋１）
−T2ln（αI1／Is2＋１）｝ ……(7)
こゝにT1，T2はトランジスタQ1，Q2のベー
ス・エミツタ接合部温度である。
ス・エミツタ接合部温度である。
またIsはトランジスタ固有の定数であるから
Is2＝βIs1とおく（βは一定）ことができ、またIs
は極めて小なる値であつてコレクタ電流を十分流
しておけばIc／Is≫１が成立するから次式が得ら
れる。
Is2＝βIs1とおく（βは一定）ことができ、またIs
は極めて小なる値であつてコレクタ電流を十分流
しておけばIc／Is≫１が成立するから次式が得ら
れる。
Ic／Is＋１≒Ic／Is ……(8)
よつて(8)式を用いて(7)式は以下のようになる。
VBE1−VBE2≒ｋ／ｑ｛T1ln（I1／Is1）
−72ln（αI1／βIs1）｝ ………(9)
(9)式においてトランジスタのジヤンクシヨン温
度Ｔを一定とすれば VBE1−VBE2＝kT／ｑln（β／α） ……(10) (10)式より（VBE1−VBE2）は一定値となるから、
この値をｒとおけば(4)式は次式となる。
度Ｔを一定とすれば VBE1−VBE2＝kT／ｑln（β／α） ……(10) (10)式より（VBE1−VBE2）は一定値となるから、
この値をｒとおけば(4)式は次式となる。
VOUT＝（VIN＋ｒ）・R2／R1 ……(11)
(11)式から判るように出力VOUTは各トランジス
タのVBEに無関係となつて、VBEに起因する歪の
発生がなくなる。
タのVBEに無関係となつて、VBEに起因する歪の
発生がなくなる。
第２図は本考案の基本動作による他の実施例を
示す回路図であり、第１図と同等部分は同一符号
にて示されている。図においては、トランジスタ
Q2のエミツタ抵抗R1の両端から出力VOUTを導出
するものであり、トランジスタQ1，Q2共にエミ
ツタフオロワ構成となるから増幅器の利得は１と
なる。尚、両トランジスタQ1，Q2に流れる電流
比を所望に選定するには抵抗R2，R3を除き、ミ
ラー回路のトランジスタQ3，Q4のエミツタ面積
比を適宜設定することによつてなすことができ
る。
示す回路図であり、第１図と同等部分は同一符号
にて示されている。図においては、トランジスタ
Q2のエミツタ抵抗R1の両端から出力VOUTを導出
するものであり、トランジスタQ1，Q2共にエミ
ツタフオロワ構成となるから増幅器の利得は１と
なる。尚、両トランジスタQ1，Q2に流れる電流
比を所望に選定するには抵抗R2，R3を除き、ミ
ラー回路のトランジスタQ3，Q4のエミツタ面積
比を適宜設定することによつてなすことができ
る。
かゝる構成において、出力VOUTは次式となる。
VOUT＝VIN＋VBE1−VBE2 ……(12)
また（VBE1−VBE2）は第１図の回路におけると
同様に(10)式で示され、これを一定値ｒとすると、
(12)式は次式となる。
同様に(10)式で示され、これを一定値ｒとすると、
(12)式は次式となる。
VOUT＝VIN＋ｒ ……(13)
すなわちｒだけのオフセツト電圧を有する利得
１のバツフアアンプとなり、これも同様にVBEに
よる歪が生じない利点がある。
１のバツフアアンプとなり、これも同様にVBEに
よる歪が生じない利点がある。
出力の導出方法として、上記実施例に示すよう
に２つの方法を示したが、要はトランジスタQ1
或はQ2に流れる電流の変化を取り出せばよいか
ら、トランジスタQ2のコレクタと電流供給手段
１との間に抵抗素子を挿入してこの抵抗の両端電
圧を出力とすることも可能である。さらにトラン
ジスタQ1，Q2に流れる電流比は一定であるから、
トランジスタQ1のコレクタと接地間又はエミツ
タと電流供給手段１との間に抵抗素子を挿入して
この抵抗の両端電圧を出力とすることもできる
し、R3の両端電圧も出力として利用できる。
に２つの方法を示したが、要はトランジスタQ1
或はQ2に流れる電流の変化を取り出せばよいか
ら、トランジスタQ2のコレクタと電流供給手段
１との間に抵抗素子を挿入してこの抵抗の両端電
圧を出力とすることも可能である。さらにトラン
ジスタQ1，Q2に流れる電流比は一定であるから、
トランジスタQ1のコレクタと接地間又はエミツ
タと電流供給手段１との間に抵抗素子を挿入して
この抵抗の両端電圧を出力とすることもできる
し、R3の両端電圧も出力として利用できる。
第３図は本考案の実施例を示す回路図であり、
増幅利得を第１図の回路に比し更に大きく得たい
場合の例を示すもので、第１図と同等部分は同一
符号により示されている。図においては、電流供
給手段１のカレントミラー回路としてトランジス
タQ3，Q4にベースが共通接続されたPNPトラン
ジスタQ6を更に付加して、そのエミツタに抵抗
R5を設け、そのコレクタを出力抵抗R4を介して
接地するようにし、出力抵抗R4の両端から出力
VOUTを得ている。
増幅利得を第１図の回路に比し更に大きく得たい
場合の例を示すもので、第１図と同等部分は同一
符号により示されている。図においては、電流供
給手段１のカレントミラー回路としてトランジス
タQ3，Q4にベースが共通接続されたPNPトラン
ジスタQ6を更に付加して、そのエミツタに抵抗
R5を設け、そのコレクタを出力抵抗R4を介して
接地するようにし、出力抵抗R4の両端から出力
VOUTを得ている。
ここで、トランジスタQ1，Q2への供給電流I1
とI2との比を第１図の場合と同様に１／αに定
め、またトランジスタQ2と抵抗R4とへの供給電
流I2とI3との比を１／α′に定めるものとする。
とI2との比を第１図の場合と同様に１／αに定
め、またトランジスタQ2と抵抗R4とへの供給電
流I2とI3との比を１／α′に定めるものとする。
そして、本例においても(1)，(2)式が成立し、更
にカレントミラー回路１の共通ベースラインの電
圧VBは次式となる。
にカレントミラー回路１の共通ベースラインの電
圧VBは次式となる。
VB＝Vcc−VBE4−I2R2 ……(14)
(1)，(2)式を用いて(14)式を整理すると次式が得
られる。
られる。
VB＝Vcc−VBE4
−R2／R1（VIN＋VBE1−VBE2） ……(15)
更にI3は次式で示される。
I3＝（Vcc−VBE6−VB）／R5 ……(16)
よつて出力VOUTは次式となる。
VOUT＝I3・R4
＝R4／R5（Vcc−VBE6−VB） ……(17)
これに(15)式を代入する。
VOUT＝R4／R5｛VBE4−VBE6
＋R2／R1（VIN＋VBE1−VBE2）｝ ……(18)
(18)式において（VBE1−VBE2）は(10)式より一定
値ｒとなつており、また（VBE4−VBE6）は同じく
次式となる。
値ｒとなつており、また（VBE4−VBE6）は同じく
次式となる。
VBE4−VBE6≒kT／ｑln（β′／α′）……(19)
ここにβ′はトランジスタQ6とQ4のIs比である。
（１９）式も一定値であるからこれをr′とすれば(18)
式
は次式となる。
（１９）式も一定値であるからこれをr′とすれば(18)
式
は次式となる。
VOUT＝R4／R5｛r′＋R2／R1（VIN＋ｒ）｝ ……(20)
すなわち、本例においてもVBEによる歪は発生
せずより大きな利得を得ることができることにな
る。
せずより大きな利得を得ることができることにな
る。
以上述べたように本考案によれば負帰還を施す
ことなく歪を除去しかつ簡単な構成で所望の利得
を有するトランジスタ増幅器を得ることができ
る。
ことなく歪を除去しかつ簡単な構成で所望の利得
を有するトランジスタ増幅器を得ることができ
る。
尚、電流供給手段として電流ミラー回路を用い
たがこれと同等機能の回路を用いることができる
ことは勿論である。
たがこれと同等機能の回路を用いることができる
ことは勿論である。
第１図、第２図は本考案の基本動作を示す回路
図、第３図は本考案の実施例を示す回路図であ
る。 主要部分の符号の説明、１……電流ミラー回
路、Q1……エミツタフオロワトランジスタ、Q2
……出力トランジスタ。
図、第３図は本考案の実施例を示す回路図であ
る。 主要部分の符号の説明、１……電流ミラー回
路、Q1……エミツタフオロワトランジスタ、Q2
……出力トランジスタ。
Claims (1)
- ベースに入力が印加されたエミツタフオロワ構
成の第１のトランジスタと、この第１のトランジ
スタの出力をベース入力としかつエミツタと基準
電位点間にエミツタ抵抗が接続された前記第１の
トランジスタと逆導電型の第２のトランジスタ
と、基準電位点と回路出力端との間に設けられた
出力抵抗と、コレクタが前記出力抵抗の回路出力
端に接続されエミツタがエミツタ抵抗を介して電
源に接続された出力導出用の第１のトランジスタ
と同導電型の第３のトランジスタと、前記第２の
トランジスタに流れる電流に対しほぼ一定比の電
流を前記第１のトランジスタ及び第３のトランジ
スタへ夫々供給するべくコレクタ及びベースが共
通接続されその共通接続点が前記第２のトランジ
スタのコレクタに接続されて第２のトランジスタ
に流れるコレクタ電流を入力としエミツタがエミ
ツタ抵抗を介して電源に接続されたダイオード接
続の第１のトランジスタと同導電型の第４のトラ
ンジスタと、前記第３のトランジスタとともに前
記第４のトランジスタとベースが共通接続されコ
レクタが第１のトランジスタのエミツタに接続さ
れた第１のトランジスタと同導電型の第５のトラ
ンジスタとを含み、前記第３乃至第５のトランジ
スタによりカレントミラー回路を構成し、このカ
レントミラー回路により、前記第１のトランジス
タ及び出力抵抗へ夫々ミラー電流を供給するよう
にしたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18634382U JPS5959013U (ja) | 1982-12-09 | 1982-12-09 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18634382U JPS5959013U (ja) | 1982-12-09 | 1982-12-09 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5959013U JPS5959013U (ja) | 1984-04-17 |
| JPS6340901Y2 true JPS6340901Y2 (ja) | 1988-10-26 |
Family
ID=30402514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18634382U Granted JPS5959013U (ja) | 1982-12-09 | 1982-12-09 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5959013U (ja) |
-
1982
- 1982-12-09 JP JP18634382U patent/JPS5959013U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5959013U (ja) | 1984-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| JPH027522B2 (ja) | ||
| JPH098569A (ja) | 差動増幅回路 | |
| JPS6340901Y2 (ja) | ||
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS6343923B2 (ja) | ||
| US4439745A (en) | Amplifier circuit | |
| JPS6141293Y2 (ja) | ||
| JPS6224973Y2 (ja) | ||
| JPS6126846B2 (ja) | ||
| US4356455A (en) | Amplifier | |
| JPS6224972Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPS6123691B2 (ja) | ||
| JPS6130767B2 (ja) | ||
| JPS5816206B2 (ja) | 定電流回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| KR830001483Y1 (ko) | 증폭기 | |
| JPS646583Y2 (ja) | ||
| JPS6129572B2 (ja) | ||
| JPS623604B2 (ja) | ||
| JPS6123690B2 (ja) | ||
| KR840000940B1 (ko) | 등화증폭기(等化增幅器) | |
| JPS6236336Y2 (ja) |