JPS634330A - デ−タシフト装置 - Google Patents
デ−タシフト装置Info
- Publication number
- JPS634330A JPS634330A JP61146962A JP14696286A JPS634330A JP S634330 A JPS634330 A JP S634330A JP 61146962 A JP61146962 A JP 61146962A JP 14696286 A JP14696286 A JP 14696286A JP S634330 A JPS634330 A JP S634330A
- Authority
- JP
- Japan
- Prior art keywords
- data
- supplied
- shift
- bus
- barrel shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータシフト装置に係り、例えば１画素を１配
列要素として、濃度レベルを値として持つような画像表
示データのシフト技術に利用して有効なものに関する。
列要素として、濃度レベルを値として持つような画像表
示データのシフト技術に利用して有効なものに関する。
画像表示データの構造は、例えば昭和６０年１２月２５
日オーム社発行の「マイクロコンピュータハンドブック
Ｊ Ｐ２Ｓ５乃至Ｐ８７２に記載されるように、１画素
を１配列要素として、濃度しベルを値として持つような
形式が一般的であり、中間階調をも十分に表現し得るイ
メージデイスプレィが画像出力機器として含まれるシス
テムの場合、レッド、グリーン、ブルー各色８ビツト程
度で構成される。
日オーム社発行の「マイクロコンピュータハンドブック
Ｊ Ｐ２Ｓ５乃至Ｐ８７２に記載されるように、１画素
を１配列要素として、濃度しベルを値として持つような
形式が一般的であり、中間階調をも十分に表現し得るイ
メージデイスプレィが画像出力機器として含まれるシス
テムの場合、レッド、グリーン、ブルー各色８ビツト程
度で構成される。
ところで、コンピュータグラフィクスやその他の画像処
理によって得られる画像の強調や復元などの処理におい
て、所定の画像エリアに対して輝度調整などを行う場合
には、その対象となる夫々の画素に対応する画像表示デ
ータを所定量シフトさせる処理が行われることがある。
理によって得られる画像の強調や復元などの処理におい
て、所定の画像エリアに対して輝度調整などを行う場合
には、その対象となる夫々の画素に対応する画像表示デ
ータを所定量シフトさせる処理が行われることがある。
従来、斯る画像表示データのシフト処理は、マイクロプ
ロセッサユニットなどのマスタモジュールが画像表示デ
ータを逐次取り込んでそれを内部でシフト処理して外部
のバッファメモリなどに書き込むようになっていた。
ロセッサユニットなどのマスタモジュールが画像表示デ
ータを逐次取り込んでそれを内部でシフト処理して外部
のバッファメモリなどに書き込むようになっていた。
しかしながら、画像表示データのシフト処理がマイクロ
プロセッサユニットの内部処理に完全に依存すると、そ
のシフト処理に時間がかがると共に、マイクロプロセッ
サユニット自体の負担が増大し、画像処理システムにお
けるリアルタイム表示性能が損われるなどの問題が本発
明者等によって明らかにされた。
プロセッサユニットの内部処理に完全に依存すると、そ
のシフト処理に時間がかがると共に、マイクロプロセッ
サユニット自体の負担が増大し、画像処理システムにお
けるリアルタイム表示性能が損われるなどの問題が本発
明者等によって明らかにされた。
本発明の目的は、マイクロプロセッサユニットのような
マスタモジュールの内部データ処理に完全に依存するこ
となくデータのシフト処理を行うことができるデータシ
フト装置を提供することにある。
マスタモジュールの内部データ処理に完全に依存するこ
となくデータのシフト処理を行うことができるデータシ
フト装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう。
明細書の記述及び添付図面から明らかになるであろう。
［問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。
を簡単に説明すれば下記の通りである。
すなわち、画像表示システムに含まれる書き換え可能な
半導体記憶装置から供給される所定ビット構成のデータ
をシフトさせてデータバスに供給可能であると共に、デ
ータバスから供給される所定ビット構成のデータをシフ
トさせて上記半導体記憶装置に供給可能なバレルシフタ
を設け、そのバレルシフタによるデータのシフト動作を
上記半導体記憶装置のリード・ライト動作に同期させて
制御するように構成したものである。
半導体記憶装置から供給される所定ビット構成のデータ
をシフトさせてデータバスに供給可能であると共に、デ
ータバスから供給される所定ビット構成のデータをシフ
トさせて上記半導体記憶装置に供給可能なバレルシフタ
を設け、そのバレルシフタによるデータのシフト動作を
上記半導体記憶装置のリード・ライト動作に同期させて
制御するように構成したものである。
上記した手段によれば、半導体記憶装置のリード・ライ
ト動作に呼応してバレルシフタによるデータのシフト動
作が行われることにより、半導体記憶装置に対するアク
セスや半導体記憶装置間におけるデータ転送動作が行わ
れるとき、それと同時にデータのシフトが達成される。
ト動作に呼応してバレルシフタによるデータのシフト動
作が行われることにより、半導体記憶装置に対するアク
セスや半導体記憶装置間におけるデータ転送動作が行わ
れるとき、それと同時にデータのシフトが達成される。
第１図は本発明に係るデータシフト装置の１実施例を示
すブロック図である。
すブロック図である。
同図に示されるデータシフト装置は、特に制限されない
が、グラフィックデイスプレィが含まれる画像表示シス
テムに適用されるものである。
が、グラフィックデイスプレィが含まれる画像表示シス
テムに適用されるものである。
第１図には、斯る画像表示システムにおける１つのフレ
ームバッファメモリＦＢＭが示される。
ームバッファメモリＦＢＭが示される。
このフレームバッファメモリＦＢＭは、ＲＡＭ（ランダ
ム・アクセス・メモリ）のようなデータの書き換え可能
な半導体記憶装置によって構成され、８ビツトのデータ
をパラレルに人出カ可能とされる。フレームバッファメ
モリＦＢＭのアドレス信号入力端子Ａ ｄｄｒｅｓｓは
アドレスバスＡＢに結合され、斯るアドレスバスＡＢは
、図示しないマイクロプロセッサユニットなどからアド
レス信号が供給される。上記図示しないマイクロプロセ
ッサユニットは、特に制限されないが、１６ビツトデー
タを処理する機能を有し、そのデータ人出方端子に結合
されるデータバスＤＢは１６ビツト構成とされている。
ム・アクセス・メモリ）のようなデータの書き換え可能
な半導体記憶装置によって構成され、８ビツトのデータ
をパラレルに人出カ可能とされる。フレームバッファメ
モリＦＢＭのアドレス信号入力端子Ａ ｄｄｒｅｓｓは
アドレスバスＡＢに結合され、斯るアドレスバスＡＢは
、図示しないマイクロプロセッサユニットなどからアド
レス信号が供給される。上記図示しないマイクロプロセ
ッサユニットは、特に制限されないが、１６ビツトデー
タを処理する機能を有し、そのデータ人出方端子に結合
されるデータバスＤＢは１６ビツト構成とされている。
ここで、本画像表示システムに含まれる図示しないグラ
フィックデイスプレィに対する画像表示データは、特に
制限されないが、１画素を１配列要素として、濃度レベ
ルを値として持つような形式であり、レッド、グリーン
、ブルー各原色８ビットで構成される。そしてそのよう
な形式のＩｇＫ色８ビット構成の画像表示データは、特
に制限されないが、第２図（Ａ）に示されるように、１
６ビット構成のデータバスＤＢ上におけるデータＤ。乃
至Ｄユ、のうちの所定位置のデータＤ４乃至Ｄ１□が対
応されるようになっている。言い換えるなら、本システ
ムにおける図示しないマイクロプロセッサユニットなど
は、見掛は上１６ビツトのデータ構成（１ワード構成）
でフレームバッファメモリＦＢＭをアクセスするが、実
質的には、データバスＤＢ上のデータＤ４乃至Ｄ１１に
対応する８ビツトのデータ構成（１バイト構成）を画像
表示データとして有効とする。尚、ここで、上記データ
Ｄ。乃至Ｄ工、とは、データバスＤＢを構成する１６本
の信号線に夫々対応するデータバスＤＢ上におけるデー
タを意味する。
フィックデイスプレィに対する画像表示データは、特に
制限されないが、１画素を１配列要素として、濃度レベ
ルを値として持つような形式であり、レッド、グリーン
、ブルー各原色８ビットで構成される。そしてそのよう
な形式のＩｇＫ色８ビット構成の画像表示データは、特
に制限されないが、第２図（Ａ）に示されるように、１
６ビット構成のデータバスＤＢ上におけるデータＤ。乃
至Ｄユ、のうちの所定位置のデータＤ４乃至Ｄ１□が対
応されるようになっている。言い換えるなら、本システ
ムにおける図示しないマイクロプロセッサユニットなど
は、見掛は上１６ビツトのデータ構成（１ワード構成）
でフレームバッファメモリＦＢＭをアクセスするが、実
質的には、データバスＤＢ上のデータＤ４乃至Ｄ１１に
対応する８ビツトのデータ構成（１バイト構成）を画像
表示データとして有効とする。尚、ここで、上記データ
Ｄ。乃至Ｄ工、とは、データバスＤＢを構成する１６本
の信号線に夫々対応するデータバスＤＢ上におけるデー
タを意味する。
第１図においてＢＳは、入力データを複数ビットシフト
させてそのデータを出力するバレルシフタであり、概略
的には、上記データバスＤＢから供給されるデータを所
定ビットシフトさせて上記フレームバッファメモリＦＢ
Ｍに供給可能とされ、且つ、上記フレームバッファメモ
リＦＢＭから供給されるデータを所定ビットシフトさせ
てデータバスＤＢに供給可能とされる。
させてそのデータを出力するバレルシフタであり、概略
的には、上記データバスＤＢから供給されるデータを所
定ビットシフトさせて上記フレームバッファメモリＦＢ
Ｍに供給可能とされ、且つ、上記フレームバッファメモ
リＦＢＭから供給されるデータを所定ビットシフトさせ
てデータバスＤＢに供給可能とされる。
先ず、斯るバレルシフタＢＳは、１６ビツト構成のデー
タをデータバスＤＢとの間で入出力可能とされる。即ち
、データバスＤＢ上における下位８ビット分のデータＤ
０乃至Ｄ７が下位入力バスバッファＤＩＢＢを介してバ
レルシフタＢＳの下位データ入力端子Ｉｄに供給される
と共に、データバスＤＢ上における上位８ビット分のデ
ータＤ３乃至Ｄ工、が上位入力バスバッファＵＩ ＢＢ
を介してバレルシフタＢＳの上位データ入力端子Ｉｕに
供給されるようになっている。更に、下位出力バスバッ
ファＤＯＢＢを介してバレルシフタＢＳの下位データ出
力端子ＯｄからデータバスＤＢ上にその下位８ビット分
のデータＤ、乃至Ｄ７を供給すると共に、上位出力バス
バッファＵＯＢＢを介してバレルシフタＢＳの上位デー
タ出力端子ＯｕからデータバスＤＢ上にその上位８ビッ
ト分のデータＤ８乃至Ｄｉ５を供給するようになってい
る。言い換えると、バレルシフタＢＳがデータをシフト
させないなら、上記入力バスバッファＤＩＢＢ及びＵＩ
ＢＢを介してバレルシフタＢＳに供給されるデータは、
そのまま上記出力バスバッファＤ。
タをデータバスＤＢとの間で入出力可能とされる。即ち
、データバスＤＢ上における下位８ビット分のデータＤ
０乃至Ｄ７が下位入力バスバッファＤＩＢＢを介してバ
レルシフタＢＳの下位データ入力端子Ｉｄに供給される
と共に、データバスＤＢ上における上位８ビット分のデ
ータＤ３乃至Ｄ工、が上位入力バスバッファＵＩ ＢＢ
を介してバレルシフタＢＳの上位データ入力端子Ｉｕに
供給されるようになっている。更に、下位出力バスバッ
ファＤＯＢＢを介してバレルシフタＢＳの下位データ出
力端子ＯｄからデータバスＤＢ上にその下位８ビット分
のデータＤ、乃至Ｄ７を供給すると共に、上位出力バス
バッファＵＯＢＢを介してバレルシフタＢＳの上位デー
タ出力端子ＯｕからデータバスＤＢ上にその上位８ビッ
ト分のデータＤ８乃至Ｄｉ５を供給するようになってい
る。言い換えると、バレルシフタＢＳがデータをシフト
させないなら、上記入力バスバッファＤＩＢＢ及びＵＩ
ＢＢを介してバレルシフタＢＳに供給されるデータは、
そのまま上記出力バスバッファＤ。
ＢＢ及びＵＯＢＢを介してデータバスＤＢに戻され得る
ように、斯るバレルシフタＢＳがデータバスＤＢに接続
される。ここで、上記入力バスバッファＤＩＢＢ及びＵ
ＩＢＢは、タイミングジェネレータＴＧから出力される
動作制御信号φ１に基づいてその入出力動作が制御され
、図示しないマイクロプロセッサユニットから上記タイ
ミングジェネレータＴＧに供給されるリード・ライト制
御信号Ｒ／Ｗがライト動作指示レベルにされるとき、斯
る入力バスバッファＤＩＢＢ及びＵＩＢＢは、その動作
制御信号φ、に基づいてデータの入出力可能な状態にさ
れる。また、上記出力バスバソファＤＯＢＢ及びＵＯＢ
Ｂは、タイミングジェネレータＴＧから出力される動作
制御信号φ２に基づいてその入出力動作が制御され、タ
イミングジェネレータＴＧに供給されるリード・ライト
制御信号Ｒ／Ｗがリード動作指示レベルにされるとき、
斯る出力バスバッファＤＯＢＢ及びＵＯＢＢは、その動
作制御信号φ２に基づいてデータの入出力可能な状態に
される。
ように、斯るバレルシフタＢＳがデータバスＤＢに接続
される。ここで、上記入力バスバッファＤＩＢＢ及びＵ
ＩＢＢは、タイミングジェネレータＴＧから出力される
動作制御信号φ１に基づいてその入出力動作が制御され
、図示しないマイクロプロセッサユニットから上記タイ
ミングジェネレータＴＧに供給されるリード・ライト制
御信号Ｒ／Ｗがライト動作指示レベルにされるとき、斯
る入力バスバッファＤＩＢＢ及びＵＩＢＢは、その動作
制御信号φ、に基づいてデータの入出力可能な状態にさ
れる。また、上記出力バスバソファＤＯＢＢ及びＵＯＢ
Ｂは、タイミングジェネレータＴＧから出力される動作
制御信号φ２に基づいてその入出力動作が制御され、タ
イミングジェネレータＴＧに供給されるリード・ライト
制御信号Ｒ／Ｗがリード動作指示レベルにされるとき、
斯る出力バスバッファＤＯＢＢ及びＵＯＢＢは、その動
作制御信号φ２に基づいてデータの入出力可能な状態に
される。
上記バレルシフタＢＳの下位データ出力端子○ｄは、メ
モリ入力バスバッファＭＩ ＢＢを介して上記フレーム
バッファメモリＦＢＭのデータ入出力端子Ｄ ａｔａに
結合される。このメモリ人力バスバッファＭＩＢＢは、
上記タイミングジェネレータＴＯから出力される動作制
御信号φ３に基づいてその入出力動作が制御され、タイ
ミングジェネレータＴＧに供給されるリード・ライト制
御信号Ｒ／Ｗがライト動作指示レベルにされるとき、斯
るメモリ人力バスバッファＭ Ｉ Ｂ Ｂは、その動作
制御信号φ、に基づいてデータの入出力可能な状態にさ
れる。本実施例に従えば、上記バレルシフタＢＳを介し
てデータがフレームバッファメモリＦＢＭに格納される
とき、当該バレルシフタＢＳは、そのとき図示しないマ
イクロプロセッサユニットなどからデータバスＤＢに供
給される１６ビツトのデータＤ０乃至Ｄ１５のうちの画
像表示データとして有効な８ビツトのデータＤ４乃至Ｄ
１□に応じたを下位データ出力端子Ｏｄから出力するよ
うにシフト動作される。
モリ入力バスバッファＭＩ ＢＢを介して上記フレーム
バッファメモリＦＢＭのデータ入出力端子Ｄ ａｔａに
結合される。このメモリ人力バスバッファＭＩＢＢは、
上記タイミングジェネレータＴＯから出力される動作制
御信号φ３に基づいてその入出力動作が制御され、タイ
ミングジェネレータＴＧに供給されるリード・ライト制
御信号Ｒ／Ｗがライト動作指示レベルにされるとき、斯
るメモリ人力バスバッファＭ Ｉ Ｂ Ｂは、その動作
制御信号φ、に基づいてデータの入出力可能な状態にさ
れる。本実施例に従えば、上記バレルシフタＢＳを介し
てデータがフレームバッファメモリＦＢＭに格納される
とき、当該バレルシフタＢＳは、そのとき図示しないマ
イクロプロセッサユニットなどからデータバスＤＢに供
給される１６ビツトのデータＤ０乃至Ｄ１５のうちの画
像表示データとして有効な８ビツトのデータＤ４乃至Ｄ
１□に応じたを下位データ出力端子Ｏｄから出力するよ
うにシフト動作される。
上記バレルシフタＢＳの上位データ入力端チエＵは、メ
モリ出力パスバッファＭＯＢＢを介してフレームバッフ
ァメモリＦＢＭのデータ入出力端子Ｄ ａｔａに結合さ
れ、また、バレルシフタＢＳの下位データ入力端子Ｉｄ
は、ダミーデータ入力パスバッファＤＤＢＢの出力端子
に結合される。ここで、メモリ出力バスバッファＭＯＢ
Ｂ及びダミーデータ入力パスバッファＤＤＢＢは、上記
タイミングジェネレータＴＧから出力される動作制御信
号φ、に基づいてその入出力動作が制御され、タイミン
グジェネレータＴＧに供給されるリード・ライト制御信
号Ｒ／Ｗがリード動作指示レベルにされるとき、斯るバ
スバッファＭＯＢＢ及びＤＤＢＢは、その動作制御信号
φ４に基づいてデータの入出力可能な状態にされる。本
実施例に従えば、リード動作が指示されてフレームバッ
ファメモリＦＢＭから８ビツト構成の画像表示データが
読み出されるとき、斯る読み出しデータは上記メモリ出
力バスバッフ７Ｍ０ＢＢを介してバレルシフタＢＳの上
位データ入力端子Ｉｕに供給され、そのときバレルシフ
タＢＳの下位データ入力端子Ｉｄには、上記ダミーデー
タ入力パスバッファＤＤＢＢを介して８ビツトのロウレ
ベルのようなダミーデータが供給される。このときバレ
ルシフタＢＳは、１６ビツトの入力データを所定量及び
所定方向にシフトさせ、そのシフトされたデータが上記
出力パスバッファＤＯＢＢ及びＵＯＢＢを介してデータ
バスＤＢに供給される。このようにしてデータバスＤＢ
に供給される１６ビツトのデータＤ。乃至Ｄ１ｓのうち
画像表示データとして有効とされる８ビツトのデータＤ
４乃至Ｄ１□は、バレルシフタＢＳによるシフト動作に
応じてその内容が変更されたものとなる。
モリ出力パスバッファＭＯＢＢを介してフレームバッフ
ァメモリＦＢＭのデータ入出力端子Ｄ ａｔａに結合さ
れ、また、バレルシフタＢＳの下位データ入力端子Ｉｄ
は、ダミーデータ入力パスバッファＤＤＢＢの出力端子
に結合される。ここで、メモリ出力バスバッファＭＯＢ
Ｂ及びダミーデータ入力パスバッファＤＤＢＢは、上記
タイミングジェネレータＴＧから出力される動作制御信
号φ、に基づいてその入出力動作が制御され、タイミン
グジェネレータＴＧに供給されるリード・ライト制御信
号Ｒ／Ｗがリード動作指示レベルにされるとき、斯るバ
スバッファＭＯＢＢ及びＤＤＢＢは、その動作制御信号
φ４に基づいてデータの入出力可能な状態にされる。本
実施例に従えば、リード動作が指示されてフレームバッ
ファメモリＦＢＭから８ビツト構成の画像表示データが
読み出されるとき、斯る読み出しデータは上記メモリ出
力バスバッフ７Ｍ０ＢＢを介してバレルシフタＢＳの上
位データ入力端子Ｉｕに供給され、そのときバレルシフ
タＢＳの下位データ入力端子Ｉｄには、上記ダミーデー
タ入力パスバッファＤＤＢＢを介して８ビツトのロウレ
ベルのようなダミーデータが供給される。このときバレ
ルシフタＢＳは、１６ビツトの入力データを所定量及び
所定方向にシフトさせ、そのシフトされたデータが上記
出力パスバッファＤＯＢＢ及びＵＯＢＢを介してデータ
バスＤＢに供給される。このようにしてデータバスＤＢ
に供給される１６ビツトのデータＤ。乃至Ｄ１ｓのうち
画像表示データとして有効とされる８ビツトのデータＤ
４乃至Ｄ１□は、バレルシフタＢＳによるシフト動作に
応じてその内容が変更されたものとなる。
第１図において５ＣＯＮＴは、記バレルシフタＢＳに対
してシフト量及びシフト方向を制御するシフトコントロ
ーラである。シフト量及びシフト方向は、上記図示しな
いマイクロプロセッサユニットによって指示され、その
ための制御データはコントロールレジスタＣＲに格納さ
れる。斯る制御データは、フレームバッファメモリＦＢ
Ｍに対するリード動作及びライト動作に応じて設定され
、その選択はリード・ライト制御信号の指示レベルに基
づいて行われる。ここで、バレルシフタＢＳによる入力
データのシフト量及びシフト方向は、そのシフト処理の
目的に応じて異なるが、本実施例においては、画像表示
データとして有効とされる８ビツトのデータＤ、乃至Ｄ
１１に対する輝度変換をその目的とするものとする。そ
の場合、シフトコントローラ５ＣＯＮＴは、特に制限さ
れないが、フレームバッファメモリＦＢＭに対するライ
ト動作が指示されるとき、データバスＤＢを介してバレ
ルシフタＢＳに供給される１６ビツトのデータＤ。乃至
Ｄ１．のうちの画像表示データとして有効な８ビツトの
データＤ４乃至Ｄ□１をフレームバッファメモリＦＢＭ
に書き込み可能とするようにその入力データをシフトさ
せる。フレームバッファメモリＦＢＭに対するリード動
作が指示されるときは、シフトコントローラ５ＣＯＮＴ
は、フレームバッファメモリＦＢＭから供給される８ビ
ツトの画像表示データと上記ダミーデータ入力パスバッ
ファＤＤＢＢを介して供給される８ビツトのロウレベル
のようなダミーデータとを所定量及び所定方向にシフト
させることになるが、そのシフトされたデータが供給さ
れるデータバスＤＢにおける１６ビツトのデータＤ０乃
至Ｄ１．のうち画像表示データとして有効とされる８ビ
ツトのデータＤ４乃至Ｄ１□が、所要の輝度変換された
データとなるようにシフト動作させる。尚、コントロー
ルレジスタＣＲに格納される制御データは、１表示フレ
ームに対して同一であってもよいが、更に細分化して、
１表示フレームにおける所定の表示エリア毎に、或いは
各画素毎に設定し直しすることもできる。
してシフト量及びシフト方向を制御するシフトコントロ
ーラである。シフト量及びシフト方向は、上記図示しな
いマイクロプロセッサユニットによって指示され、その
ための制御データはコントロールレジスタＣＲに格納さ
れる。斯る制御データは、フレームバッファメモリＦＢ
Ｍに対するリード動作及びライト動作に応じて設定され
、その選択はリード・ライト制御信号の指示レベルに基
づいて行われる。ここで、バレルシフタＢＳによる入力
データのシフト量及びシフト方向は、そのシフト処理の
目的に応じて異なるが、本実施例においては、画像表示
データとして有効とされる８ビツトのデータＤ、乃至Ｄ
１１に対する輝度変換をその目的とするものとする。そ
の場合、シフトコントローラ５ＣＯＮＴは、特に制限さ
れないが、フレームバッファメモリＦＢＭに対するライ
ト動作が指示されるとき、データバスＤＢを介してバレ
ルシフタＢＳに供給される１６ビツトのデータＤ。乃至
Ｄ１．のうちの画像表示データとして有効な８ビツトの
データＤ４乃至Ｄ□１をフレームバッファメモリＦＢＭ
に書き込み可能とするようにその入力データをシフトさ
せる。フレームバッファメモリＦＢＭに対するリード動
作が指示されるときは、シフトコントローラ５ＣＯＮＴ
は、フレームバッファメモリＦＢＭから供給される８ビ
ツトの画像表示データと上記ダミーデータ入力パスバッ
ファＤＤＢＢを介して供給される８ビツトのロウレベル
のようなダミーデータとを所定量及び所定方向にシフト
させることになるが、そのシフトされたデータが供給さ
れるデータバスＤＢにおける１６ビツトのデータＤ０乃
至Ｄ１．のうち画像表示データとして有効とされる８ビ
ツトのデータＤ４乃至Ｄ１□が、所要の輝度変換された
データとなるようにシフト動作させる。尚、コントロー
ルレジスタＣＲに格納される制御データは、１表示フレ
ームに対して同一であってもよいが、更に細分化して、
１表示フレームにおける所定の表示エリア毎に、或いは
各画素毎に設定し直しすることもできる。
次に上記実施例の動作を第２図をも参照しながら説明す
る。
る。
図示しないマイクロプロセッサユニットによってフレー
ムバッファメモリＦＢＭにライト動作が指示されるとき
、データバスＤＢに供給される１６ビツトのデータＤ０
乃至Ｄｔｓのうちの所定位置のデータＤ４乃至Ｄ１□が
画像表示データとして有効とされている。この画像表示
データは、第２図（Ａ）において実線のハツチングエリ
アＤＩＣｘとして示される。ライト動作が指示されると
、上記入力バスバッファＤＩＢＢ及びＵＩＢＢが夫々動
作可能な状態にされることによって、データバスＤＢ上
の１６ビツトのデータがバレルシフタＢＳに供給される
。バレルシフタＢＳは、画像表示データＤｇ工をその下
位データ出力端子Ｏｄから出力可能なように１６ビツト
の入力データをシフトさせる。次いで、メモリ入力パス
バッファＭＩＢＢが動作可能な状態にされることによっ
て、当該画像表示データＤｇｚがフレームバッファメモ
リＦＢＭに格納される。このようなライト動作は必要に
応じて１フレ一ム分行われる。
ムバッファメモリＦＢＭにライト動作が指示されるとき
、データバスＤＢに供給される１６ビツトのデータＤ０
乃至Ｄｔｓのうちの所定位置のデータＤ４乃至Ｄ１□が
画像表示データとして有効とされている。この画像表示
データは、第２図（Ａ）において実線のハツチングエリ
アＤＩＣｘとして示される。ライト動作が指示されると
、上記入力バスバッファＤＩＢＢ及びＵＩＢＢが夫々動
作可能な状態にされることによって、データバスＤＢ上
の１６ビツトのデータがバレルシフタＢＳに供給される
。バレルシフタＢＳは、画像表示データＤｇ工をその下
位データ出力端子Ｏｄから出力可能なように１６ビツト
の入力データをシフトさせる。次いで、メモリ入力パス
バッファＭＩＢＢが動作可能な状態にされることによっ
て、当該画像表示データＤｇｚがフレームバッファメモ
リＦＢＭに格納される。このようなライト動作は必要に
応じて１フレ一ム分行われる。
その後、図示しないマイクロプロセッサユニットによっ
てフレームバッファメモリＦＢＭにリード動作が指示さ
れると、そこから読み出された画像表示データＤｇ１は
、そのとき動作可能な状態にされるメモリ出力バスバッ
フ７Ｍ０ＢＢを介してバレルシフタの上位データ入力端
子Ｉｕに供給される。このとき、ダミーデータ入力バス
バッファＤＤＢＢも動作可能な状態にされ、バレルシフ
タＢＳの下位データ入力端子Ｉｄには８ビツトのロウレ
ベルデータのようなダミーデータが供給される。第２図
（Ｂ）には斯る供給データの配列構成がデータバスＤＢ
との対応関係において示される。
てフレームバッファメモリＦＢＭにリード動作が指示さ
れると、そこから読み出された画像表示データＤｇ１は
、そのとき動作可能な状態にされるメモリ出力バスバッ
フ７Ｍ０ＢＢを介してバレルシフタの上位データ入力端
子Ｉｕに供給される。このとき、ダミーデータ入力バス
バッファＤＤＢＢも動作可能な状態にされ、バレルシフ
タＢＳの下位データ入力端子Ｉｄには８ビツトのロウレ
ベルデータのようなダミーデータが供給される。第２図
（Ｂ）には斯る供給データの配列構成がデータバスＤＢ
との対応関係において示される。
このような配列構成のデータが供給されるバレルシフタ
ＢＳは、シフトコントローラ５ＣＯＮＴの制御に基づい
て当該入力データを所定量及び所定方向にシフトさせて
、それをデータ出力端子Ｏｄ及びＯｕから出力する。第
２図（Ｃ）には、出力端子Ｏｄ及びＯｕから出力される
データの配列構成、即ち画像表示データＤｇｘのシフト
状態がデータバスＤＢとの対応関係において示される。
ＢＳは、シフトコントローラ５ＣＯＮＴの制御に基づい
て当該入力データを所定量及び所定方向にシフトさせて
、それをデータ出力端子Ｏｄ及びＯｕから出力する。第
２図（Ｃ）には、出力端子Ｏｄ及びＯｕから出力される
データの配列構成、即ち画像表示データＤｇｘのシフト
状態がデータバスＤＢとの対応関係において示される。
このようにしてバレルシフタＢＳから出力されるシフト
処理されたデータは、そのとき動作可能な状態にされる
出力バスバソファＤＯＢＢ及びＵＯＢＢを介してデータ
バスＤＢに供給される。データバスＤＢに供給された１
６ビツトのデータＤ０乃至Ｄ工、のうち８ビツトのデー
タＤ、乃至Ｄ１１が画像表示データとして有効なデータ
とされる。その結果として、当該メモリリード動作によ
ってデータバスＤＢに供給される画像表示データは、第
２図（Ｃ）に示される破線のハツチングエリアＤｇｚと
される。従って、フレームバッファメモリＦＢＭに対す
るリード動作によってデータバスＤＢに供給される画像
表示データＤｇｚは、ライト動作によってフレームバッ
ファメモリＦＢＭに供給される画像表示データＤｇ工に
対してシフトされたデータ、即ち所定の輝度変換された
データとされる。
処理されたデータは、そのとき動作可能な状態にされる
出力バスバソファＤＯＢＢ及びＵＯＢＢを介してデータ
バスＤＢに供給される。データバスＤＢに供給された１
６ビツトのデータＤ０乃至Ｄ工、のうち８ビツトのデー
タＤ、乃至Ｄ１１が画像表示データとして有効なデータ
とされる。その結果として、当該メモリリード動作によ
ってデータバスＤＢに供給される画像表示データは、第
２図（Ｃ）に示される破線のハツチングエリアＤｇｚと
される。従って、フレームバッファメモリＦＢＭに対す
るリード動作によってデータバスＤＢに供給される画像
表示データＤｇｚは、ライト動作によってフレームバッ
ファメモリＦＢＭに供給される画像表示データＤｇ工に
対してシフトされたデータ、即ち所定の輝度変換された
データとされる。
以上の説明から明らかなように本実施例によれば以下の
効果を得るものである。
効果を得るものである。
（１）フレームバッファメモリＦＢＭのリード・ライト
動作に呼応してバレルシフタＢＳによるデータのシフト
動作が行われるから、フレームバッファメモリＦＢＭに
対するアクセスや、ＤＭＡＣ（ダイレクト・メモリ・ア
クセス・コントローラ）によるメモリ間のデータ転送動
作などが行われるとき、それと同時に輝度変換などのた
めの画像表示データのシフト動作が達成される。
動作に呼応してバレルシフタＢＳによるデータのシフト
動作が行われるから、フレームバッファメモリＦＢＭに
対するアクセスや、ＤＭＡＣ（ダイレクト・メモリ・ア
クセス・コントローラ）によるメモリ間のデータ転送動
作などが行われるとき、それと同時に輝度変換などのた
めの画像表示データのシフト動作が達成される。
（２）上記効果より、マイクロプロセッサユニットの内
部データ処理に完全に依存することなくデータのシフト
処理を行うことができる。
部データ処理に完全に依存することなくデータのシフト
処理を行うことができる。
（３）上記効果（２）より、データシフト処理の効率化
並びにマイクロプロセッサユニットの負担軽減が達成さ
れ、それによって、画像表示システムのリアルタイム表
示性能を著しく向上させることができる。
並びにマイクロプロセッサユニットの負担軽減が達成さ
れ、それによって、画像表示システムのリアルタイム表
示性能を著しく向上させることができる。
（４）特に、フレームバッファメモリＦＢＭのような半
導体記憶装置の外部にバレルシフタが設けられと、半導
体記憶装置における入出力データのビット数と、データ
バスＤＢのビット構成が相違する場合にも容易な相互対
応を可能にすることができる。
導体記憶装置の外部にバレルシフタが設けられと、半導
体記憶装置における入出力データのビット数と、データ
バスＤＢのビット構成が相違する場合にも容易な相互対
応を可能にすることができる。
以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である。
例えば、上記実施例では、ワード構成のデータバスとバ
イト構成のメモリとを用いる場合について説明したが、
データバスのビット構成及びメモリにおける入出力デー
タのビット構成は上記実施例に限定されず、データシフ
ト装置が適用されるシステムに応じて適宜変更可能であ
る。例えば、上記実施例において、１６ビツトのデータ
を入出力可能な半導体記憶装置を用いる場合には、ダミ
ーデータ人カバスバッファを廃止し、それに代えて、メ
モリのデータ入出力端子とバレルシフタの下位データ入
力端子とを新たなメモリ出力バスバッファを介して結合
すればよい。また、本発明に適用されるデータ格納手段
は、半導体記憶装置に限定されず、レジスタのような記
憶手段に変更可能である。また、データシフト装置が画
像表示システムに適用される場合、画像出力機器はグラ
フィックデイスプレィに限定されず、またマスタマジュ
ールはマイクロプロセッサユニットに限定されない。
イト構成のメモリとを用いる場合について説明したが、
データバスのビット構成及びメモリにおける入出力デー
タのビット構成は上記実施例に限定されず、データシフ
ト装置が適用されるシステムに応じて適宜変更可能であ
る。例えば、上記実施例において、１６ビツトのデータ
を入出力可能な半導体記憶装置を用いる場合には、ダミ
ーデータ人カバスバッファを廃止し、それに代えて、メ
モリのデータ入出力端子とバレルシフタの下位データ入
力端子とを新たなメモリ出力バスバッファを介して結合
すればよい。また、本発明に適用されるデータ格納手段
は、半導体記憶装置に限定されず、レジスタのような記
憶手段に変更可能である。また、データシフト装置が画
像表示システムに適用される場合、画像出力機器はグラ
フィックデイスプレィに限定されず、またマスタマジュ
ールはマイクロプロセッサユニットに限定されない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である画像表示システムに
適用した場合について説明したが、それに限定されるも
のではなく、種々のデータ処理システムに適用すること
ができる。本発明は少なくともデータをシフトさせる条
件のものに適用することができる。
をその背景となった利用分野である画像表示システムに
適用した場合について説明したが、それに限定されるも
のではなく、種々のデータ処理システムに適用すること
ができる。本発明は少なくともデータをシフトさせる条
件のものに適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。
て得られる効果を簡単に説明すれば下記の通りである。
すなわち、画像表示システムに含まれる書き換え可能な
半導体記憶装置から供給される所定ビット構成のデータ
をシフトさせてデータバスに供給可能であると共に、デ
ータバスから供給される所定ビット構成のデータをシフ
トさせて上記半導体記憶装置に供給可能なバレルシフタ
を設け、そのバレルシフタによるデータのシフト動作を
上記半導体記憶装置のリード・ライト動作に同期させて
制御するように構成したから、半導体記憶装置のリード
・ライト動作に呼応してバレルシフタによるデータのシ
フト動作が行われることにより、そのようなデータ変換
の高速化を達成することができる。
半導体記憶装置から供給される所定ビット構成のデータ
をシフトさせてデータバスに供給可能であると共に、デ
ータバスから供給される所定ビット構成のデータをシフ
トさせて上記半導体記憶装置に供給可能なバレルシフタ
を設け、そのバレルシフタによるデータのシフト動作を
上記半導体記憶装置のリード・ライト動作に同期させて
制御するように構成したから、半導体記憶装置のリード
・ライト動作に呼応してバレルシフタによるデータのシ
フト動作が行われることにより、そのようなデータ変換
の高速化を達成することができる。
第１図は本発明に係るデータシフト装置の１実施例を示
すブロック図。 第２図はデータシフトのための動作説明図である。 ＦＢＭ・・・フレームバッファメモリ、ＢＳ・・・バレ
ルシフタ、５ＣＯＮＴ・・・シフトコントローラ、ＯＲ
・・・コントロールレジスタ。 第 ２ 図
すブロック図。 第２図はデータシフトのための動作説明図である。 ＦＢＭ・・・フレームバッファメモリ、ＢＳ・・・バレ
ルシフタ、５ＣＯＮＴ・・・シフトコントローラ、ＯＲ
・・・コントロールレジスタ。 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、書き換え可能なデータ格納手段と、少なくとも、デ
ータバスから上記データ格納手段に供給されるべき所定
ビット構成のデータのシフト、又は、データ格納手段か
ら上記データバスに供給されるべき所定ビット構成のデ
ータのシフトが可能なデータシフト手段と、そのデータ
シフト手段によるデータのシフト量及びシフト方向を制
御する制御手段とを備えることを特徴とするデータシフ
ト装置。 ２、上記データシフト手段は、データバスから供給され
る所定ビット構成のデータをシフトさせて上記データ格
納手段に供給可能であると共に、上記データ格納手段か
ら供給される所定ビット構成のデータをシフトさせて上
記データバスに供給可能なバレルシフタであることを特
徴とする特許請求の範囲第１項記載のデータシフト装置
。 ３、上記データ格納手段は、画像表示システムに含まれ
る半導体記憶装置であることを特徴とする特許請求の範
囲第１項又は第２項記載のデータシフト装置。 ４、上記制御手段は、データ格納手段に対するリード・
ライト動作に呼応してデータのシフト動作を行うもので
あることを特徴とする特許請求の範囲第３項記載のデー
タシフト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146962A JPS634330A (ja) | 1986-06-25 | 1986-06-25 | デ−タシフト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146962A JPS634330A (ja) | 1986-06-25 | 1986-06-25 | デ−タシフト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634330A true JPS634330A (ja) | 1988-01-09 |
Family
ID=15419516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146962A Pending JPS634330A (ja) | 1986-06-25 | 1986-06-25 | デ−タシフト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634330A (ja) |
-
1986
- 1986-06-25 JP JP61146962A patent/JPS634330A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4779223A (en) | Display apparatus having an image memory controller utilizing a barrel shifter and a mask controller preparing data to be written into an image memory | |
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| US5313231A (en) | Color palette device having big/little endian interfacing, systems and methods | |
| JP2572373B2 (ja) | カラ−デイスプレイ装置 | |
| JPH0347514B2 (ja) | ||
| JPS59208586A (ja) | ビデオ画像表示装置 | |
| US5446482A (en) | Flexible graphics interface device switch selectable big and little endian modes, systems and methods | |
| US4815033A (en) | Method and apparatus for accessing a color palette synchronously during refreshing of a monitor and asynchronously during updating of the palette | |
| US4799056A (en) | Display system having extended raster operation circuitry | |
| JPS588348A (ja) | 出力表示用メモリの制御回路 | |
| JPH03156576A (ja) | 図形処理システム | |
| JPS634330A (ja) | デ−タシフト装置 | |
| US5977991A (en) | Frame buffer system with non-overlapping pixel buffer access variable interleaving, nibble replication | |
| JPH03130988A (ja) | 半導体記憶装置 | |
| US5379408A (en) | Color palette timing and control with circuitry for producing an additional clock cycle during a clock disabled time period | |
| JP3002951B2 (ja) | 画像データ記憶制御装置 | |
| JPH0352067B2 (ja) | ||
| KR100228265B1 (ko) | 고속데이타 처리시스템의 그래픽 처리 서브시스템 | |
| JPS61112270A (ja) | バイト変換装置 | |
| JP3969017B2 (ja) | 画像データ転送装置及び画像表示処理システム | |
| JPS5893097A (ja) | 色切換回路 | |
| JPH06161408A (ja) | 表示制御装置 | |
| JPH03287296A (ja) | 画像表示装置 | |
| JPS62229347A (ja) | 記憶回路アクセス装置 | |
| JPH01283593A (ja) | 表示メモリのアクセス方式 |