JPS6343371A - 半導体ダイオ−ド - Google Patents
半導体ダイオ−ドInfo
- Publication number
- JPS6343371A JPS6343371A JP62195390A JP19539087A JPS6343371A JP S6343371 A JPS6343371 A JP S6343371A JP 62195390 A JP62195390 A JP 62195390A JP 19539087 A JP19539087 A JP 19539087A JP S6343371 A JPS6343371 A JP S6343371A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- junction
- semiconductor
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/108—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having localised breakdown regions, e.g. built-in avalanching regions
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ダイオードに関するものである。
一方の導電形の第1領域と、半導体の特定表面にだけ面
し、ダイオードの動作時このダイオードに加えられた電
圧で逆バイアスされると該ダイオードにブロッキング特
性を与える主pn接合を前記の第1領域と形成するよう
に該第1領域で取囲まれた反対導電形の第2領域と、前
記第1領域内に設けられ、この第1領域よりも高濃度に
ドープされた前記の一方の導電形の第3領域とを有し、
この第3領域は、該第3領域が無ければ主pn接合がブ
レークダウンするであろう電圧よりも低い所定電圧がダ
イオードに加えられて主pn接合を逆バイアスした時に
ダイオードの導通をトリガするためのものである半導体
ダイオードは公知である。
し、ダイオードの動作時このダイオードに加えられた電
圧で逆バイアスされると該ダイオードにブロッキング特
性を与える主pn接合を前記の第1領域と形成するよう
に該第1領域で取囲まれた反対導電形の第2領域と、前
記第1領域内に設けられ、この第1領域よりも高濃度に
ドープされた前記の一方の導電形の第3領域とを有し、
この第3領域は、該第3領域が無ければ主pn接合がブ
レークダウンするであろう電圧よりも低い所定電圧がダ
イオードに加えられて主pn接合を逆バイアスした時に
ダイオードの導通をトリガするためのものである半導体
ダイオードは公知である。
このような半導体ダイオードは、例えば英国特許出願公
告第2113907号公報に記載されている。
告第2113907号公報に記載されている。
特に、この公報にはゲート無しサイリスタ構造を有する
4層pnpn半導体ダイオードが記載されている。この
ゲート無しサイリスタ構造は、p形アノード領域、n形
中央領域、p形中央領域およびn形カソード領域を有す
る。2つのすなわち第1と第2中央領域は、アノードと
カソード領域に接続された端子に順方向電圧が加えられ
ると逆バイアスされる主pn接合を形成する。このよう
な順方向電圧がゲート無しサイリスタ構造に加えられる
と、このサイリスタ構造は、該サイリスタ構造が逆バイ
アスされた主pn接合のブレークダウンにより或いはま
た電気接触部両端の電位の急速な上昇のためカソード領
域下の中央p領域内を流れる大きな容量性電流によりサ
イリスタ構造がトリガされて導通する迄、ブロックキン
グ特性を維持する。したがって、このようなダイオード
は、例えば高い電圧のためまたは電圧の急上昇のために
危険なことがある供給電圧スパイクが電気装置に加えら
れるのを防ぐのに用いるこきができる。
4層pnpn半導体ダイオードが記載されている。この
ゲート無しサイリスタ構造は、p形アノード領域、n形
中央領域、p形中央領域およびn形カソード領域を有す
る。2つのすなわち第1と第2中央領域は、アノードと
カソード領域に接続された端子に順方向電圧が加えられ
ると逆バイアスされる主pn接合を形成する。このよう
な順方向電圧がゲート無しサイリスタ構造に加えられる
と、このサイリスタ構造は、該サイリスタ構造が逆バイ
アスされた主pn接合のブレークダウンにより或いはま
た電気接触部両端の電位の急速な上昇のためカソード領
域下の中央p領域内を流れる大きな容量性電流によりサ
イリスタ構造がトリガされて導通する迄、ブロックキン
グ特性を維持する。したがって、このようなダイオード
は、例えば高い電圧のためまたは電圧の急上昇のために
危険なことがある供給電圧スパイクが電気装置に加えら
れるのを防ぐのに用いるこきができる。
前記の公報には、2つの逆並列のゲート無しサイリスタ
より成るゲート無しトライアック構造も記載されている
。このような構造は、対称形ブレークオーバダイオード
としても知られている。1つの方向にサイリスタ構造を
もちまた反対方向に2層ダイオード構造を有する非対称
形ブレークオーバダイオードもまた利用可能である。こ
の非対称形ブレークオーバダイオードのI−V特性は添
付図面の第1a図に示しである。対称形ブレークオーバ
ダイオードΦ場合には、その特性が第1象限と第3象限
で同じであるという点において非対称形ブレークオーバ
ダイオードのI−V特性とは(口達する。
より成るゲート無しトライアック構造も記載されている
。このような構造は、対称形ブレークオーバダイオード
としても知られている。1つの方向にサイリスタ構造を
もちまた反対方向に2層ダイオード構造を有する非対称
形ブレークオーバダイオードもまた利用可能である。こ
の非対称形ブレークオーバダイオードのI−V特性は添
付図面の第1a図に示しである。対称形ブレークオーバ
ダイオードΦ場合には、その特性が第1象限と第3象限
で同じであるという点において非対称形ブレークオーバ
ダイオードのI−V特性とは(口達する。
前述したゲート無しサイリスタ構造を有する半導体ダイ
オードが例えば主電源電圧スパイクによって生起される
急速な電圧上昇に対する保護を与えるために、カソード
領域下方のシート抵抗の適当な選択は、中央または内側
n領域とカソード領域の深さおよびこれ等領域の表面ド
ーパント濃度を決めることによって選ばれる必要がある
。従来は高電圧から保護するためにすなわち所定電圧が
電気接触部間に加えられた時に主pn接合をブレークダ
ウンさせてデバイス内の導通をトリガするために、中央
n領域すなわち基板のドーピングを調節していた。けれ
ども、中央n−領域のドーピングの調節は特に望ましく
ない、というのは、このことは、異なる高電圧に対する
保護を与えるデバイスをつくることを可能ならしめるよ
うに異なるドーピング濃度を有する種々のn形中央領域
形成用基板が必要とされるということを意味するからで
ある。前記の公報に示されているように、半導体ダイオ
ードがブレークダウンする電圧を制御するために、逆バ
イアスされた主pn接合に頼らねばならないのは望まし
いことではない。何故ならば、主pn接合のブレークダ
ウンは、接合がpおよびn領域の表面で出会っている場
合には比較的予測し難い電圧で起き、したがってダイオ
ードのトリガに画一性がない恐れが生じるからである。
オードが例えば主電源電圧スパイクによって生起される
急速な電圧上昇に対する保護を与えるために、カソード
領域下方のシート抵抗の適当な選択は、中央または内側
n領域とカソード領域の深さおよびこれ等領域の表面ド
ーパント濃度を決めることによって選ばれる必要がある
。従来は高電圧から保護するためにすなわち所定電圧が
電気接触部間に加えられた時に主pn接合をブレークダ
ウンさせてデバイス内の導通をトリガするために、中央
n領域すなわち基板のドーピングを調節していた。けれ
ども、中央n−領域のドーピングの調節は特に望ましく
ない、というのは、このことは、異なる高電圧に対する
保護を与えるデバイスをつくることを可能ならしめるよ
うに異なるドーピング濃度を有する種々のn形中央領域
形成用基板が必要とされるということを意味するからで
ある。前記の公報に示されているように、半導体ダイオ
ードがブレークダウンする電圧を制御するために、逆バ
イアスされた主pn接合に頼らねばならないのは望まし
いことではない。何故ならば、主pn接合のブレークダ
ウンは、接合がpおよびn領域の表面で出会っている場
合には比較的予測し難い電圧で起き、したがってダイオ
ードのトリガに画一性がない恐れが生じるからである。
前記の公報において見たところ認識されていない別の問
題は、特に非対称形プレークオーバダ・イオードにおい
て、中央n領域ずなわち基板のドーピングレベルが増加
すると、ブレークダウン電流の(黄方向成分が最早やサ
イリスタ構造の底のpη接合をターンオンするに十分な
高い電圧を発生せずこのため真のサイリスタ動作が起き
ない点に達するということである。
題は、特に非対称形プレークオーバダ・イオードにおい
て、中央n領域ずなわち基板のドーピングレベルが増加
すると、ブレークダウン電流の(黄方向成分が最早やサ
イリスタ構造の底のpη接合をターンオンするに十分な
高い電圧を発生せずこのため真のサイリスタ動作が起き
ない点に達するということである。
し5たがって、前述したところよりわかるように、主p
n接合の一方の領域例えば前述の例では基板のドーピン
グの制御によってだけのブレークオーバダイオードのよ
うな、半導体デバイス内の逆バイアスされた主pn接合
のブレークダウンの制御は望ましいものではなく、基板
のドーピングが余りに高いレベルに増加すると実現困難
となる。
n接合の一方の領域例えば前述の例では基板のドーピン
グの制御によってだけのブレークオーバダイオードのよ
うな、半導体デバイス内の逆バイアスされた主pn接合
のブレークダウンの制御は望ましいものではなく、基板
のドーピングが余りに高いレベルに増加すると実現困難
となる。
前述のことにかんがみて、前記の公報には、主pn接合
に、局部的に高濃度にドープされた埋込n゛領域設け、
主pn接合のブレークダウン電圧を制御することが提案
されている。この局部的な高濃度ドープn゛領域はn形
カソード領域の直ぐ下のn形中央領域内に設けられ、p
形中央領域によってn形カソード領域より離間され、こ
のためn゛領域デバイス体内で一部局に集中される。
に、局部的に高濃度にドープされた埋込n゛領域設け、
主pn接合のブレークダウン電圧を制御することが提案
されている。この局部的な高濃度ドープn゛領域はn形
カソード領域の直ぐ下のn形中央領域内に設けられ、p
形中央領域によってn形カソード領域より離間され、こ
のためn゛領域デバイス体内で一部局に集中される。
前記の公報に記載されているように、局部的に集中され
た埋込みn゛領域、中央n領域でオーバードープされた
イオン注入(implantatiOn)された燐ドー
プ領域でもよい。けれども、このような埋込領域の形成
は制御するのが困難なことがあり、pn接合が逆バイア
スされた時にデバイスがブレークダウンする電圧を任意
の精度をもって制御することを困難にする。その上、埋
込領域を設けるのに余計なマスキング工程が必要となり
、このため必然的にデバイスの製造時間とコストが増す
。
た埋込みn゛領域、中央n領域でオーバードープされた
イオン注入(implantatiOn)された燐ドー
プ領域でもよい。けれども、このような埋込領域の形成
は制御するのが困難なことがあり、pn接合が逆バイア
スされた時にデバイスがブレークダウンする電圧を任意
の精度をもって制御することを困難にする。その上、埋
込領域を設けるのに余計なマスキング工程が必要となり
、このため必然的にデバイスの製造時間とコストが増す
。
本発明は、一方の導電形の第1領域と、半導体の特定表
面にだけ面し、ダイオードの動作時このダイオードに加
えられた電圧で逆バイアスされると該ダイオードにブロ
ッキング特性を与える主pn接合を前記の第1領域と形
成するように該第1領域で取囲まれた反対導電形の第2
領域と、前記第1領域内に設けられ、この第1領域より
も高濃度にドープされた前記の一方の導電形の第3領域
とを有し、この第3領域は、該第3領域が無ければ主p
n接合がブレークダウンするであろう電圧よりも低い所
定電圧がダイオードに加えられて主pn接合を逆バイア
スした時にダイオードの導通をトリガするためのもので
ある半導体ダイオードにおいて、第3領域は特定表面に
のみ面し、この特定表面の不活性層が前記第3領域を被
覆し、この第3領域は、所定の電圧、よりも低い電圧が
ダイオードに加えられて主pn接合を逆バイアスした時
に空乏層が主pn接合から第3領域に延在するように位
置され、前記の所定電圧は、第2領域と第3領域のト目
対位置によって決まることをトリガする半導体ダイオー
ドを供するものである。
面にだけ面し、ダイオードの動作時このダイオードに加
えられた電圧で逆バイアスされると該ダイオードにブロ
ッキング特性を与える主pn接合を前記の第1領域と形
成するように該第1領域で取囲まれた反対導電形の第2
領域と、前記第1領域内に設けられ、この第1領域より
も高濃度にドープされた前記の一方の導電形の第3領域
とを有し、この第3領域は、該第3領域が無ければ主p
n接合がブレークダウンするであろう電圧よりも低い所
定電圧がダイオードに加えられて主pn接合を逆バイア
スした時にダイオードの導通をトリガするためのもので
ある半導体ダイオードにおいて、第3領域は特定表面に
のみ面し、この特定表面の不活性層が前記第3領域を被
覆し、この第3領域は、所定の電圧、よりも低い電圧が
ダイオードに加えられて主pn接合を逆バイアスした時
に空乏層が主pn接合から第3領域に延在するように位
置され、前記の所定電圧は、第2領域と第3領域のト目
対位置によって決まることをトリガする半導体ダイオー
ドを供するものである。
特定表面にだけ面し、第1領域とpn接合を形成する別
の領域を設けることもてき、この第4領域は第3領域と
ブレークダウンデバイスを形成し、第2領域と第3領域
の間に位置される。
の領域を設けることもてき、この第4領域は第3領域と
ブレークダウンデバイスを形成し、第2領域と第3領域
の間に位置される。
更に本発明は、一方の導電形の第1領域と、半導体の特
定表面にだけ面し、ダイオードの動作時このダイオード
に加えられた電圧で逆バイアスされると該ダイオードに
ブロッキング特性を与える主pn接合を前記の第1領域
と形成するように該第1領域で取囲まれた反対導電形の
第2領域と、前記第1領域内に設けられ、この第1領域
よりも高濃度にドープされた前記の一方の導電形の第3
領域とを有し、この第3領域は、該第3領域が無ければ
主pn接合がブレークダウンするであろう電圧よりも低
い所定電圧がダイオードに加えられて主pn接合を逆バ
イアスした時にダイオードの導通をトリガするためのも
のである半導体ダイオードにおいて、第3領域は特定表
面にのみ面し、第2領域と第3領域間に位置された反対
導電形の第4領域が特定表面にのみ面し且つ第3領域と
pn接合を形成し、特定表面上の不活性層は第3領域と
第4領域を被覆し、第3領域と第4領域止はブレークダ
ウンデバイスを形成し、このブレークダウンデバイスと
第2領域の相対位置は、主pn接合がダイオードに加え
られた電圧で逆バイアスされた時この主pn接合の空乏
層が所定電圧よりも低い印加電圧でブレークダウンデバ
イスの空乏層と出合いまた前記の所定電圧がダイオード
に加えられた時第3領域と第4領域間のpn接合に誘起
された逆バイアス電圧がブレークダウンデバイスをブレ
ークダウンさせてダイオードの導通をトリガするように
選ばれたことをトリガする半導体ダイオードを供する。
定表面にだけ面し、ダイオードの動作時このダイオード
に加えられた電圧で逆バイアスされると該ダイオードに
ブロッキング特性を与える主pn接合を前記の第1領域
と形成するように該第1領域で取囲まれた反対導電形の
第2領域と、前記第1領域内に設けられ、この第1領域
よりも高濃度にドープされた前記の一方の導電形の第3
領域とを有し、この第3領域は、該第3領域が無ければ
主pn接合がブレークダウンするであろう電圧よりも低
い所定電圧がダイオードに加えられて主pn接合を逆バ
イアスした時にダイオードの導通をトリガするためのも
のである半導体ダイオードにおいて、第3領域は特定表
面にのみ面し、第2領域と第3領域間に位置された反対
導電形の第4領域が特定表面にのみ面し且つ第3領域と
pn接合を形成し、特定表面上の不活性層は第3領域と
第4領域を被覆し、第3領域と第4領域止はブレークダ
ウンデバイスを形成し、このブレークダウンデバイスと
第2領域の相対位置は、主pn接合がダイオードに加え
られた電圧で逆バイアスされた時この主pn接合の空乏
層が所定電圧よりも低い印加電圧でブレークダウンデバ
イスの空乏層と出合いまた前記の所定電圧がダイオード
に加えられた時第3領域と第4領域間のpn接合に誘起
された逆バイアス電圧がブレークダウンデバイスをブレ
ークダウンさせてダイオードの導通をトリガするように
選ばれたことをトリガする半導体ダイオードを供する。
したがって、本発明の半導体ダイオードでは、主pn接
合が逆バイアスされた時にダイオードが導通に切換わる
所定電圧は、第2領域と第3領域のト目対位置を選ぶこ
とによって比較的容易に制御することができる。その上
、第3領域は特定表面にだけ面するので、主pn接合に
局部的に高濃度にドープされた領域を設けるために深い
拡散は必要なく、したがって、局部的に高濃度にドープ
された領域が主pn接合に設けられたダイオードにくら
べると、主pn接合が逆バイアスされた時にダイオード
がブレークダウンする電圧のより正確な制御を可能にす
る。
合が逆バイアスされた時にダイオードが導通に切換わる
所定電圧は、第2領域と第3領域のト目対位置を選ぶこ
とによって比較的容易に制御することができる。その上
、第3領域は特定表面にだけ面するので、主pn接合に
局部的に高濃度にドープされた領域を設けるために深い
拡散は必要なく、したがって、局部的に高濃度にドープ
された領域が主pn接合に設けられたダイオードにくら
べると、主pn接合が逆バイアスされた時にダイオード
がブレークダウンする電圧のより正確な制御を可能にす
る。
1つまたはそれ以上の反対導電形の付加領域を第2領域
と第4領域の間で第1領域内に離間して配し、主pn接
合が第3領域の無い時にブレークダウンするであろう逆
バイアス電圧を増し、この場合前記の付加領域は特定表
面にのみ面し、不活性層によって被覆されるようにする
ことができる。
と第4領域の間で第1領域内に離間して配し、主pn接
合が第3領域の無い時にブレークダウンするであろう逆
バイアス電圧を増し、この場合前記の付加領域は特定表
面にのみ面し、不活性層によって被覆されるようにする
ことができる。
前記の付加領域は、ブレークダウンデバイスの位置の選
択の外に付加領域の数と位置の選択によって得られZ所
定電圧のより大きな制御を可能にする。このように付加
領域の数と位置の選択によって電圧の広い範囲内で任意
の所定電圧を選ぶことができ、したがってダイオードの
融通性を増す。
択の外に付加領域の数と位置の選択によって得られZ所
定電圧のより大きな制御を可能にする。このように付加
領域の数と位置の選択によって電圧の広い範囲内で任意
の所定電圧を選ぶことができ、したがってダイオードの
融通性を増す。
代わりの実施例では第3領域は第2領域とpn接合を形
成し、ダイオードに電圧が加えられて主pn接合を逆バ
イアスした時この主pn接合の空乏層が所定電圧よりも
低い印加電圧で第3領域を第1領域より分離するような
所定の距1碓で第2領域により取囲まれ、前記の所定電
圧で第3領域がダイオードの導通をトリガするようにす
ることができる。
成し、ダイオードに電圧が加えられて主pn接合を逆バ
イアスした時この主pn接合の空乏層が所定電圧よりも
低い印加電圧で第3領域を第1領域より分離するような
所定の距1碓で第2領域により取囲まれ、前記の所定電
圧で第3領域がダイオードの導通をトリガするようにす
ることができる。
通常は、このような実施例では、°第1領域のドーピン
グに(らべて比較的高濃度にドープされた第3領域のド
ーピングは、所定電圧がダイオードに加えられて主pn
接合を逆バイアスした時第2領域と第3領域間のpn接
合に誘起された逆バイア電圧によってpn接合がブレー
クダウンされてダイオードの導通をトリガするようなも
のである。
グに(らべて比較的高濃度にドープされた第3領域のド
ーピングは、所定電圧がダイオードに加えられて主pn
接合を逆バイアスした時第2領域と第3領域間のpn接
合に誘起された逆バイア電圧によってpn接合がブレー
クダウンされてダイオードの導通をトリガするようなも
のである。
別の実施例では、第3領域は第2領域で取囲まれ、第1
領域によって第2領域より分離され、所定電圧は、第1
領域による第2領域と第3領域の分離の距離によって決
まるようにすることができる。この場合、主p、n接合
が第3領域の無い時にブレークダウンするであろう逆バ
イアス電圧を増すために、特定表面にのみ回する1つま
たはそれ以上の反対導電形の付加領域が第2領域と第3
領域の間にilt間して配されるようにすることができ
る。このような付加領域は、第2領域に対する第3領域
の位置に加えて付加領域の数と位置の選択を可能とする
ことによってブレークダウン電圧の拡げられた制御を可
能どし、更にまた、付加領域の数と位置を選ぶことによ
り広い電圧範囲で任意の所定電圧を選択することを可能
とすることによってダイオードの融通性を増すことが可
能にされる。
領域によって第2領域より分離され、所定電圧は、第1
領域による第2領域と第3領域の分離の距離によって決
まるようにすることができる。この場合、主p、n接合
が第3領域の無い時にブレークダウンするであろう逆バ
イアス電圧を増すために、特定表面にのみ回する1つま
たはそれ以上の反対導電形の付加領域が第2領域と第3
領域の間にilt間して配されるようにすることができ
る。このような付加領域は、第2領域に対する第3領域
の位置に加えて付加領域の数と位置の選択を可能とする
ことによってブレークダウン電圧の拡げられた制御を可
能どし、更にまた、付加領域の数と位置を選ぶことによ
り広い電圧範囲で任意の所定電圧を選択することを可能
とすることによってダイオードの融通性を増すことが可
能にされる。
不活性層は絶縁層でも半絶縁層でもよい。この層が絶縁
層の場合には、抵抗性ブリード層(resistive
bleed Ieyer) は、半導体ダイオードを
その周囲から絶豫するために絶縁層上を主pn接合から
第3領域迄延在することかできる。代わりに、フィール
ドプレー)(field plate) が不活性層上
を主pn接合から第3領域迄延在することもできる。付
加領域が設けられた場合には、各フィールドプレートを
各付加領域と結び付けてもよい。
層の場合には、抵抗性ブリード層(resistive
bleed Ieyer) は、半導体ダイオードを
その周囲から絶豫するために絶縁層上を主pn接合から
第3領域迄延在することかできる。代わりに、フィール
ドプレー)(field plate) が不活性層上
を主pn接合から第3領域迄延在することもできる。付
加領域が設けられた場合には、各フィールドプレートを
各付加領域と結び付けてもよい。
第1領域と第2領域はゲート無しサイリスタの部分を形
成することができる。このサイリスタ構造は、第1領域
と第2領域以外に、特定表面にだけ面するように第2領
域内に配された第1領域よりも高濃度にドープされた一
方の導電形の第5領域と、特定表面と反対の半導体の別
の面にのみ面するように第1領域内に配された第2領域
よりも高濃度にドープされた第6領域を有するようにす
ることができる。この場合、サイリスタ構造は、第1領
域と第2領域で形成されたnpダイオードと逆並列に配
されて非対称形ブレークオーバダイオードを形成するか
または第2の同嗟のサイリスタ構造と逆並列に配されて
対称形ブレークオーバダイオードを形成するようにする
ことができる。
成することができる。このサイリスタ構造は、第1領域
と第2領域以外に、特定表面にだけ面するように第2領
域内に配された第1領域よりも高濃度にドープされた一
方の導電形の第5領域と、特定表面と反対の半導体の別
の面にのみ面するように第1領域内に配された第2領域
よりも高濃度にドープされた第6領域を有するようにす
ることができる。この場合、サイリスタ構造は、第1領
域と第2領域で形成されたnpダイオードと逆並列に配
されて非対称形ブレークオーバダイオードを形成するか
または第2の同嗟のサイリスタ構造と逆並列に配されて
対称形ブレークオーバダイオードを形成するようにする
ことができる。
後者の場合には、半導体は、特定表面から別の表面に向
って見た時にこの別の表面から特定表面に向って見た時
と同じに見えるような反転対称の中心を有することがで
きる。
って見た時にこの別の表面から特定表面に向って見た時
と同じに見えるような反転対称の中心を有することがで
きる。
半導体ダイオードが前述の第1領域よりも高濃度にドー
プされた一方の導電形の第5領域を有する場合、例えば
ダイオードがゲート無しサイリスタ構造を有する場合、
特にダイオードがブレークオーバダイオードである場合
、第3領域は第5領域と同時に形成することができ、ま
た若しあれば、第4領域(任意の付加領域を加えて)は
適当なマスクを用いて第2領域と同時に形成することが
でき、このため、本発明を具現するこのようなダイオー
ドは、余計なマスキング工程や製造時間および/または
コストの特別な増加なしにつくることができる。
プされた一方の導電形の第5領域を有する場合、例えば
ダイオードがゲート無しサイリスタ構造を有する場合、
特にダイオードがブレークオーバダイオードである場合
、第3領域は第5領域と同時に形成することができ、ま
た若しあれば、第4領域(任意の付加領域を加えて)は
適当なマスクを用いて第2領域と同時に形成することが
でき、このため、本発明を具現するこのようなダイオー
ドは、余計なマスキング工程や製造時間および/または
コストの特別な増加なしにつくることができる。
本発明を更に良く理解することができるように以下に図
面の実施例によって説明する。
面の実施例によって説明する。
図面は寸法通りものではなく、特に寸法比は、理解し易
いように縮小または拡大しである。各図面の同じ部分に
は同じ符号を用いである。
いように縮小または拡大しである。各図面の同じ部分に
は同じ符号を用いである。
第1図から第6図は本発明の半導体ダイオードの実施例
を線図的断面図で示しである。
を線図的断面図で示しである。
第1図から第5図に示した半導体ダイオードは夫々非対
称形ブレークオーバダイオードとして知られたタイプ、
すなわち、2層またはnpダイオード構造に平行である
が反対方向に配されたゲート無しサイリスタ構造を有す
る2端子デバイスである。第1a図は代表的な非対称形
ブレークオーバダイオードの■−■特性を示す。この第
1a図よりわかるように、電圧が非対称形ブレークオー
バダイオードの2端子間に順方向に加えられて2層また
はnpダイオード構造が逆バイアスされると、サイリス
タ構造は初めはブロッキング特性を有するが成る電圧に
おいてサイリスタ構造はブレークオーバまたはトリガさ
れて導通する。ブレークオーバまたはトリガ点は第1a
図に点Aで示しである。電圧が2つの端子間に反対方向
に加えられると、第1a図に示すように、非対称形ブレ
ークオーバダイオードは順方向バイアスされた2層また
はnpダイオードとして働く。
称形ブレークオーバダイオードとして知られたタイプ、
すなわち、2層またはnpダイオード構造に平行である
が反対方向に配されたゲート無しサイリスタ構造を有す
る2端子デバイスである。第1a図は代表的な非対称形
ブレークオーバダイオードの■−■特性を示す。この第
1a図よりわかるように、電圧が非対称形ブレークオー
バダイオードの2端子間に順方向に加えられて2層また
はnpダイオード構造が逆バイアスされると、サイリス
タ構造は初めはブロッキング特性を有するが成る電圧に
おいてサイリスタ構造はブレークオーバまたはトリガさ
れて導通する。ブレークオーバまたはトリガ点は第1a
図に点Aで示しである。電圧が2つの端子間に反対方向
に加えられると、第1a図に示すように、非対称形ブレ
ークオーバダイオードは順方向バイアスされた2層また
はnpダイオードとして働く。
第1図において、図示の半導体ダイオードは、一方の導
電形の基板または第1領域1を有する半導体より成る(
この例ではn−形で、この場合マイナス符号は基板1が
比較的低濃度にドープされていることを示す)。この基
板lは反対導電形(この例ではp形)の第2領域2とブ
レーナ主pn接合3を形成し、この接合は半導体の特定
表面4にだけ面する。第1および第2領域1と2はゲー
ト無しサイリスタ構造の夫々第1および第2ベースまた
は中央領域(この例では夫々nおよびpベース)を形成
し、2層またはnpダイオード構造も形成する。ゲート
無しサイリスタ構造のカソードとアノードは別の領域5
と6で形成され、別の領域5は一方の導電形(この例で
はこの別の領域はn゛形でこの場合+符号は比較的高濃
度のドーピングを示す)で、特定表面4にだけ面しまた
第2領域2とブレーナルn接合5aを形成するように、
第2領域の部分内に形成される。第1図に示すように、
前記の別の領域5は、第2領域の略々中心からこの第2
領域の周′f壕の右側部分に向かって延在するように該
第2須域内に配される。別の領域6は反対導電形(この
例ではp形)で、前記の特定表面と反対の半導体の第2
領域面7にだけ面し、かくして第1領域または基板1と
ブレーナルn接合8を形成するように基(反または第1
須域1内に形成される。この別の領域6は別の領域5と
反対に配され、表面4と7に平行な領域5と略々同じ寸
法である。
電形の基板または第1領域1を有する半導体より成る(
この例ではn−形で、この場合マイナス符号は基板1が
比較的低濃度にドープされていることを示す)。この基
板lは反対導電形(この例ではp形)の第2領域2とブ
レーナ主pn接合3を形成し、この接合は半導体の特定
表面4にだけ面する。第1および第2領域1と2はゲー
ト無しサイリスタ構造の夫々第1および第2ベースまた
は中央領域(この例では夫々nおよびpベース)を形成
し、2層またはnpダイオード構造も形成する。ゲート
無しサイリスタ構造のカソードとアノードは別の領域5
と6で形成され、別の領域5は一方の導電形(この例で
はこの別の領域はn゛形でこの場合+符号は比較的高濃
度のドーピングを示す)で、特定表面4にだけ面しまた
第2領域2とブレーナルn接合5aを形成するように、
第2領域の部分内に形成される。第1図に示すように、
前記の別の領域5は、第2領域の略々中心からこの第2
領域の周′f壕の右側部分に向かって延在するように該
第2須域内に配される。別の領域6は反対導電形(この
例ではp形)で、前記の特定表面と反対の半導体の第2
領域面7にだけ面し、かくして第1領域または基板1と
ブレーナルn接合8を形成するように基(反または第1
須域1内に形成される。この別の領域6は別の領域5と
反対に配され、表面4と7に平行な領域5と略々同じ寸
法である。
ダイオードの特定表面および第2表面4と7は夫々の絶
縁層9と10、例えば半導体ダイオードがシリコンデバ
イスの場合には二酸化珪素の層で被覆される。前記の絶
縁層9と10には、デバイスの第1および第2端子を与
えるために夫々の金属被覆11と12が入る窓が設けら
れる。金属被覆11は前記の別の領域5と第2領域上を
延在し、一方金属被覆12は、別の領域6と第1領域ま
たは基1fflの一部との上に延在する。第1図よりわ
かるように、各金属被覆11と12の直ぐ下の第2領域
と基vilとの表面領域におけるドーピング濃度は、第
2領域2内のより高濃度にドープされた反対導電形(こ
の例ではp゛導電形)の領域13および基板または第1
領域1内のより高濃度にドープされた一方の導電形(こ
の例ではn゛導電形)の領域14を与えることによって
増し、金嘱被覆との電気接触を改良することができる。
縁層9と10、例えば半導体ダイオードがシリコンデバ
イスの場合には二酸化珪素の層で被覆される。前記の絶
縁層9と10には、デバイスの第1および第2端子を与
えるために夫々の金属被覆11と12が入る窓が設けら
れる。金属被覆11は前記の別の領域5と第2領域上を
延在し、一方金属被覆12は、別の領域6と第1領域ま
たは基1fflの一部との上に延在する。第1図よりわ
かるように、各金属被覆11と12の直ぐ下の第2領域
と基vilとの表面領域におけるドーピング濃度は、第
2領域2内のより高濃度にドープされた反対導電形(こ
の例ではp゛導電形)の領域13および基板または第1
領域1内のより高濃度にドープされた一方の導電形(こ
の例ではn゛導電形)の領域14を与えることによって
増し、金嘱被覆との電気接触を改良することができる。
今迄説明した第1図の半導体ダイオードの部分は、公知
のこのような非対称形ブレークオーバダイオードと同様
な非対称形ブレークオーバダイオードを構成する。した
がって、領域1,2.5および6はゲー)1しサイリス
タ構造を形成し、一方領域1と2 (若しあればり頁域
13と14も)は2層またはnpダイオード構造を形成
する。
のこのような非対称形ブレークオーバダイオードと同様
な非対称形ブレークオーバダイオードを構成する。した
がって、領域1,2.5および6はゲー)1しサイリス
タ構造を形成し、一方領域1と2 (若しあればり頁域
13と14も)は2層またはnpダイオード構造を形成
する。
第1および第2領域の間のpn接合3は、電圧がダイオ
ードに順方向に加えられた時に逆バイアスされるダイオ
ードの主pn接合を形成し、したがって金属被覆11と
接続された端子は金属被覆12と接続された端子よりも
低いまたはより負の電位にある。通常の非対称形ブレー
クオーバダイオードでは、このような状態ではサイリス
タ構造はトリガされて導電するかまたは主pn接合3の
逆電圧がこのpn接合のブレークダウン電圧に達すると
ブレークオーバするであろうが、このブレークダウン電
圧は基板または第1領域1のドーピング濃度によって決
まるのが普通である。第1図の装置では、ダイオード中
のサイリスタ構造がブレークオーバする電圧は、特定表
面4と反対導電形(この場合にはpn形)の領域16に
のみ面するように基板1に設けられた該基板よりも高濃
度にドープされた一方の導電形(この例ではn゛形)の
領域15によって形成されたブレークダウンデバイスに
よって制御され、前記の領域16もまた特定表面4にだ
け面しまた領域15とpn接合16aを形成し、絶縁層
9がこれ等の領域15と16を被覆する。
ードに順方向に加えられた時に逆バイアスされるダイオ
ードの主pn接合を形成し、したがって金属被覆11と
接続された端子は金属被覆12と接続された端子よりも
低いまたはより負の電位にある。通常の非対称形ブレー
クオーバダイオードでは、このような状態ではサイリス
タ構造はトリガされて導電するかまたは主pn接合3の
逆電圧がこのpn接合のブレークダウン電圧に達すると
ブレークオーバするであろうが、このブレークダウン電
圧は基板または第1領域1のドーピング濃度によって決
まるのが普通である。第1図の装置では、ダイオード中
のサイリスタ構造がブレークオーバする電圧は、特定表
面4と反対導電形(この場合にはpn形)の領域16に
のみ面するように基板1に設けられた該基板よりも高濃
度にドープされた一方の導電形(この例ではn゛形)の
領域15によって形成されたブレークダウンデバイスに
よって制御され、前記の領域16もまた特定表面4にだ
け面しまた領域15とpn接合16aを形成し、絶縁層
9がこれ等の領域15と16を被覆する。
これ等の領域15と16は、領域16が特定表面に沿っ
て選択された距離りだけ第1領域または基板1によって
第2領域から離間され且つ第2領域と領域15の間に位
置するように、第2領域に対して位置される。
て選択された距離りだけ第1領域または基板1によって
第2領域から離間され且つ第2領域と領域15の間に位
置するように、第2領域に対して位置される。
第1図に示した半導体非対称形ブレークオーバダイオー
ドを第1軸17aの周りに対称的にし、ブレークオーバ
ダイオードの主構造がブレークダウンデバイスを取囲み
また領域16が領域15を取囲むようにすることができ
る。代わりに、第1図に示した非対称形ブレークオーバ
ダイオードを第2軸17bの周りに対称的とし、領域1
5が空であるようにしてもよい。いずれの場合にも、領
域2,5゜6.13および14は平面で見た場合(すな
わち表面4および7に対して直角に見た場合)(−E−
意の所望の幾何形状を有することができる。したがって
、領域2,5,6.13および14は、円形またはその
他の多角形の環で形成することができる。ブレークダウ
ンデバイスは第2領域と同じ周辺形状を有するので、第
2領域と6頁域16間には一定の距離りが存する。した
がって、領域16は、領域2,5゜6.13および14
の形状に応じて円形その池の多角形状の環で、領域15
は、若し空ならば(すなわちデバイスが第2軸171)
の周りに対称ならば)平面で見た場合領域16と同じ幾
何形を有することになる。非対称形ブレークオーバダイ
オードが第2輔17bの周りに対称な場合には、ブレー
クダウン電圧スは、主pn接合3の内側の周辺3aの周
囲にそこから一定の選択された距:’:it [)に位
置する分;]IFされた領域15と16で形成されたブ
レークダウン領域によって形成することができろ。ブレ
ークダウンデバイスは対称的配置を形成するように配設
される必要はなく、このブレークダウンデバイスはデバ
イスがブレークダウンする主ブレークオーバダイオード
構造内の任意の特定の所望領域に位置することができる
ことは勿論わかるであろう。したがって、軸17a と
17bは必ずしもダイオードの対称軸である必要はない
。言う迄もなく特定の非対称形ブレークオーバダイオー
ドの種々の領域に対して同じ幾何形が選ばれるであろう
ことはわかるであろう。
ドを第1軸17aの周りに対称的にし、ブレークオーバ
ダイオードの主構造がブレークダウンデバイスを取囲み
また領域16が領域15を取囲むようにすることができ
る。代わりに、第1図に示した非対称形ブレークオーバ
ダイオードを第2軸17bの周りに対称的とし、領域1
5が空であるようにしてもよい。いずれの場合にも、領
域2,5゜6.13および14は平面で見た場合(すな
わち表面4および7に対して直角に見た場合)(−E−
意の所望の幾何形状を有することができる。したがって
、領域2,5,6.13および14は、円形またはその
他の多角形の環で形成することができる。ブレークダウ
ンデバイスは第2領域と同じ周辺形状を有するので、第
2領域と6頁域16間には一定の距離りが存する。した
がって、領域16は、領域2,5゜6.13および14
の形状に応じて円形その池の多角形状の環で、領域15
は、若し空ならば(すなわちデバイスが第2軸171)
の周りに対称ならば)平面で見た場合領域16と同じ幾
何形を有することになる。非対称形ブレークオーバダイ
オードが第2輔17bの周りに対称な場合には、ブレー
クダウン電圧スは、主pn接合3の内側の周辺3aの周
囲にそこから一定の選択された距:’:it [)に位
置する分;]IFされた領域15と16で形成されたブ
レークダウン領域によって形成することができろ。ブレ
ークダウンデバイスは対称的配置を形成するように配設
される必要はなく、このブレークダウンデバイスはデバ
イスがブレークダウンする主ブレークオーバダイオード
構造内の任意の特定の所望領域に位置することができる
ことは勿論わかるであろう。したがって、軸17a と
17bは必ずしもダイオードの対称軸である必要はない
。言う迄もなく特定の非対称形ブレークオーバダイオー
ドの種々の領域に対して同じ幾何形が選ばれるであろう
ことはわかるであろう。
第1図に示した非対称形ブレークオーバダイオードの場
合には、端子間に順方向に加えられた(すなわちこのた
め主pn接合3は逆バイアスされる)電圧が増加すると
、主pn接合3の空乏層は、成る電圧においてこの主p
n接合3の空乏層が浮動ブレークダウンデバイス15と
16の零バイアス空乏層に達するかまたは接する逸散が
る。この点て、領域16の電位は、かくしてブレークダ
ウンデバイスのpn接合i6aを横ぎって誘起された逆
電圧がブレークダウンデバイスのブレークダウン電圧に
達する迄、ダイオードの2つの端子間に加えられた電圧
と共に上昇する。pn接合16aのブレークダウンは、
つながった空乏層を通って領域5下方を領域2内に流れ
(若しあれば領域13を経て)金属被覆11に接続され
た端子に流れるホール流りと、基板1を通り領域6上を
横切って流れ(若しあれば領域14を経て)金属被覆1
2に接続された端子に流れる電子流eとを発生する。こ
のようにして発生された電子およびホール流はpn接合
5aと8を順バイアスし、非対称形プレータオーバダイ
オード内のサイリスタ構造の導通をトリガする。第1図
の点線18は、主pn接合3の空乏層がブレークダウン
デバイス15. 16の空乏層に達した時の空乏層の範
囲を示すもので、この空乏層内では斜影は抜いである。
合には、端子間に順方向に加えられた(すなわちこのた
め主pn接合3は逆バイアスされる)電圧が増加すると
、主pn接合3の空乏層は、成る電圧においてこの主p
n接合3の空乏層が浮動ブレークダウンデバイス15と
16の零バイアス空乏層に達するかまたは接する逸散が
る。この点て、領域16の電位は、かくしてブレークダ
ウンデバイスのpn接合i6aを横ぎって誘起された逆
電圧がブレークダウンデバイスのブレークダウン電圧に
達する迄、ダイオードの2つの端子間に加えられた電圧
と共に上昇する。pn接合16aのブレークダウンは、
つながった空乏層を通って領域5下方を領域2内に流れ
(若しあれば領域13を経て)金属被覆11に接続され
た端子に流れるホール流りと、基板1を通り領域6上を
横切って流れ(若しあれば領域14を経て)金属被覆1
2に接続された端子に流れる電子流eとを発生する。こ
のようにして発生された電子およびホール流はpn接合
5aと8を順バイアスし、非対称形プレータオーバダイ
オード内のサイリスタ構造の導通をトリガする。第1図
の点線18は、主pn接合3の空乏層がブレークダウン
デバイス15. 16の空乏層に達した時の空乏層の範
囲を示すもので、この空乏層内では斜影は抜いである。
第1図の半導体ダイオードが順方向でブレークオーバす
る電圧はしたがって第1領域または基板1によって分離
された領域16と領域2間の距離りに関係し、実際に、
一定のドーピング濃度、接合深さ、領域1,2.15お
よび16の幾何に対してこの距離により決まる。
る電圧はしたがって第1領域または基板1によって分離
された領域16と領域2間の距離りに関係し、実際に、
一定のドーピング濃度、接合深さ、領域1,2.15お
よび16の幾何に対してこの距離により決まる。
この半導体ダイオードは、ブレークダウンが半導体の縁
で生じることのある電圧よりも著しく低い電圧でブレー
クオーバして導通するように設計されているので、デバ
イスの縁の不活性化は必要ない。けれども、一方の導電
形(この例ではn゛形)の領域19の形のチャネルスト
ッパをpn接合3の空乏層の広がりの外側で半導体の縁
に設けてもよい。このようなチャネルストッパは、適当
なマスクを用いて領域5および領域15と同じ工程「2
階で形成することができる。
で生じることのある電圧よりも著しく低い電圧でブレー
クオーバして導通するように設計されているので、デバ
イスの縁の不活性化は必要ない。けれども、一方の導電
形(この例ではn゛形)の領域19の形のチャネルスト
ッパをpn接合3の空乏層の広がりの外側で半導体の縁
に設けてもよい。このようなチャネルストッパは、適当
なマスクを用いて領域5および領域15と同じ工程「2
階で形成することができる。
第2図は第1図の半導体ダイオードの変形を示す。した
がって、第2図において、ブレークダウンデバイス15
. L6は、主ブレークオーバダイオード構造を取囲
む円形その他の多角形環で、それより距1誰りだけ離間
されている。第2図に示す半導体ダイオードは軸17c
の周りに対称で、したがって領域5と6は環状をなし夫
々領域13と14を取囲む。言う迄もなく、ブレークダ
ウン領域15. 16は、領域2の周辺より141を間
されてこの領域2と距1・雑りだけ離れた分離されたブ
レークダウン領域15. 16で形成することができる
。
がって、第2図において、ブレークダウンデバイス15
. L6は、主ブレークオーバダイオード構造を取囲
む円形その他の多角形環で、それより距1誰りだけ離間
されている。第2図に示す半導体ダイオードは軸17c
の周りに対称で、したがって領域5と6は環状をなし夫
々領域13と14を取囲む。言う迄もなく、ブレークダ
ウン領域15. 16は、領域2の周辺より141を間
されてこの領域2と距1・雑りだけ離れた分離されたブ
レークダウン領域15. 16で形成することができる
。
第2図は第1図の半導(本ダイオードのそれ以上の変形
を示す。したがって、図示のように、金属被覆11は、
主接合よりブレークダウンデバイス15と16および若
しあれば更にチャネルス) ンパ(第2図には示さず)
迄延在するフィールドプレートを形成するように延在す
る。このフィールドプレートは、絶縁層9上をブレーク
ダウンデバイス15゜16または若しあればチャネルス
トッパ19迄延在する抵抗性ブリード層例えば多結晶シ
リコンの層で代えてもよい。代わりに、絶縁層9は、高
抵抗性ブリード層(highly resistive
bleed 1ayer)として働く半絶縁層例えば
酸素ドープ多結晶シリコンの層で代えてもよい。
を示す。したがって、図示のように、金属被覆11は、
主接合よりブレークダウンデバイス15と16および若
しあれば更にチャネルス) ンパ(第2図には示さず)
迄延在するフィールドプレートを形成するように延在す
る。このフィールドプレートは、絶縁層9上をブレーク
ダウンデバイス15゜16または若しあればチャネルス
トッパ19迄延在する抵抗性ブリード層例えば多結晶シ
リコンの層で代えてもよい。代わりに、絶縁層9は、高
抵抗性ブリード層(highly resistive
bleed 1ayer)として働く半絶縁層例えば
酸素ドープ多結晶シリコンの層で代えてもよい。
第2図に示すダイオードの底面7は、ダイオードの使用
時に取付けられるヒートシンク (図示せず)によって
フィールドプレートされてもよい。
時に取付けられるヒートシンク (図示せず)によって
フィールドプレートされてもよい。
第1図および第2図に示した半導体ダイオードは現存の
電力用半導体技トトテによってつくることができる。し
たがって、前述の実施例に対し、基(反lは低濃度にド
ープされたn−形単結晶シリコンとし、この中に公知の
方法で拡[ikおよび/またはイオン打込(impla
ntation)によって種々の領域をつくる己とがで
きる。p形導電領域をつくるのに用いられるドーパント
は硼素でもよく、一方n形導電領域をつくるのに用いら
れるドーパントは砒素または燐でもよい。領域16は、
適当なマスクを用いて第2領域と同時に成形されること
ができ、一方領域15は、適当なマスクを用いて領域5
と同時に形成されることができる。したがって、ブレー
クダウンデバイスの付加は、ブレークオーバダイオード
をつくるに要する工程数またはマスクの数を増すことを
必要としない。絶縁層9と10を形成するために表面4
と7上に二酸化珪毒が熱的に成長され、この絶縁層に窓
があけられ、この窓に、金属被覆11と12を形成する
ためにアルミニウムのような金属がデポジットされる。
電力用半導体技トトテによってつくることができる。し
たがって、前述の実施例に対し、基(反lは低濃度にド
ープされたn−形単結晶シリコンとし、この中に公知の
方法で拡[ikおよび/またはイオン打込(impla
ntation)によって種々の領域をつくる己とがで
きる。p形導電領域をつくるのに用いられるドーパント
は硼素でもよく、一方n形導電領域をつくるのに用いら
れるドーパントは砒素または燐でもよい。領域16は、
適当なマスクを用いて第2領域と同時に成形されること
ができ、一方領域15は、適当なマスクを用いて領域5
と同時に形成されることができる。したがって、ブレー
クダウンデバイスの付加は、ブレークオーバダイオード
をつくるに要する工程数またはマスクの数を増すことを
必要としない。絶縁層9と10を形成するために表面4
と7上に二酸化珪毒が熱的に成長され、この絶縁層に窓
があけられ、この窓に、金属被覆11と12を形成する
ためにアルミニウムのような金属がデポジットされる。
言う迄もなく、シリコン以外の半導体材料例えばゲルマ
ニウムまたは■−V族化合物を用いてもよい。
ニウムまたは■−V族化合物を用いてもよい。
したがって、領域16および領域15は領域2および領
域5と夫々同じマスクを用いて形成することができるの
で、マスクのミスアラインメントによる領域16と2と
の間および領域5と15との間のミスアラインメントが
起きる可能性はなく、距iDはよく制御され、ブレーク
ダウン電圧の正確な制御が可能となる。領域15と16
はマスクアラインメント許容誤差(通常は3マイクロメ
ータ)の2倍か3倍オーバーラツプするように配される
。
域5と夫々同じマスクを用いて形成することができるの
で、マスクのミスアラインメントによる領域16と2と
の間および領域5と15との間のミスアラインメントが
起きる可能性はなく、距iDはよく制御され、ブレーク
ダウン電圧の正確な制御が可能となる。領域15と16
はマスクアラインメント許容誤差(通常は3マイクロメ
ータ)の2倍か3倍オーバーラツプするように配される
。
前述したように、領域16の第2領域2からの距離りは
、非対称形ブレークオーバダイオード1が所望の電圧で
ブレークオーバするように選ばれる。
、非対称形ブレークオーバダイオード1が所望の電圧で
ブレークオーバするように選ばれる。
パラメータの特定の組を挙げれば、基板1が1×l Q
l 4 am−2のドーパント濃度を有する230マ
イクロメータの厚さで、第2領域2と領域16は30マ
イクロメータの厚さまたは6XLO18cm−3の表面
ドーパント濃度を有し、領域15と領域5および領域1
4は14マイクロメータの厚さまたは深さとlXl0”
cm−3の表面ドーパント濃度を有し、領域13と8は
10マイクロメータの厚さとI XIO”cm−3の表
面ドーパント濃度を有する場合には、ブレークダウンデ
バイスのブレークダウン電圧は約30ボルトで、非対称
形ブレークオーバダイオードがブレークオーバする電圧
vbは距i!ilDによって決り(この距離はマスク縁
の距離りから2つの側方拡散を差引いたものに等しく、
この例ではD = L−54ミクロン)、距離りが略々
10マイクロメータの場合には略々57ボルトで距離り
が略々15マイクロメータの場合には略々80ボルトと
なることができる。第1b図はブレークオーバ電圧vb
と前述で与えられたパラメータに対するしとの関係をグ
ラフで示したものである。
l 4 am−2のドーパント濃度を有する230マ
イクロメータの厚さで、第2領域2と領域16は30マ
イクロメータの厚さまたは6XLO18cm−3の表面
ドーパント濃度を有し、領域15と領域5および領域1
4は14マイクロメータの厚さまたは深さとlXl0”
cm−3の表面ドーパント濃度を有し、領域13と8は
10マイクロメータの厚さとI XIO”cm−3の表
面ドーパント濃度を有する場合には、ブレークダウンデ
バイスのブレークダウン電圧は約30ボルトで、非対称
形ブレークオーバダイオードがブレークオーバする電圧
vbは距i!ilDによって決り(この距離はマスク縁
の距離りから2つの側方拡散を差引いたものに等しく、
この例ではD = L−54ミクロン)、距離りが略々
10マイクロメータの場合には略々57ボルトで距離り
が略々15マイクロメータの場合には略々80ボルトと
なることができる。第1b図はブレークオーバ電圧vb
と前述で与えられたパラメータに対するしとの関係をグ
ラフで示したものである。
領域16を省きまたは領域16と15を分け、ブレーク
ダウンが、pn接合3の空乏層の拡がり内で領域15の
選ばれた位置によって制御されるようにすることも勿論
可能であろう。領域16が省かれた場合には、領域15
は、領域2とpn接合を形成するかまたはこの領域より
距離りだけ離間されることができる。言う迄もなく、領
域15は領域2と同じマスキングエ(呈段階を利用して
つくることはできないので、後者の配置はマスクのミス
アラインメント許容誤差に対して敏感になるであろう。
ダウンが、pn接合3の空乏層の拡がり内で領域15の
選ばれた位置によって制御されるようにすることも勿論
可能であろう。領域16が省かれた場合には、領域15
は、領域2とpn接合を形成するかまたはこの領域より
距離りだけ離間されることができる。言う迄もなく、領
域15は領域2と同じマスキングエ(呈段階を利用して
つくることはできないので、後者の配置はマスクのミス
アラインメント許容誤差に対して敏感になるであろう。
第3図は、第1図および第2図の非対称形ブレ−クオー
バダイオードの変形で、第2領域2とブレークダウンデ
バイス15および160間に1つまたはそれ以上のガー
ドリング21を設けたものを示す。
バダイオードの変形で、第2領域2とブレークダウンデ
バイス15および160間に1つまたはそれ以上のガー
ドリング21を設けたものを示す。
各リング21は、半導体の特定表面4にだけ面し且つ絶
縁層9で被覆された反対導電形(この例ではp形)の領
域の形を有する。このリング2Iは、領域2および領域
16と同じ工程段階時に形成することができるので、マ
スクのミスアラインメントの問題は避けられる。第3図
の配置のブレークオーバ電圧は距離D、(i=1.2−
一−n)の夫々の関数で、この場合D、は内側リング2
1から第2領域迄の距離、D9はX番目のリング21か
らx−1番目のリング21迄の距離、D、、は最外側の
リング21からブレークダウンデバイス15. 16迄
の距離である。
縁層9で被覆された反対導電形(この例ではp形)の領
域の形を有する。このリング2Iは、領域2および領域
16と同じ工程段階時に形成することができるので、マ
スクのミスアラインメントの問題は避けられる。第3図
の配置のブレークオーバ電圧は距離D、(i=1.2−
一−n)の夫々の関数で、この場合D、は内側リング2
1から第2領域迄の距離、D9はX番目のリング21か
らx−1番目のリング21迄の距離、D、、は最外側の
リング21からブレークダウンデバイス15. 16迄
の距離である。
リング21は、ブレークダウンデバイスが無ければ主p
n接合がブレークダウンするであろう電圧を増す役をし
、一方、ブレークダウンデバイス15゜16は、前の通
り、若し領域15が無いとすれば非対称形ブレークオー
バダイオードがブレークオーバするであろう電圧よりも
低い電圧で非対称形ブレークオーバダイオードをブレー
クオーバして導通させる役をする。
n接合がブレークダウンするであろう電圧を増す役をし
、一方、ブレークダウンデバイス15゜16は、前の通
り、若し領域15が無いとすれば非対称形ブレークオー
バダイオードがブレークオーバするであろう電圧よりも
低い電圧で非対称形ブレークオーバダイオードをブレー
クオーバして導通させる役をする。
したがって、リング21の数と相対位置を選択しまたこ
のリング21のシステムをブレークダウンデバイス15
. 16と一緒に用いることにより、平面ブレークダウ
ン電圧(すなわち選択された基板1と第2領域間の平ら
な曲がっていない接合に対して得られるブレークダウン
電圧)の略々85%で、前述のパラメータに対しては略
々1000ボルトの電圧と、同じ高い抵抗性基板材料を
用いたブレークダウンデバイスI5と16のブレークダ
ウン電圧〈前述のパラメータで(ま30ボルトであった
)との間の(子息の電圧でトリガされて導通するように
半導体ダイオードを設計することが可能である。
のリング21のシステムをブレークダウンデバイス15
. 16と一緒に用いることにより、平面ブレークダウ
ン電圧(すなわち選択された基板1と第2領域間の平ら
な曲がっていない接合に対して得られるブレークダウン
電圧)の略々85%で、前述のパラメータに対しては略
々1000ボルトの電圧と、同じ高い抵抗性基板材料を
用いたブレークダウンデバイスI5と16のブレークダ
ウン電圧〈前述のパラメータで(ま30ボルトであった
)との間の(子息の電圧でトリガされて導通するように
半導体ダイオードを設計することが可能である。
リング21に短絡された抵抗性ブリード層(図示せず)
を第3図の装置に設けて半導体をシールドしてもよく、
またフィールドプレート (図示せず)をリング21に
(=Iけてもよい。代わりに、絶縁層9を半絶縁層例え
ば酸素ドープ多結晶シリコンの層で代えてもよい。
を第3図の装置に設けて半導体をシールドしてもよく、
またフィールドプレート (図示せず)をリング21に
(=Iけてもよい。代わりに、絶縁層9を半絶縁層例え
ば酸素ドープ多結晶シリコンの層で代えてもよい。
種々の異なる浮動リング構造が例えば出願公開された欧
州特許出願EP−A−115093、BP−A−124
139およびEP−八−182422号に記載されてい
る。
州特許出願EP−A−115093、BP−A−124
139およびEP−八−182422号に記載されてい
る。
第4図は本発明の半導体ダイオードの更に別の実施例を
示す。
示す。
第4図よりわかるように、この半導体ダイオードは、第
1図から第3図に示した半導体ダイオードのように非対
称形ブレークオーバダイオードである。第4図の半導体
ダイオードでは、第2領域2およびしたがって領域5も
形が環状である。若しあれば、領域13は領域5を取囲
み、やはり環状である。同様に、若しあれば、領域14
は領域6を取囲み、環状である。ここに用いられて5)
る環状という言葉は、円環および他の任意の多角形周辺
の環例えば方形または三角形の枠様形状の両方を含むも
のとする。第4図に示されているように、第1図から第
3図の半導体ダイオードのブレークダウンデバイス15
. 16は、基板1よりも高濃度にドープされた一方の
導電形(この例ではn−導電形)の中央ブレークダウン
領域22で代えられている。この中央ブレークダウン領
域22は、特定表面4にだけ面し、また第2領域2の最
内側周辺とpn接合23を形成するように基板l内に形
成される。
1図から第3図に示した半導体ダイオードのように非対
称形ブレークオーバダイオードである。第4図の半導体
ダイオードでは、第2領域2およびしたがって領域5も
形が環状である。若しあれば、領域13は領域5を取囲
み、やはり環状である。同様に、若しあれば、領域14
は領域6を取囲み、環状である。ここに用いられて5)
る環状という言葉は、円環および他の任意の多角形周辺
の環例えば方形または三角形の枠様形状の両方を含むも
のとする。第4図に示されているように、第1図から第
3図の半導体ダイオードのブレークダウンデバイス15
. 16は、基板1よりも高濃度にドープされた一方の
導電形(この例ではn−導電形)の中央ブレークダウン
領域22で代えられている。この中央ブレークダウン領
域22は、特定表面4にだけ面し、また第2領域2の最
内側周辺とpn接合23を形成するように基板l内に形
成される。
絶縁層9は特定表面上に設けられ、中央ブレークダウン
領域22上を領域5迄延在する。言う迄もなく、第2領
域2したがってこれに対応して領域5および若しあれば
領域13は環状である必要はなくて中央ブレークダウン
領域22の周りに等間隔に離れて2つまたはそれ以上の
個別の領域より成るものでよく、この場合各第2領域が
、中央ブレークダウン領域とpn接合を形成することだ
けが必要である。
領域22上を領域5迄延在する。言う迄もなく、第2領
域2したがってこれに対応して領域5および若しあれば
領域13は環状である必要はなくて中央ブレークダウン
領域22の周りに等間隔に離れて2つまたはそれ以上の
個別の領域より成るものでよく、この場合各第2領域が
、中央ブレークダウン領域とpn接合を形成することだ
けが必要である。
第・1図の半導体ダイオードは、適当な変更をもって第
1図から第3図に示したデバイスと同様につくることが
できるが、特に中央ブレークダウン領域22は、適当な
マスクを用いて領域5と同時に形成することができる。
1図から第3図に示したデバイスと同様につくることが
できるが、特に中央ブレークダウン領域22は、適当な
マスクを用いて領域5と同時に形成することができる。
種々の領域に対する所定のドーピング濃度、接合および
幾何(例えば領域5と同じパラメータを有する領域22
をもった第1図から第3図に関する前述のパラメータ)
に対し、主pn接合3が逆バイアスされた時に第4図の
半導体ダイオードがブレークオーバして導通ずる電圧は
、中央ブレークダウン領域22に対する第2領域の位置
すなわち中央ブレークダウン領域22を横切って第2領
域2の隣接縁を分離する面4に沿った距離βによって左
右され、この距離βは言う迄もなく、領域2と22をつ
くるのに用いる関係のマスク寸法とドーパントの側方拡
散によって決まる。
幾何(例えば領域5と同じパラメータを有する領域22
をもった第1図から第3図に関する前述のパラメータ)
に対し、主pn接合3が逆バイアスされた時に第4図の
半導体ダイオードがブレークオーバして導通ずる電圧は
、中央ブレークダウン領域22に対する第2領域の位置
すなわち中央ブレークダウン領域22を横切って第2領
域2の隣接縁を分離する面4に沿った距離βによって左
右され、この距離βは言う迄もなく、領域2と22をつ
くるのに用いる関係のマスク寸法とドーパントの側方拡
散によって決まる。
したがって、第4図のデバイスの使用時には、主pn接
合3に加えられる逆電圧が増加すると、この主pn接合
3の空乏層は、該主pn接合3のブレークダウン電圧よ
りも低い印加電圧において第4図の点線24て示すよう
に空乏層が中央ブレークダウン領域22を横切って会う
迄拡がる(空乏化された領域は斜影の外に示されている
)。この時点で中央ブレークダウン領域22は基板1よ
り分離され、この中央ブレークダウン領域の電圧は、主
pn接合3の電圧と共に上昇する代わりにこの主pn接
合3の電圧よりもゆっくりと上昇し、このため中央ブレ
ークダウン領域22と領域2との間のpn接合23に誘
起される逆電圧は、中央ブレークダウン領域22と領域
2の間のpn接合23の逆電圧がpn接合23をブレー
クダウンさせてホール流と電子流とを発生して第1図に
関して説明したのと同随にサイリスタをトリガして導通
する迄、主pn接合3の逆電圧の別の増加と共に増加す
る。したがって、距離aを選定することにより、半導体
ダイオードがブレークオーバする電圧を、領域5と同じ
製造段階においてつくることのできる中央ブレークダウ
ン領域22を設けるだけで選ぶことができる。
合3に加えられる逆電圧が増加すると、この主pn接合
3の空乏層は、該主pn接合3のブレークダウン電圧よ
りも低い印加電圧において第4図の点線24て示すよう
に空乏層が中央ブレークダウン領域22を横切って会う
迄拡がる(空乏化された領域は斜影の外に示されている
)。この時点で中央ブレークダウン領域22は基板1よ
り分離され、この中央ブレークダウン領域の電圧は、主
pn接合3の電圧と共に上昇する代わりにこの主pn接
合3の電圧よりもゆっくりと上昇し、このため中央ブレ
ークダウン領域22と領域2との間のpn接合23に誘
起される逆電圧は、中央ブレークダウン領域22と領域
2の間のpn接合23の逆電圧がpn接合23をブレー
クダウンさせてホール流と電子流とを発生して第1図に
関して説明したのと同随にサイリスタをトリガして導通
する迄、主pn接合3の逆電圧の別の増加と共に増加す
る。したがって、距離aを選定することにより、半導体
ダイオードがブレークオーバする電圧を、領域5と同じ
製造段階においてつくることのできる中央ブレークダウ
ン領域22を設けるだけで選ぶことができる。
第4図の装置は、第1図から第3図に関して前に説明し
た装置よりも製造パラメータに対して敏感である。第4
図の装置のブレークオーバ電圧は領域2と22の接合深
さに敏感なので、領域2と22の拡散の正確な制御が必
要とされる。その上若し、場合によってマスクミスアラ
インメント問題のために、中央ブレークダウン領域22
と領域2間のオーバーランプXが小さく、このためオー
バーランプが領域2と22の側方に拡散された部分によ
って形成され、中央ブレークダウン領域22が比較的低
濃度にドープされると、第4図の半導体ダイオードのブ
レークオーバ電圧は、部分的に距離!によって制御され
るが距離xによっても制御されることができる。
た装置よりも製造パラメータに対して敏感である。第4
図の装置のブレークオーバ電圧は領域2と22の接合深
さに敏感なので、領域2と22の拡散の正確な制御が必
要とされる。その上若し、場合によってマスクミスアラ
インメント問題のために、中央ブレークダウン領域22
と領域2間のオーバーランプXが小さく、このためオー
バーランプが領域2と22の側方に拡散された部分によ
って形成され、中央ブレークダウン領域22が比較的低
濃度にドープされると、第4図の半導体ダイオードのブ
レークオーバ電圧は、部分的に距離!によって制御され
るが距離xによっても制御されることができる。
第5図は本発明の非対称形ブレークオーバダイオードの
更に別の実施例を示すもので、この実施例は、第4図の
ものに幾らか似ているが、第4図の非対称形ブレークオ
ーバダイオードの中央ブレークダウン領域22は次のよ
うな一方の導電形(この例ではn゛形)の中央ブレーク
ダウン領域25に代えられている。すなわちこの中央ブ
レークダウン領域は、表面4にのみ面し、領域2と中央
ブレークダウン領域25に用いられるマスクと領域2お
よび中央ブレークダウン領域25の夫々の側方拡散とに
よって決まる所定の距離yにより領域2 (第4図と同
じ形を有する)から分離されるように、基板1内に配さ
れている。
更に別の実施例を示すもので、この実施例は、第4図の
ものに幾らか似ているが、第4図の非対称形ブレークオ
ーバダイオードの中央ブレークダウン領域22は次のよ
うな一方の導電形(この例ではn゛形)の中央ブレーク
ダウン領域25に代えられている。すなわちこの中央ブ
レークダウン領域は、表面4にのみ面し、領域2と中央
ブレークダウン領域25に用いられるマスクと領域2お
よび中央ブレークダウン領域25の夫々の側方拡散とに
よって決まる所定の距離yにより領域2 (第4図と同
じ形を有する)から分離されるように、基板1内に配さ
れている。
前記の分離の距離yは、第5図の非対称形ブレークオー
バダイオードがブレークオーバして導通する電圧、所定
の一定濃度、接合の深さおよび幾何パラメータ例えば第
1図から第3図に関して前述した濃度および深さのパラ
メータを決め、この場合中央ブレークダウン領域25は
領域5と同じパラメータを有する。したがって、この第
5図のブレークオーバダイオードの使用時は、主pn接
合3に加えられる逆電圧が増加すると、主pn接合の空
乏層は、該空乏層が比較的高濃度にドープされた中央ブ
レークダウン領域25に達する迄拡がる。
バダイオードがブレークオーバして導通する電圧、所定
の一定濃度、接合の深さおよび幾何パラメータ例えば第
1図から第3図に関して前述した濃度および深さのパラ
メータを決め、この場合中央ブレークダウン領域25は
領域5と同じパラメータを有する。したがって、この第
5図のブレークオーバダイオードの使用時は、主pn接
合3に加えられる逆電圧が増加すると、主pn接合の空
乏層は、該空乏層が比較的高濃度にドープされた中央ブ
レークダウン領域25に達する迄拡がる。
中央ブレークダウン領域25の効果は空乏層がそれ以上
拡がるのを止めることで、したがって、第5図に点線2
6で示すように(空乏層は斜影を施さないで示しである
)、主pn接合3に加えられた逆電圧が更にそれ以上増
加すると、中央ブレークダウン領域25の領域の電界は
、主pn接合3でブレークダウンが生じてホール流と電
子流を発生しこのホール流と電子流が第1図に関して説
明したど同様に働いてサイリスタ構造の導通をトリガす
る点になる迄増加し、〕の場合、これが起きる主pn接
合の逆電圧したがって非対称形ブレークオーバダイオー
ドに加えれる電圧は所定のドーピング濃度、幾何および
接合深さパラメータに対して距#yで決まる。
拡がるのを止めることで、したがって、第5図に点線2
6で示すように(空乏層は斜影を施さないで示しである
)、主pn接合3に加えられた逆電圧が更にそれ以上増
加すると、中央ブレークダウン領域25の領域の電界は
、主pn接合3でブレークダウンが生じてホール流と電
子流を発生しこのホール流と電子流が第1図に関して説
明したど同様に働いてサイリスタ構造の導通をトリガす
る点になる迄増加し、〕の場合、これが起きる主pn接
合の逆電圧したがって非対称形ブレークオーバダイオー
ドに加えれる電圧は所定のドーピング濃度、幾何および
接合深さパラメータに対して距#yで決まる。
図には示さないが、主pn接合3が領域25の不在時に
ブレークオーバするであろう逆電圧を増すように1つま
たはそれ以上のフローティングガードリングを中央ブレ
ークダウン領域25と領域2の間に設けてこのため構造
が軸25aの周りに対称となるようにしてもよく、この
場合、非対称形ブレークオーバダイオードが実際にブレ
ークオーバする電圧は距離y+ (i=1.2−−−
n)の夫々の関数である。ここでyは外側または第1リ
ングから第2領域迄の距離で、グイはx−1番目とX番
目のリング間の距離、y、、はブレークダウン領域25
から最後または最内側リングの距離である。
ブレークオーバするであろう逆電圧を増すように1つま
たはそれ以上のフローティングガードリングを中央ブレ
ークダウン領域25と領域2の間に設けてこのため構造
が軸25aの周りに対称となるようにしてもよく、この
場合、非対称形ブレークオーバダイオードが実際にブレ
ークオーバする電圧は距離y+ (i=1.2−−−
n)の夫々の関数である。ここでyは外側または第1リ
ングから第2領域迄の距離で、グイはx−1番目とX番
目のリング間の距離、y、、はブレークダウン領域25
から最後または最内側リングの距離である。
第3図に関して述べられたように、抵抗性層を中央ブレ
ークダウン領域22または25上の絶縁層上に設けても
よく、或いは絶縁層を高い抵抗性ブリード層として働く
半′@縁[オ科で代えてもよい。代わりに、前述したよ
うにフィールドプレートを設けてもよい。
ークダウン領域22または25上の絶縁層上に設けても
よく、或いは絶縁層を高い抵抗性ブリード層として働く
半′@縁[オ科で代えてもよい。代わりに、前述したよ
うにフィールドプレートを設けてもよい。
したがって、以上述べた夫々の装置において、第2と第
3領域2と15(第1図から第3図)または2と22(
第4図)または2と25(第5図)のt口封位置を選ぶ
ことにより、主pn接合3を逆バイアスするために所定
の所望電圧が非対称形ブレークオーバダイオードの2つ
の端子に加えられるとゲート無しサイリスタ構造がトリ
ガされることができ、この場合、所定の電圧は、所定の
ドーピング濃度、接合深さおよび幾何パラメータに対す
る第2および第3領域の相対位置によって決まる。
3領域2と15(第1図から第3図)または2と22(
第4図)または2と25(第5図)のt口封位置を選ぶ
ことにより、主pn接合3を逆バイアスするために所定
の所望電圧が非対称形ブレークオーバダイオードの2つ
の端子に加えられるとゲート無しサイリスタ構造がトリ
ガされることができ、この場合、所定の電圧は、所定の
ドーピング濃度、接合深さおよび幾何パラメータに対す
る第2および第3領域の相対位置によって決まる。
以り説明した実施例のすべては非対称形ブレークオーバ
ダイオードに関するものであるが、本発明は対称形ブレ
ークオーバダイオードすなわち2つの逆並列のゲート無
しサイリスタ構造より成るデバイスにも適用できること
は明らかであろうっ本発明をこのような対f工形ブレー
クオーバダイオードに適用した場合は、ダイオードは通
常反転対称の中心を有し、このため表面4から表面7ま
たはその反対より見ると同じに見えるが、もっとも第1
図から第3図のデバイス15.16または中央ブレーク
ダウン領域22か25のようなブレークダウンデバイス
がサイリスタ構造の1つだけと結び付くことも可能であ
ろう。第6図は、第1図に示したと同じブレークダウン
デバイス装置を有するが、対称形ブレークオーバダイオ
ードを形成するように反対導電形(この例ではp形)の
付加領域2′を有する対称ブレークオーバダイオードを
示す。
ダイオードに関するものであるが、本発明は対称形ブレ
ークオーバダイオードすなわち2つの逆並列のゲート無
しサイリスタ構造より成るデバイスにも適用できること
は明らかであろうっ本発明をこのような対f工形ブレー
クオーバダイオードに適用した場合は、ダイオードは通
常反転対称の中心を有し、このため表面4から表面7ま
たはその反対より見ると同じに見えるが、もっとも第1
図から第3図のデバイス15.16または中央ブレーク
ダウン領域22か25のようなブレークダウンデバイス
がサイリスタ構造の1つだけと結び付くことも可能であ
ろう。第6図は、第1図に示したと同じブレークダウン
デバイス装置を有するが、対称形ブレークオーバダイオ
ードを形成するように反対導電形(この例ではp形)の
付加領域2′を有する対称ブレークオーバダイオードを
示す。
この付加領域2′は、基(反1と、主pn接合に対応す
るpn接合3′を形成し、この場合pn接合3′は、主
pn接合が逆)\イアスされると順ノ・イアスされまた
その逆も同様である。特定表面11における第1ブレー
クダウンデハ゛イス15. 16は主pn接合3と結び
付き、表面7の第2ブレークダウンデバイス15′16
′はpn接合3′と結び付く。
るpn接合3′を形成し、この場合pn接合3′は、主
pn接合が逆)\イアスされると順ノ・イアスされまた
その逆も同様である。特定表面11における第1ブレー
クダウンデハ゛イス15. 16は主pn接合3と結び
付き、表面7の第2ブレークダウンデバイス15′16
′はpn接合3′と結び付く。
本発明は、例えばツェナーダイオードのような、逆バイ
アスされたプレーナルn接合がブレークダウンしてグイ
オートを導通させる電圧を制i卸することが望まれろす
べての半導体ダイオードに適用可能であり、ブレークオ
ーバダイオードの使用にだけ限定されるものでないこと
は言う迄もなく明らかであろう。
アスされたプレーナルn接合がブレークダウンしてグイ
オートを導通させる電圧を制i卸することが望まれろす
べての半導体ダイオードに適用可能であり、ブレークオ
ーバダイオードの使用にだけ限定されるものでないこと
は言う迄もなく明らかであろう。
第1図は本発明の半導体ダイオードの一実施例の線図的
断面図、 第1a図は典型的な公知の非対称形ブレークオーバダイ
オードのI−V特性、 第1 b図はブレークダウンが開始する電圧と第1図に
示した非対称形ブレークオーバダイオードのブレークダ
ウンデバイスとその主pn接合の距離との関係を示すグ
ラフ、 第2図は第1図の半導体ダイオードの変形実施例の線図
的断面図、 第3図は第1図の半導体ダイオードの別の変形実施例の
線図的断面図、 第11図は本発明の半導体ダイオードの別の実施例の線
図的断面図、 第5図は更に別・D¥箔例の線図的断面図、第6図は本
発明の半導体ダイオードのz1称形ブレークオーバダイ
オードの実施例の線図的断面図である。 1・・・第1領域(基板) 2・・・第2領域3・・
・主pn接合 4・・・特定表面5・・・第5領
域(カソード) 6・・・第6領域(アノード) 8、 3 ’、 5a、 16a、 23・・・pn接
合9.10・・・絶縁層 11.12・・・金属
被覆13・・・p゛領域 14・・・n゛領域1
5・・・第3領域 15’、16’・・・第2ブレークダウンデバイス16
・・・第4領域 18.24.26・・・空乏
層20・・・フィールドプレート 21・・・ガードリング
断面図、 第1a図は典型的な公知の非対称形ブレークオーバダイ
オードのI−V特性、 第1 b図はブレークダウンが開始する電圧と第1図に
示した非対称形ブレークオーバダイオードのブレークダ
ウンデバイスとその主pn接合の距離との関係を示すグ
ラフ、 第2図は第1図の半導体ダイオードの変形実施例の線図
的断面図、 第3図は第1図の半導体ダイオードの別の変形実施例の
線図的断面図、 第11図は本発明の半導体ダイオードの別の実施例の線
図的断面図、 第5図は更に別・D¥箔例の線図的断面図、第6図は本
発明の半導体ダイオードのz1称形ブレークオーバダイ
オードの実施例の線図的断面図である。 1・・・第1領域(基板) 2・・・第2領域3・・
・主pn接合 4・・・特定表面5・・・第5領
域(カソード) 6・・・第6領域(アノード) 8、 3 ’、 5a、 16a、 23・・・pn接
合9.10・・・絶縁層 11.12・・・金属
被覆13・・・p゛領域 14・・・n゛領域1
5・・・第3領域 15’、16’・・・第2ブレークダウンデバイス16
・・・第4領域 18.24.26・・・空乏
層20・・・フィールドプレート 21・・・ガードリング
Claims (1)
- 【特許請求の範囲】 1、一方の導電形の第1領域と、半導体の特定表面にだ
け面し、ダイオードの動作時このダイオードに加えられ
た電圧で逆バイアスされると該ダイオードにブロッキン
グ特性を与える主pn接合を前記の第1領域と形成する
ように該第1領域で取囲まれた反対導電形の第2領域と
、前記第1領域内に設けられ、この第1領域よりも高濃
度にドープされた前記の一方の導電形の第3領域とを有
し、この第3領域は、該第3領域が無ければ主pn接合
がブレークダウンするであろう電圧よりも低い所定電圧
がダイオードに加えられて主pn接合を逆バイアスした
時にダイオードの導通をトリガするためのものである半
導体ダイオードにおいて、第3領域は特定表面にのみ面
し、この特定表面の不活性層が前記第3領域を被覆し、
この第3領域は、所定の電圧よりも低い電圧がダイオー
ドに加えられて主pn接合を逆バイアスした時に空乏層
が主pn接合から第3領域に延在するように位置され、
前記の所定電圧は、第2領域と第3領域の相対位置によ
って決まることを特徴とする半導体ダイオード。 2、第3領域は第2領域とpn接合を形成し、ダイオー
ドに電圧が加えられて主pn接合を逆バイアスした時こ
の主pn接合の空乏層が所定電圧よりも低い印加電圧で
第3領域を第1領域より分離するような所定の距離で第
2領域により取囲まれ、前記の所定電圧で第3領域がダ
イオードの導通をトリガする特許請求の範囲第1項記載
の半導体ダイオード。 3、第3領域は第2領域で取囲まれ、第1領域によって
第2領域より分離され、所定電圧は、第1領域による第
2領域と第3領域の分離の距離によって決まる特許請求
の範囲第1項記載の半導体ダイオード。 4、主pn接合が第3領域の無い時にブレークダウンす
るであろう逆バイアス電圧を増すために、特定表面にの
み面する1つまたはそれ以上の反対導電形の付加領域が
第2領域と第3領域の間に離間して配された特許請求の
範囲第3項記載の半導体ダイオード。 5、抵抗性ブリード層が絶縁層上を主pn接合から第3
領域迄延在する特許請求の範囲第1項乃至第4項の何れ
か1項記載の半導体ダイオード。 6、フィールドプレートが絶縁層上を主pn接合から第
3領域迄延在する特許請求の範囲第1項乃至第5項の何
れか1項記載の半導体ダイオード。 7、各フィールドプレートは各付加領域と結び付けられ
た特許請求の範囲第4項記載の半導体ダイオード。 8、第1領域と第2領域はゲート無しサイリスタ構造の
部分を形成する特許請求の範囲第4項記載の半導体ダイ
オード。 9、サイリスタ構造は、第1領域と第2領域以外に、特
定表面にだけ面するように第2領域内に配された第1領
域よりも高濃度にドープされた一方の導電形の第5領域
と、特定表面と反対の半導体の別の面にのみ面するよう
に第1領域内に配された第2領域よりも高濃度にドープ
された第6領域を有する特許請求の範囲第8項記載の半
導体ダイオード。 10、サイリスタ構造は、第1領域と第2領域で形成さ
れたnpダイオードと逆並列に配されて非対称形ブレー
クオーバダイオードを形成する特許請求の範囲第8項ま
たは第9項記載の半導体ダイオード。 11、サイリスタ構造は、第2の同様のサイリスタ構造
と逆並列に配されて対称形ブレークオーバダイオードを
形成する特許請求の範囲第8項または第9項記載の半導
体ダイオード。 12、半導体は反転対称軸を有する特許請求の範囲第1
1項記載の半導体ダイオード。 13、一方の導電形の第1領域と、半導体の特定表面に
だけ面し、ダイオードの動作時このダイオードに加えら
れた電圧で逆バイアスされると該ダイオードにブロッキ
ング特性を与える主pn接合を前記の第1領域と形成す
るように該第1領域で取囲まれた反対導電形の第2領域
と、前記第1領域内に設けられ、この第1領域よりも高
濃度にドープされた前記の一方の導電形の第3領域とを
有し、この第3領域は、該第3領域が無ければ主pn接
合がブレークダウンするであろう電圧よりも低い所定電
圧がダイオードに加えられて主pn接合を逆バイアスし
た時にダイオードの導通をトリガするためのものである
半導体ダイオードにおいて、第3領域は特定表面にのみ
面し、第2領域と第3領域間に位置された反対導電形の
第4領域が特定表面にのみ面し且つ第3領域とpn接合
を形成し、特定表面上の不活性層は第3領域と第4領域
を被覆し、第3領域と第4領域とはブレークダウンデバ
イスを形成し、このブレークダウンデバイスと第2領域
の相対位置は、主pn結合がダイオードに加えられた電
圧で逆バイアスされた時この主pn接合の空乏層が所定
電圧よりも低い印加電圧でブレークダウンデバイスの空
乏層と出合いまた前記の所定電圧がダイオードに加えら
れた時第3領域と第4領域間のpn接合に誘起された逆
バイアス電圧がブレークダウンデバイスをブレークダウ
ンさせてダイオードの導通をトリガするように選ばれた
ことを特徴とする半導体ダイオード。 14、第3領域が無ければブレークダウンするであろう
主pn接合の逆バイアス電圧を増すために1つまたはそ
れ以上の反対導電形の付加領域が第2領域と第4領域間
で第1領域内に離間して配され、前記の付加領域は特定
表面にのみ面し且つ不活性層で被覆された特許請求の範
囲第13項記載の半導体ダイオード。 15、抵抗性ブリード層が絶縁層上を主pn接合から第
3領域迄延在する特許請求の範囲第13項または第14
項記載の半導体ダイオード。 16、フィールドプレートが絶縁層上を主pn接合から
第3領域迄延在する特許請求の範囲第13項乃至第15
項の何れか1項記載の半導体ダイオード。 17、各フィールドプレートは各付加領域と結び付けら
れた特許請求の範囲第13項乃至第16項の何れか1項
記載の半導体ダイオード。 18、第1領域と第2領域はゲート無しサイリスタ構造
の部分を形成する特許請求の範囲第13項乃至第17項
の何れか1項記載の半導体ダイオード。 19、サイリスタ構造は、第1領域と第2領域以外に、
特定表面にだけ面するように第2領域内に配された第1
領域よりも高濃度にドープされた一方の導電形の第5領
域と、特定表面と反対の半導体の別の面にのみ面するよ
うに第1領域内に配された第2領域よりも高濃度にドー
プされた第6領域を有する特許請求の範囲第18項記載
の半導体ダイオード。 20、サイリスタ構造は、第1領域と第2領域で形成さ
れたnpダイオードと逆並列に配されて非対称形ブレー
クオーバダイオードを形成する特許請求の範囲第18項
または第19項記載の半導体ダイオード。 21、サイリスタ構造は、第2の同様のサイリスタ構造
と逆並列に配されて対称形ブレークオーバダイオードを
形成する特許請求の範囲第18項または第19項記載の
半導体ダイオード。 22、半導体は反転対称軸を有する特許請求の範囲第2
1項記載の半導体ダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8619425 | 1986-08-08 | ||
| GB08619425A GB2193596A (en) | 1986-08-08 | 1986-08-08 | A semiconductor diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343371A true JPS6343371A (ja) | 1988-02-24 |
| JP2554093B2 JP2554093B2 (ja) | 1996-11-13 |
Family
ID=10602468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62195390A Expired - Fee Related JP2554093B2 (ja) | 1986-08-08 | 1987-08-06 | 半導体ダイオ−ド |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4825266A (ja) |
| EP (1) | EP0255971B1 (ja) |
| JP (1) | JP2554093B2 (ja) |
| DE (1) | DE3787848T2 (ja) |
| GB (1) | GB2193596A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951101A (en) * | 1988-08-25 | 1990-08-21 | Micrel Incorporated | Diamond shorting contact for semiconductors |
| US5155568A (en) * | 1989-04-14 | 1992-10-13 | Hewlett-Packard Company | High-voltage semiconductor device |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| GB2237930A (en) * | 1989-11-01 | 1991-05-15 | Philips Electronic Associated | A semiconductor device and method of manufacturing a semiconductor device |
| DE4423619A1 (de) * | 1994-07-06 | 1996-01-11 | Bosch Gmbh Robert | Laterale Halbleiterstruktur zur Bildung einer temperaturkompensierten Spannungsbegrenzung |
| FR2753837B1 (fr) * | 1996-09-25 | 1999-01-29 | Composant de protection a retournement bidirectionnel a claquage en surface | |
| GB2354879B (en) * | 1999-08-11 | 2004-05-12 | Mitel Semiconductor Ltd | A semiconductor device |
| JP2002184952A (ja) * | 2000-12-15 | 2002-06-28 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| JP5195186B2 (ja) * | 2008-09-05 | 2013-05-08 | 三菱電機株式会社 | 半導体装置の製造方法 |
| FR2960097A1 (fr) * | 2010-05-11 | 2011-11-18 | St Microelectronics Tours Sas | Composant de protection bidirectionnel |
| RU167444U1 (ru) * | 2016-06-30 | 2017-01-10 | Акционерное общество "Государственный завод "Пульсар" | Мощный диод |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792864A (en) * | 1980-10-08 | 1982-06-09 | Asea Ab | Thyristor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577043A (en) * | 1967-12-07 | 1971-05-04 | United Aircraft Corp | Mosfet with improved voltage breakdown characteristics |
| GB1276791A (en) * | 1969-01-22 | 1972-06-07 | Tokyo Shibaura Electric Co | Semiconductor device |
| DE1920397A1 (de) * | 1969-04-22 | 1970-11-12 | Siemens Ag | Stabilisiertes Halbleiterbauelement |
| US3890698A (en) * | 1971-11-01 | 1975-06-24 | Motorola Inc | Field shaping layer for high voltage semiconductors |
| SE414357B (sv) * | 1978-08-17 | 1980-07-21 | Asea Ab | Overspenningsskydd for skydd av halvledarkomponenter av lageffekttyp |
| DE2846637A1 (de) * | 1978-10-11 | 1980-04-30 | Bbc Brown Boveri & Cie | Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen |
| GB2113907B (en) * | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
| US4441114A (en) * | 1981-12-22 | 1984-04-03 | International Business Machines Corporation | CMOS Subsurface breakdown zener diode |
| GB2131603B (en) * | 1982-12-03 | 1985-12-18 | Philips Electronic Associated | Semiconductor devices |
| FR2566963B1 (fr) * | 1984-06-29 | 1987-03-06 | Silicium Semiconducteur Ssc | Triac de protection sans gachette, realise a partir d'un substrat a haute resistivite |
| SE455552B (sv) * | 1985-02-26 | 1988-07-18 | Asea Ab | Halvledaranordning innefattande en overspenningsskyddskrets |
-
1986
- 1986-08-08 GB GB08619425A patent/GB2193596A/en not_active Withdrawn
-
1987
- 1987-07-02 US US07/072,196 patent/US4825266A/en not_active Expired - Lifetime
- 1987-07-22 EP EP87201403A patent/EP0255971B1/en not_active Expired - Lifetime
- 1987-07-22 DE DE87201403T patent/DE3787848T2/de not_active Expired - Fee Related
- 1987-08-06 JP JP62195390A patent/JP2554093B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5792864A (en) * | 1980-10-08 | 1982-06-09 | Asea Ab | Thyristor |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0255971A2 (en) | 1988-02-17 |
| GB2193596A (en) | 1988-02-10 |
| US4825266A (en) | 1989-04-25 |
| EP0255971A3 (en) | 1988-07-20 |
| GB8619425D0 (en) | 1986-09-17 |
| DE3787848T2 (de) | 1994-04-14 |
| DE3787848D1 (de) | 1993-11-25 |
| EP0255971B1 (en) | 1993-10-20 |
| JP2554093B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184545B1 (en) | Semiconductor component with metal-semiconductor junction with low reverse current | |
| US3391287A (en) | Guard junctions for p-nu junction semiconductor devices | |
| US4110775A (en) | Schottky diode with voltage limiting guard band | |
| EP1394860B1 (en) | Power devices with improved breakdown voltages | |
| US4298881A (en) | Semiconductor device with double moat and double channel stoppers | |
| JPH0734479B2 (ja) | 半導体デバイス | |
| JPH037149B2 (ja) | ||
| EP0323856A2 (en) | Substrate structure for composite semiconductor device | |
| WO2001018875A1 (en) | Thyristors and their manufacture | |
| EP3591698A1 (en) | Unidirectional esd protection with buried breakdown thyristor device | |
| JPH0799328A (ja) | 高電圧半導体構造 | |
| JPS6343371A (ja) | 半導体ダイオ−ド | |
| JPH04332173A (ja) | プレーナ型半導体装置及びその製造方法 | |
| KR100503936B1 (ko) | 반도체장치 | |
| JP3357394B2 (ja) | 両方向サージサプレッサ回路 | |
| JPS5921170B2 (ja) | Mos型半導体装置 | |
| EP0756760B1 (en) | Semiconductor device with guard ring and process for its production | |
| KR100253951B1 (ko) | 제너 다이오드 | |
| KR890004960B1 (ko) | 반도체 장치 | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JPH03222475A (ja) | 半導体装置 | |
| JP3551154B2 (ja) | 半導体素子 | |
| US5155568A (en) | High-voltage semiconductor device | |
| WO2000074130A9 (en) | Discrete schottky diode device with reduced leakage current | |
| KR20160116294A (ko) | 쇼트키 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |