JPS6343573A - 電源装置の保護回路 - Google Patents
電源装置の保護回路Info
- Publication number
- JPS6343573A JPS6343573A JP61184964A JP18496486A JPS6343573A JP S6343573 A JPS6343573 A JP S6343573A JP 61184964 A JP61184964 A JP 61184964A JP 18496486 A JP18496486 A JP 18496486A JP S6343573 A JPS6343573 A JP S6343573A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- output
- open
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は例えば無停電１！源装置のインバータ主回路の
欠相を検出する電源装置の保４回路に関するものである
。
欠相を検出する電源装置の保４回路に関するものである
。
Ｂ０発明の概要
本発明はスイッチング素子をブリッジ構成したインバー
タ主回路り欠相？検出して保損するｊＡ置において、 互に直列に接続さｒＬ友アームのスイッチング素子のい
ずｎにもオン電流が供給さｎていない時間帯が予め設定
さｎ九時間よりも長いときに欠相検出信号を出力するこ
とによつ℃、 インバータ主回路が故障し友場会、スイツチング素子に
流れる電流が可制御゛底流を越える前に欠相を検出して
当該主回路を切離せるようにしたものである。
タ主回路り欠相？検出して保損するｊＡ置において、 互に直列に接続さｒＬ友アームのスイッチング素子のい
ずｎにもオン電流が供給さｎていない時間帯が予め設定
さｎ九時間よりも長いときに欠相検出信号を出力するこ
とによつ℃、 インバータ主回路が故障し友場会、スイツチング素子に
流れる電流が可制御゛底流を越える前に欠相を検出して
当該主回路を切離せるようにしたものである。
Ｃ０従来の技術
無停止ｔ源装置においては、その性格上装置自身が故障
しても電力が供給できるように商用電源待磯万式ま之は
並列冗長システムが組まれており、故ｌＲ＠は一時に健
全システムから解離しなけｎばならない、この解離させ
る方法として従来からサイリスクスイッチがよく便われ
てい几カ、近年インバータ主回路に自己消弧形の素子が
１更われるようになり、その自己消弧能力でシステムの
解離を行なうようにし九サイリスタスイッチレス式が一
般的になってきている。しかしこの場合でも故障の原因
がインバータ主回路の自己消弧素子の破壊（短絡状態）
にあるときは専心できない。即ち４３図に示すように６
個のゲートターンオフサイリスタＣ以下ｒＧＴＯ」とい
う。）ＩＩ〜１６乞ブリッジ構底してなるインバータに
おいて、ＧＴＯＩ。
しても電力が供給できるように商用電源待磯万式ま之は
並列冗長システムが組まれており、故ｌＲ＠は一時に健
全システムから解離しなけｎばならない、この解離させ
る方法として従来からサイリスクスイッチがよく便われ
てい几カ、近年インバータ主回路に自己消弧形の素子が
１更われるようになり、その自己消弧能力でシステムの
解離を行なうようにし九サイリスタスイッチレス式が一
般的になってきている。しかしこの場合でも故障の原因
がインバータ主回路の自己消弧素子の破壊（短絡状態）
にあるときは専心できない。即ち４３図に示すように６
個のゲートターンオフサイリスタＣ以下ｒＧＴＯ」とい
う。）ＩＩ〜１６乞ブリッジ構底してなるインバータに
おいて、ＧＴＯＩ。
が短絡状態にあるときにはインバータの交流出力側から
みると、ダイオードＤ２またはり、７通じてＵ−ｖ、σ
−Ｗ間はそｎぞｎ１周期の半分？工短絡状態になる。図
中ｃ、ｉ’ｚ電解コンデンサ、ＤＩ ＋Ｄ、〜Ｄ６はダ
イオードである。
みると、ダイオードＤ２またはり、７通じてＵ−ｖ、σ
−Ｗ間はそｎぞｎ１周期の半分？工短絡状態になる。図
中ｃ、ｉ’ｚ電解コンデンサ、ＤＩ ＋Ｄ、〜Ｄ６はダ
イオードである。
そこでそれχ防止するために第４図に示すようニインバ
ータ主回路の各アームにヒユーズＦ、〜Ｆａ Ｙ入れる
方法が良く用いらｎる。これを工もしく） Ｔ ０１．
が故障して短絡し友とすると、（）ＴＯＩ４がターンオ
ンしたとき直流短絡が起き、電解コンデンサＣ１の充電
エネルギーでヒユーズＦ Ｉ ｊ Ｆ４夕同時に遅断さ
せてＭ離させる方式である。なお直流短絡時の短絡電流
の立上がりの傾斜は急なので一万のヒユーズだけが切れ
る心配はない。
ータ主回路の各アームにヒユーズＦ、〜Ｆａ Ｙ入れる
方法が良く用いらｎる。これを工もしく） Ｔ ０１．
が故障して短絡し友とすると、（）ＴＯＩ４がターンオ
ンしたとき直流短絡が起き、電解コンデンサＣ１の充電
エネルギーでヒユーズＦ Ｉ ｊ Ｆ４夕同時に遅断さ
せてＭ離させる方式である。なお直流短絡時の短絡電流
の立上がりの傾斜は急なので一万のヒユーズだけが切れ
る心配はない。
Ｄ６発明が解決しようとする問題点
ところがこの方式によっても以下に述べる状況の場合解
離が出来ない。即ちＧＴＯＩ、のゲートドライブ回路が
故障してＧＴＯＩ、が点弧しなくなった場合には、イン
バータに接続される出カドランスは直流偏磁される。−
万〇ＴＯ１１は点弧しないから直流短絡が生じずアーム
に挿入し九とニーズは切れないので、鉄心は飽和されて
励磁゛電流が著しく大きくなり、ＧＴＯＩ４）ｐ流れる
￥！ＬＲ。
離が出来ない。即ちＧＴＯＩ、のゲートドライブ回路が
故障してＧＴＯＩ、が点弧しなくなった場合には、イン
バータに接続される出カドランスは直流偏磁される。−
万〇ＴＯ１１は点弧しないから直流短絡が生じずアーム
に挿入し九とニーズは切れないので、鉄心は飽和されて
励磁゛電流が著しく大きくなり、ＧＴＯＩ４）ｐ流れる
￥！ＬＲ。
が可制＠ｔａｖ越えてしまいＧＴＯ１，が破壊する。
ま之欠相を検出する方法として例えば多重インバータの
場合にを工、各インバータの出力′屯流乞変流器で検出
して比較するような方法がある。しかしこの方法でにイ
ンバータの出力電流は高偶波を多く含む九め、故障検出
の応答性を良くしようとすると誤動作し易い欠点があっ
た。なおこの方法１工、当然ながら単一インバータの方
式ではザえない。
場合にを工、各インバータの出力′屯流乞変流器で検出
して比較するような方法がある。しかしこの方法でにイ
ンバータの出力電流は高偶波を多く含む九め、故障検出
の応答性を良くしようとすると誤動作し易い欠点があっ
た。なおこの方法１工、当然ながら単一インバータの方
式ではザえない。
本発明はこのような事ｉｉ＃のもとになさｎたものであ
り、インバータ主回路の故障検出の応答性が速く、しか
も誤動作のおそれがない保循回路乞Ａ供することｔ目的
とするものである。
り、インバータ主回路の故障検出の応答性が速く、しか
も誤動作のおそれがない保循回路乞Ａ供することｔ目的
とするものである。
Ｅ０問題点を解決する九めの手段
本発明は、スイッチング素子を点弧する之めのオンを流
の有無をスイッチング素子部（検出する検出部と、互に
直列に接続さｎたアームのスイッテング素子に係る検出
部σノいずれもがオン’ａ流無しの状態を検出し友とき
に出力信号２発する出力回路と、この出力回路の出力信
号が予め設定さｎた設定時間？越えて発せらｒｔ几とき
に欠相検出信号を出力するタイマ部とを有してなる。
の有無をスイッチング素子部（検出する検出部と、互に
直列に接続さｎたアームのスイッテング素子に係る検出
部σノいずれもがオン’ａ流無しの状態を検出し友とき
に出力信号２発する出力回路と、この出力回路の出力信
号が予め設定さｎた設定時間？越えて発せらｒｔ几とき
に欠相検出信号を出力するタイマ部とを有してなる。
２０作用
例えば第３図のインバータ主回路におい工、各（）Ｔｏ
１１〜１．のドライブ回路が正常な場合には例えばＧＴ
ＯＩ、が消弧された後Ｃ）ＴＯＩ４が点弧される。ここ
でＧＴＯＩ４のドライブ回路が故障しな場合には、ＧＴ
ＯＩ４ を点弧するためのオン′框流が流れたい友め、
前記出力回路から出力信号が発せられる。−万電圧形イ
ンバータに適用する場合に＆Ｘ Ｃｋ Ｔ Ｏのターン
オフ時のストレージタイムを考慮して（）Ｔｏ １．及
びＧ’ｌ’０１４にオン電流な供給しない期間（デッド
タイム）乞設けろ必要がある。そこでタイマ部におけろ
設定時間をこのデッドタイムよりも長くしておくことに
よって、タイマ部から欠相検出信号が発せられる。
１１〜１．のドライブ回路が正常な場合には例えばＧＴ
ＯＩ、が消弧された後Ｃ）ＴＯＩ４が点弧される。ここ
でＧＴＯＩ４のドライブ回路が故障しな場合には、ＧＴ
ＯＩ４ を点弧するためのオン′框流が流れたい友め、
前記出力回路から出力信号が発せられる。−万電圧形イ
ンバータに適用する場合に＆Ｘ Ｃｋ Ｔ Ｏのターン
オフ時のストレージタイムを考慮して（）Ｔｏ １．及
びＧ’ｌ’０１４にオン電流な供給しない期間（デッド
タイム）乞設けろ必要がある。そこでタイマ部におけろ
設定時間をこのデッドタイムよりも長くしておくことに
よって、タイマ部から欠相検出信号が発せられる。
Ｇ、実施例
第１図（工本発明の実施例の要部を示す回路図であり、
第３図に示すインバータ主回路のＧＴＯＩ。
第３図に示すインバータ主回路のＧＴＯＩ。
または１．のゲートドライブ回路の故＠を検出する回路
を示している。実際に＆！ＧＴＯＩｍまたはＩＩリゲー
トドライブ回路Ｑ）故ｍｖ検出する回路とＧＴＯＩ３ま
ｔは１６のゲートドライブ回路の故障を検出する回路と
が第１図に示す回路に加わっているが、七ｎら回路は同
−Ｉｆｆである友め、第１図の回路にもとすいて代表し
て説明する。
を示している。実際に＆！ＧＴＯＩｍまたはＩＩリゲー
トドライブ回路Ｑ）故ｍｖ検出する回路とＧＴＯＩ３ま
ｔは１６のゲートドライブ回路の故障を検出する回路と
が第１図に示す回路に加わっているが、七ｎら回路は同
−Ｉｆｆである友め、第１図の回路にもとすいて代表し
て説明する。
ｉｆ図において２Ａ、２Ｂ＋ヱ夫々Ｃ）ＴＯＩ、、１゜
のゲートドライブ回路を示し、このゲートドライブ回路
２Ａ（２Ｂ）は、第２図に示すようにオンゲート電源Ｅ
ＯＮ、限流抵抗ＲＯＮ及びトランジスタＴｒよりなるオ
ンゲート回路と、オ７ゲー）［源Ｂ ＯＦＦ 及び゛直
昇効果トランジスタＦＯＦＦよりなるオフゲート回路と
からｉｇさｎている。第１図中３ｋｋＺゲートドライブ
回路２人のオンを流の有無を検出するための検出部とし
ての７オトカプラであり、入力側が前記ゲートドライブ
回路２Ａの限流抵抗ＲＯＮＫ河して並列に抵抗Ｒｔ ’
ｌ介して接続されている。３Ｂはゲートドライブ回路２
Ｂのオン直流の有無を検出するための検出部としてσ）
７オトカプラであり、同様にゲートドライブ回路２Ｂに
抵抗ＲｔＹｊｒＬ、”Ｃ接続さｌｒＬτいる。フォトカ
ブラ３Ａ、３Ｂの出力トランジスタのコレクタは夫々抵
抗Ｒ３１Ｒ４を弁して電ｒｙ１．Ｖｃｏに接続さｎると
共に、レエミットトリガ回路４Ａ、４ＢＹ介して夫々ナ
ンド回路５０入力側に接続されている。前記シュミット
トリガ回路４Ａ、４Ｂ＆！、夫々７オトカプラ３Ａ、３
Ｂの出力波形であるなまつ九万形波を完全な方形波に整
形する役割ｔもつ。前記ナンド回路５は、フォトカブラ
３Ａ、３Ｂのいずれもがオン電流無しσ〕状ｇを検出し
之ときに出力信号、この例ではｒＬ Ｊレベルの信号７
発する出力回路！なすものであり、その出力側には、抵
抗Ｒ。
のゲートドライブ回路を示し、このゲートドライブ回路
２Ａ（２Ｂ）は、第２図に示すようにオンゲート電源Ｅ
ＯＮ、限流抵抗ＲＯＮ及びトランジスタＴｒよりなるオ
ンゲート回路と、オ７ゲー）［源Ｂ ＯＦＦ 及び゛直
昇効果トランジスタＦＯＦＦよりなるオフゲート回路と
からｉｇさｎている。第１図中３ｋｋＺゲートドライブ
回路２人のオンを流の有無を検出するための検出部とし
ての７オトカプラであり、入力側が前記ゲートドライブ
回路２Ａの限流抵抗ＲＯＮＫ河して並列に抵抗Ｒｔ ’
ｌ介して接続されている。３Ｂはゲートドライブ回路２
Ｂのオン直流の有無を検出するための検出部としてσ）
７オトカプラであり、同様にゲートドライブ回路２Ｂに
抵抗ＲｔＹｊｒＬ、”Ｃ接続さｌｒＬτいる。フォトカ
ブラ３Ａ、３Ｂの出力トランジスタのコレクタは夫々抵
抗Ｒ３１Ｒ４を弁して電ｒｙ１．Ｖｃｏに接続さｎると
共に、レエミットトリガ回路４Ａ、４ＢＹ介して夫々ナ
ンド回路５０入力側に接続されている。前記シュミット
トリガ回路４Ａ、４Ｂ＆！、夫々７オトカプラ３Ａ、３
Ｂの出力波形であるなまつ九万形波を完全な方形波に整
形する役割ｔもつ。前記ナンド回路５は、フォトカブラ
３Ａ、３Ｂのいずれもがオン電流無しσ〕状ｇを検出し
之ときに出力信号、この例ではｒＬ Ｊレベルの信号７
発する出力回路！なすものであり、その出力側には、抵
抗Ｒ。
及びコンデンサＣ１萼よりなる時定数回路を介してタイ
マ集積回路６の入力ピンに接続されている。
マ集積回路６の入力ピンに接続されている。
このタイマ集積回路６は入力ビンが設定′成田（−源電
圧の５Ａ）よりも低くなると出力ピンに欠相検出信号と
してのｒＨ」レベルの信号を発するものであり、前記時
定数回路と共にタイマ部ｖｍｇｔ、、ている。
圧の５Ａ）よりも低くなると出力ピンに欠相検出信号と
してのｒＨ」レベルの信号を発するものであり、前記時
定数回路と共にタイマ部ｖｍｇｔ、、ている。
次に上述実施例の作用について説明する。先ずゲートド
ライブ回路２Ａ、２Ｂのいすしか一万にオン電流が供給
され℃いる場合、フォトカプラ３人または３Ｂの出力レ
ベルが「ム」であるためナンド回路５の出力レベルがｒ
Ｈ」である。従って時定数回路のコンデンサＣ！は充電
された！−！！なので、タイマ集積回路６の入力ビンの
電圧レベルが設定電圧よりも高いから、その出力レベル
に’！ｒＬＪである。
ライブ回路２Ａ、２Ｂのいすしか一万にオン電流が供給
され℃いる場合、フォトカプラ３人または３Ｂの出力レ
ベルが「ム」であるためナンド回路５の出力レベルがｒ
Ｈ」である。従って時定数回路のコンデンサＣ！は充電
された！−！！なので、タイマ集積回路６の入力ビンの
電圧レベルが設定電圧よりも高いから、その出力レベル
に’！ｒＬＪである。
ゲートドライブ回路２Ａ、２Ｂのいｆｎにもオン電流が
供給されない場合には、フォトカプラ３Ａ。
供給されない場合には、フォトカプラ３Ａ。
３Ｂの出力レベルが「Ｈ」になるためナンド回路５の出
力レベルが「Ｌ」になり、この結果コンデンサＣ！り充
ａＸ荷が放電してタイマ集積回路６σノ人カピンの電圧
レベルが低下する。ここで例えば成田形インバータで＆
Ｘ、ＧＴＯσクターンオフ時のストレージタイムを考慮
してＧＴＯＩ、、１．χ共にオフにする期間（デッドタ
イム、通常２０〜３０μｓ）Ｔが投げられる念め、ナン
ド回路５の出力レベルが「Ｈ」から「Ｌ」に移行してか
ら前記入力ビンの電圧レベルが設定電圧に下がるまでの
時間を上記の期間Ｔよりも長くするように時定数を決め
ておくことによって、ゲートドライブ回路２Ａ、ＺＢの
故障によりオンを流が流れなくなったときにのみ前記入
力ピンの′電圧レベルが設定電圧以下になって、タイマ
集積回路６から欠相検出信号が出力さｎる。この結果イ
ンバータ主回路の全相が前記欠相検出信号にもとすいて
オフ状態にさｎ、こｎにより当該インバータがシステム
から解離される。
力レベルが「Ｌ」になり、この結果コンデンサＣ！り充
ａＸ荷が放電してタイマ集積回路６σノ人カピンの電圧
レベルが低下する。ここで例えば成田形インバータで＆
Ｘ、ＧＴＯσクターンオフ時のストレージタイムを考慮
してＧＴＯＩ、、１．χ共にオフにする期間（デッドタ
イム、通常２０〜３０μｓ）Ｔが投げられる念め、ナン
ド回路５の出力レベルが「Ｈ」から「Ｌ」に移行してか
ら前記入力ビンの電圧レベルが設定電圧に下がるまでの
時間を上記の期間Ｔよりも長くするように時定数を決め
ておくことによって、ゲートドライブ回路２Ａ、ＺＢの
故障によりオンを流が流れなくなったときにのみ前記入
力ピンの′電圧レベルが設定電圧以下になって、タイマ
集積回路６から欠相検出信号が出力さｎる。この結果イ
ンバータ主回路の全相が前記欠相検出信号にもとすいて
オフ状態にさｎ、こｎにより当該インバータがシステム
から解離される。
Ｈ０発明の効果
以上のように本発明によｎば、互に直列に接続さｒｔ、
ｅアーム（インバータ主回路の上下のアーム）のスイッ
チング素子のオン電流の有無を検出し、いずれにもオン
電流が供給さｎない期間が設定時間を越え友ことで欠相
を検出するようにしているため、欠相検出の応答速度が
例えば１００μ８程度と速くなり、従って出カドランス
の直流偏磁により励磁電流が増加しても、励磁電流がＧ
ＴＯの可制御電流を越える前に全相をオフすることがで
き、こσノ九めＧＴＯの破壊を防止できる。しかもイン
バータの出力電＠’２比較する方法のように誤検出を起
こしやすいという間魂もないし、多重インバータに限ら
ず単一インバータにも適用できる。
ｅアーム（インバータ主回路の上下のアーム）のスイッ
チング素子のオン電流の有無を検出し、いずれにもオン
電流が供給さｎない期間が設定時間を越え友ことで欠相
を検出するようにしているため、欠相検出の応答速度が
例えば１００μ８程度と速くなり、従って出カドランス
の直流偏磁により励磁電流が増加しても、励磁電流がＧ
ＴＯの可制御電流を越える前に全相をオフすることがで
き、こσノ九めＧＴＯの破壊を防止できる。しかもイン
バータの出力電＠’２比較する方法のように誤検出を起
こしやすいという間魂もないし、多重インバータに限ら
ず単一インバータにも適用できる。
第１図は本発明の実施例を示す回路図、第２図はゲート
ドライブ回路を示す回路図、第３図はインバータ主回路
を示す回路図、第４図ｔヱ従米例乞示す回路図である。 ＩＩ〜１６・・・ゲートターンオフサイリスタ、Ｆ、〜
Ｆ、・・・ヒユーズ、２Ａ、２Ｂ・・・ゲートドライブ
回路、３Ａ、３Ｂ・・・７オトカプラ、４Ａ、４Ｂ・・
・シュミットトリガ回路、５・・・ナンド回路、６・・
・タイマ集積回路、Ｔｒ・・・トランジスタ、 ＦＯＦ
Ｆ・、・・電解効果トランジスタ。 第２図 ゲー′Ｆ片“ライブ回路 ＝ ０ ・、。 ２７ Ｕ ＡＡ Δンノベ＝夕主Ｅｎ路の［コ足各図 富４図 従来竹１１０回路図
ドライブ回路を示す回路図、第３図はインバータ主回路
を示す回路図、第４図ｔヱ従米例乞示す回路図である。 ＩＩ〜１６・・・ゲートターンオフサイリスタ、Ｆ、〜
Ｆ、・・・ヒユーズ、２Ａ、２Ｂ・・・ゲートドライブ
回路、３Ａ、３Ｂ・・・７オトカプラ、４Ａ、４Ｂ・・
・シュミットトリガ回路、５・・・ナンド回路、６・・
・タイマ集積回路、Ｔｒ・・・トランジスタ、 ＦＯＦ
Ｆ・、・・電解効果トランジスタ。 第２図 ゲー′Ｆ片“ライブ回路 ＝ ０ ・、。 ２７ Ｕ ＡＡ Δンノベ＝夕主Ｅｎ路の［コ足各図 富４図 従来竹１１０回路図
Claims (1)
- 【特許請求の範囲】 スイツチング素子をブリツジ構成したインバータ主回路
の欠相を検出して保護する電源装置の保護回路において
、 前記スイツチング素子を点弧するためのオン電流の有無
をスイツチング素子毎に検出する検出部と、互に直列に
接続されたアームのスイツチング素子に係る検出部のい
ずれもがオン電流無しの状態を検出したときに出力信号
を発する出力回路と、この出力回路の出力信号が予め設
定された設定時間を越えて発せられたときに欠相検出信
号を出力するタイマ部とを有してなることを特徴とする
電源装置の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184964A JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184964A JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6343573A true JPS6343573A (ja) | 1988-02-24 |
| JPH0710182B2 JPH0710182B2 (ja) | 1995-02-01 |
Family
ID=16162429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184964A Expired - Lifetime JPH0710182B2 (ja) | 1986-08-06 | 1986-08-06 | 電源装置の保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710182B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06315276A (ja) * | 1993-04-26 | 1994-11-08 | Toyo Densan Kk | インバータ制御装置 |
-
1986
- 1986-08-06 JP JP61184964A patent/JPH0710182B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06315276A (ja) * | 1993-04-26 | 1994-11-08 | Toyo Densan Kk | インバータ制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0710182B2 (ja) | 1995-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| JPS58133037A (ja) | 電力スイツチ回路 | |
| US3530360A (en) | High-speed protective means for uninterruptible power systems | |
| JPH04121060A (ja) | 半導体電力変換システム | |
| JPS6343573A (ja) | 電源装置の保護回路 | |
| JP2987814B2 (ja) | 電力変換装置の起動保護方法 | |
| JPS6412176B2 (ja) | ||
| US3798530A (en) | Static switch circuit | |
| JPH067372Y2 (ja) | 交流電圧調整器の保護装置 | |
| JPH05292686A (ja) | 交流スイッチ装置 | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| JPS5810936B2 (ja) | コシヨウデンリユウノ ゲンリユウソウチ | |
| JPS63268431A (ja) | インバ−タ装置 | |
| JPS62285638A (ja) | インバ−タ出力切換回路 | |
| JPH027831A (ja) | インバータ装置の保護回路 | |
| JPH0219485B2 (ja) | ||
| JP2006260925A (ja) | 直流高速真空遮断装置 | |
| JPH10262376A (ja) | 電力変換装置 | |
| JPH01259714A (ja) | 電力変換装置の保護装置 | |
| SU1185487A1 (ru) | Способ защиты источника вторичного электропитани от коротких замыканий в нагрузке и устройство дл его осуществлени | |
| JPS6212372A (ja) | サイリスタスイツチの強制転流回路 | |
| JPH05300673A (ja) | 無停電電源システム | |
| JPS62114429A (ja) | エネルギ−転送用電力変換装置の保護方法 | |
| JPH01286746A (ja) | サイリスタのゲート駆動回路 | |
| JPH0834665B2 (ja) | 交直変換装置 |