JPS6345602A - 電子式エンジン制御装置 - Google Patents
電子式エンジン制御装置Info
- Publication number
- JPS6345602A JPS6345602A JP18941986A JP18941986A JPS6345602A JP S6345602 A JPS6345602 A JP S6345602A JP 18941986 A JP18941986 A JP 18941986A JP 18941986 A JP18941986 A JP 18941986A JP S6345602 A JPS6345602 A JP S6345602A
- Authority
- JP
- Japan
- Prior art keywords
- data
- port
- output
- bit
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 8
- 238000004804 winding Methods 0.000 description 7
- 241000023308 Acca Species 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000446 fuel Substances 0.000 description 3
- 101100000438 Mus musculus Acacb gene Proteins 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Combined Controls Of Internal Combustion Engines (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンビエータを備える電子式エンジン
制御装置、特にその出力ポートへのデータ出力方式に関
する。
制御装置、特にその出力ポートへのデータ出力方式に関
する。
マイクロコンピュータを備える電子式エンジン制御装置
（ＥＣＵ）は第１図に示すように、スロットル弁１２の
開度センサの出力Ｓ ＋ 、吸気圧力センサ１４の出力
Ｓ２、ディストリビュータ１８からの回転信号Ｓ３、排
ガスセンサ２２の出力（０２１度）Ｓ４、冷却水温セフ
”） ２４ ノ出力Ｓ ５を取込み、イグナイタコイル
２０へ点火信号Ｓ６を、アイドル速度制御（ＩＳＣ）弁
２６へＩＳＣ信号Ｓ７を、また燃料噴射器（インジェク
タ）１６へ燃料噴射信号Ｓ８を出力し、エンジン制御を
行なう。
（ＥＣＵ）は第１図に示すように、スロットル弁１２の
開度センサの出力Ｓ ＋ 、吸気圧力センサ１４の出力
Ｓ２、ディストリビュータ１８からの回転信号Ｓ３、排
ガスセンサ２２の出力（０２１度）Ｓ４、冷却水温セフ
”） ２４ ノ出力Ｓ ５を取込み、イグナイタコイル
２０へ点火信号Ｓ６を、アイドル速度制御（ＩＳＣ）弁
２６へＩＳＣ信号Ｓ７を、また燃料噴射器（インジェク
タ）１６へ燃料噴射信号Ｓ８を出力し、エンジン制御を
行なう。
この制御部ＥＣＵは第２図に示すようにマイクロコンピ
ュータユニット（ＭＣｔ＋）、読取り専用メモリＲＯＭ
、ランダムアクセスメモリＲＡＭ。
ュータユニット（ＭＣｔ＋）、読取り専用メモリＲＯＭ
、ランダムアクセスメモリＲＡＭ。
アナログデジタル変換器Ａ／Ｄ、入力および出力インタ
フェース（ＩＮＴ）からなる。スロットル開度Ｓ１、吸
気圧Ｓ２、冷却水温Ｓ５、吸気温Ｓ９などはアナログ信
号なのでＡ／Ｄへ入力し、デジタルにしてＭＣＵへ入力
する。回転信号ｓ３およびアイドルスイッチＳＩＯ、エ
アコンスイッチＳｌｌ 、スクータスィッチＳ１２各オ
ン／オフ信号などはデジタル信号なのでＡ／Ｄを介する
ことなくそのま＼入力インタフェースを介してＭＣＵへ
入力する。出力インクフェースからは点火信号Ｓ６、Ｔ
ＳＣ信号Ｓ７、燃料噴射信号Ｓａ、その他（点火進角制
御、ダイアグコード出力、など）ｓ１５が出力される。
フェース（ＩＮＴ）からなる。スロットル開度Ｓ１、吸
気圧Ｓ２、冷却水温Ｓ５、吸気温Ｓ９などはアナログ信
号なのでＡ／Ｄへ入力し、デジタルにしてＭＣＵへ入力
する。回転信号ｓ３およびアイドルスイッチＳＩＯ、エ
アコンスイッチＳｌｌ 、スクータスィッチＳ１２各オ
ン／オフ信号などはデジタル信号なのでＡ／Ｄを介する
ことなくそのま＼入力インタフェースを介してＭＣＵへ
入力する。出力インクフェースからは点火信号Ｓ６、Ｔ
ＳＣ信号Ｓ７、燃料噴射信号Ｓａ、その他（点火進角制
御、ダイアグコード出力、など）ｓ１５が出力される。
入／出力インタフェースはＩ１０ボートとも呼ばれ、本
例のＭＣＵでは第３図に示すように４１囚のＩ１０ポー
トを有する。このうちの３つのボート１，３．４は８ビ
ツトポートであり、残りの１つのボート２は５ビツトポ
ートである。８ビツトボート３には２つの制御端子ＳＣ
Ｉ、ＳＣ２が付いている。各ボートはＤＤＲ（データ・
ディレクション・レジスタ）を持ち、これに“１”を書
込むと当該ボートは出力用、Ｏ″を書込むと入力用にな
る。出カバソファはスリーステートであり、入力用のと
きハイインピーダンスになる。なおＰＴＭはプログラマ
ブル・タイマユニット、ＳＣＩはシリアル・コミュニケ
ーション・インタフェース、ＭＵＸはマルチプレクサで
ある。
例のＭＣＵでは第３図に示すように４１囚のＩ１０ポー
トを有する。このうちの３つのボート１，３．４は８ビ
ツトポートであり、残りの１つのボート２は５ビツトポ
ートである。８ビツトボート３には２つの制御端子ＳＣ
Ｉ、ＳＣ２が付いている。各ボートはＤＤＲ（データ・
ディレクション・レジスタ）を持ち、これに“１”を書
込むと当該ボートは出力用、Ｏ″を書込むと入力用にな
る。出カバソファはスリーステートであり、入力用のと
きハイインピーダンスになる。なおＰＴＭはプログラマ
ブル・タイマユニット、ＳＣＩはシリアル・コミュニケ
ーション・インタフェース、ＭＵＸはマルチプレクサで
ある。
このようにボートは複数ビットであり、そして各１ビツ
トが個々の信号を示していて互いに独立であるが、ボー
トに対する書込み／読取りは複数ビ・−・ト単位で行な
われる。そして出力ポートに一度データが書込まれると
次の書込みが行なわれるまで同じ状態を保つ。複数ビッ
トのポートデータは、各ビット独立であるから、書換え
（更新）を行なう場合も１ビツト書換えなど部分書換え
が多く、全ビット書換えはむしろ珍らしい。部分書換え
に対しては、ＭＰＵがボートの全ピントを読出し、該当
するビットを新データで書換え、こうして更新した全ビ
ットを該ボートへ書込む、という処理になる。
トが個々の信号を示していて互いに独立であるが、ボー
トに対する書込み／読取りは複数ビ・−・ト単位で行な
われる。そして出力ポートに一度データが書込まれると
次の書込みが行なわれるまで同じ状態を保つ。複数ビッ
トのポートデータは、各ビット独立であるから、書換え
（更新）を行なう場合も１ビツト書換えなど部分書換え
が多く、全ビット書換えはむしろ珍らしい。部分書換え
に対しては、ＭＰＵがボートの全ピントを読出し、該当
するビットを新データで書換え、こうして更新した全ビ
ットを該ボートへ書込む、という処理になる。
ところでエンジン制御では服作端がソレノイドやモータ
など、Ｌ（インダクタンス）性負荷であることが多い。
など、Ｌ（インダクタンス）性負荷であることが多い。
Ｌ性負荷であるとオンオフ時にフライバック電圧が発生
し、ボートの当該ビットがこの影響を受けて１”が０″
に（ＨレベルがＬレベルに）見えたりする。またノイズ
環境は悪（、点火ノイズが混入してデータのリードエラ
ーを生じ易い。また出力ポートのビットにオープンコレ
クタ型のトランジスタ スイッチが接続されていると、
該ビットがＨレベルで該トランジスタがオンのとき、該
ビットを読むとこれはＶＢＥ（ベース・エミッタ間電圧
）のレベルになっているからＭＰＵはＬレベルと判断し
てしまう（ＭＣＵの入力ＨレベルＶ工ｕ （＃２．ＯＶ
） ＞ＶＢＥ （＃０．７ Ｖ） 。
し、ボートの当該ビットがこの影響を受けて１”が０″
に（ＨレベルがＬレベルに）見えたりする。またノイズ
環境は悪（、点火ノイズが混入してデータのリードエラ
ーを生じ易い。また出力ポートのビットにオープンコレ
クタ型のトランジスタ スイッチが接続されていると、
該ビットがＨレベルで該トランジスタがオンのとき、該
ビットを読むとこれはＶＢＥ（ベース・エミッタ間電圧
）のレベルになっているからＭＰＵはＬレベルと判断し
てしまう（ＭＣＵの入力ＨレベルＶ工ｕ （＃２．ＯＶ
） ＞ＶＢＥ （＃０．７ Ｖ） 。
０、８ Ｖ以下のときＬ）。
このようにボートの全ビットを読んで、その一部のビッ
トを新データで書換え、こうして更新した全ビットを再
び該ボートへ書込むという更新方法では、ビットエラー
を生ずる恐れが多い。ボートデータは次の更新時まで同
じ状態を保つので、上記ビットエラーは持続することに
なる。
トを新データで書換え、こうして更新した全ビットを再
び該ボートへ書込むという更新方法では、ビットエラー
を生ずる恐れが多い。ボートデータは次の更新時まで同
じ状態を保つので、上記ビットエラーは持続することに
なる。
本発明はか＼る点を改善し、正しいボートデータの書換
えを可能にしようとするものである。
えを可能にしようとするものである。
本発明ではボートへ書込んだ複数ビットデータと同じ複
数ビットデータをメモリ （ＲＡＭ、ＲＯＭ）へ格納し
ておく。そしてボートデータの更新に当っては、該メモ
リのデータを読出して複数ビットデータを得、その中の
書換えるべきビットを新データで書換え、こうして更新
した複数ビットデータを当該ポートへ書込む。
数ビットデータをメモリ （ＲＡＭ、ＲＯＭ）へ格納し
ておく。そしてボートデータの更新に当っては、該メモ
リのデータを読出して複数ビットデータを得、その中の
書換えるべきビットを新データで書換え、こうして更新
した複数ビットデータを当該ポートへ書込む。
このようにすれば、ボートデータを読取り、一部を新デ
ータで書換え、全体を当該ポートへ再書込みするのでは
ないから、ポート負荷、混入ノイズの影響を受けること
がなく、正しいボートデータの更新を行なうことができ
る。
ータで書換え、全体を当該ポートへ再書込みするのでは
ないから、ポート負荷、混入ノイズの影響を受けること
がなく、正しいボートデータの更新を行なうことができ
る。
ポーＩ・データと同じデータを記憶手段に用意する場合
は簡単で、例えば第３図でボート１を出力用とすれば、
この８ピツ１〜データと同じ８ビツトデータをＲＡＭへ
格納しておく。ボートはアドレスで識別されるから、該
８ビツトデータのＲＡＭ格納領域（アドレス）とポート
アドレスとは対応付けておく。ポート１のデータ更新に
当っては、上記ＲＡＭアドレスをアクセスして８ビツト
デークをアキエムレータ（図示しないがＭＰＵ内にある
演算器）に読出し、該アキュムレータの該当ビットを新
データで置換え、然るのち該アキュムレータの８ビツト
データをポート１とＲＡＭへ書込めばよい。この書込み
によりポートの８ビツトデータと同じ８ビツトデータが
ＲＡＭに格納される。
は簡単で、例えば第３図でボート１を出力用とすれば、
この８ピツ１〜データと同じ８ビツトデータをＲＡＭへ
格納しておく。ボートはアドレスで識別されるから、該
８ビツトデータのＲＡＭ格納領域（アドレス）とポート
アドレスとは対応付けておく。ポート１のデータ更新に
当っては、上記ＲＡＭアドレスをアクセスして８ビツト
デークをアキエムレータ（図示しないがＭＰＵ内にある
演算器）に読出し、該アキュムレータの該当ビットを新
データで置換え、然るのち該アキュムレータの８ビツト
データをポート１とＲＡＭへ書込めばよい。この書込み
によりポートの８ビツトデータと同じ８ビツトデータが
ＲＡＭに格納される。
従って次の更新を行なう場合同様の操作をくり返せばよ
い。
い。
ポートデータそのものをＲＡＭに格納する代りに、該ポ
ートデータを導出し得るデータをＲＡＭに格納しておい
てもよい。例えばステッパモータを制御する場合、その
励磁パターンは決っているので、そのうちのどれかを示
す情報を記憶すればよい。
ートデータを導出し得るデータをＲＡＭに格納しておい
てもよい。例えばステッパモータを制御する場合、その
励磁パターンは決っているので、そのうちのどれかを示
す情報を記憶すればよい。
第４図はステシバモータが４相の場合を示し、４１〜４
４はその各相励磁巻線である。３１〜３４は出力ポート
の各ビットに接続された出カバソファ （インバータ）
で、当該ビットがＨレベルのときＬレベル出力を生じ、
励磁巻線はバッテリ電源＋Ｂ、該励磁巻線、該バッファ
の出力端、の経路で電流を供給され、励磁される。なお
出カバソファ３５，３６．・・・・・・は他の操作端用
であり、そして５１は前述のオープンコレクタ型のトラ
ンジスタ スイッチである。インバータ３１，３２．・
・・・・・はスイッチ５１の型式のものでよい。
４はその各相励磁巻線である。３１〜３４は出力ポート
の各ビットに接続された出カバソファ （インバータ）
で、当該ビットがＨレベルのときＬレベル出力を生じ、
励磁巻線はバッテリ電源＋Ｂ、該励磁巻線、該バッファ
の出力端、の経路で電流を供給され、励磁される。なお
出カバソファ３５，３６．・・・・・・は他の操作端用
であり、そして５１は前述のオープンコレクタ型のトラ
ンジスタ スイッチである。インバータ３１，３２．・
・・・・・はスイッチ５１の型式のものでよい。
ステシバモータの駆動型式には種々の型式があるが、本
例では２相励磁である。第６図で説明すると、時点（カ
ウント）１ではφ１＝φａ＝Ｌ。
例では２相励磁である。第６図で説明すると、時点（カ
ウント）１ではφ１＝φａ＝Ｌ。
φ２＝φｙ＝Ｈであり、これが出力ポートの４ビツトに
表われてバッファ３１，３４の出力がＨ１３２，３３の
出力がＬになると巻線４２．４３が励磁される。巻１！
４１〜４４は９０°間隔で配置されているので、回転子
は巻線４２と４３の中間を向く。次の時点（カウント）
２ではφ】＝φ２＝Ｌ、 φ３＝ψａ＝Ｈであり、従
って巻線４３と４４が励磁され、回転子は９０”回転し
て巻線４３と４４の中間を向（。以下同様であり、時点
１゜２、・・・・・・で回転子は９０”ステップで回転
する。
表われてバッファ３１，３４の出力がＨ１３２，３３の
出力がＬになると巻線４２．４３が励磁される。巻１！
４１〜４４は９０°間隔で配置されているので、回転子
は巻線４２と４３の中間を向く。次の時点（カウント）
２ではφ】＝φ２＝Ｌ、 φ３＝ψａ＝Ｈであり、従
って巻線４３と４４が励磁され、回転子は９０”回転し
て巻線４３と４４の中間を向（。以下同様であり、時点
１゜２、・・・・・・で回転子は９０”ステップで回転
する。
この励磁パターンを表にすると、次の如くなる。
表 １
この各カウント０，１．・・・・・・の励磁パターンφ
４〜φＩ即ち００１１．０１１０．・・・・・・をＲＯ
ＭのアドレスＡＤＲ０，１，・・・・・・（これは適宜
の先頭アドレス６口ＲＯにカウンタ計数値を加えたもの
）に格納しておき、カウンタの計数値（カウント）ｏ。
４〜φＩ即ち００１１．０１１０．・・・・・・をＲＯ
ＭのアドレスＡＤＲ０，１，・・・・・・（これは適宜
の先頭アドレス６口ＲＯにカウンタ計数値を加えたもの
）に格納しておき、カウンタの計数値（カウント）ｏ。
１、・・・・・・でこれを読出せば励磁パターンが得ら
れる。従ってＲＡＭに格納するのは現在のカウント（０
，１，・・・・・・のどれか）でよく、これが分れば該
カウントでＲＯＭをアクセスし、励磁パターン従って出
力ポートデータを得ることができる。なお本例では励磁
パターンは４ビツトであるから、８ビツトポートを単独
で使用する場合は残りの４ピントをＯにしておけばよい
。残りの４ビツトを他の用途に使用する場合は、該４ビ
ツトはＲＡＭに入れておき（他の用途ではノイズの”？
−ｊ Ｗが少ない場合は出力ポートを読んで得てもよい
）ＲＯＭ読出しデータと論理和をとることになる。
れる。従ってＲＡＭに格納するのは現在のカウント（０
，１，・・・・・・のどれか）でよく、これが分れば該
カウントでＲＯＭをアクセスし、励磁パターン従って出
力ポートデータを得ることができる。なお本例では励磁
パターンは４ビツトであるから、８ビツトポートを単独
で使用する場合は残りの４ピントをＯにしておけばよい
。残りの４ビツトを他の用途に使用する場合は、該４ビ
ツトはＲＡＭに入れておき（他の用途ではノイズの”？
−ｊ Ｗが少ない場合は出力ポートを読んで得てもよい
）ＲＯＭ読出しデータと論理和をとることになる。
第７図はポート出力データを読取る回路を示す。
出力ポートは本例ではフリップフロップ６１，６４、バ
ッファ６２．６３からなる。リセット時、ＤＤＲ（フリ
ップフロップ６４）はクリアされており、ポートは入力
ポートとなっている。リセット後、ＤＤＲに１を書込む
と、バッファ６２がアクティブとなり、書込み信号ＷＳ
によりデータバスのデータをフリップフロップに取込ま
せ、バッファ６２を通してこれを出力する。読取り信号
Ｒ８によりバッファ６３をアクティブにすると、該バッ
ファ６３はバッファ６２の出力端のデータを出力し、こ
れをデータバスへ送り込む。こうしてボートデータの読
取りが行なわれるが、この読取ったデータはボート出力
端子の電圧レベルによって決まり、従ってバッファ６２
の負荷（出力ポートの負荷）が純抵抗などであれば出力
ポートの出力論理そのものであるが、前述のようにボー
ト読み取り時にノイズがある場合や、トランジスタのダ
イレクト駆動を行う場合は、ボート出力端の電圧レベル
とボート出力データは必らずしも一致しない。
ッファ６２．６３からなる。リセット時、ＤＤＲ（フリ
ップフロップ６４）はクリアされており、ポートは入力
ポートとなっている。リセット後、ＤＤＲに１を書込む
と、バッファ６２がアクティブとなり、書込み信号ＷＳ
によりデータバスのデータをフリップフロップに取込ま
せ、バッファ６２を通してこれを出力する。読取り信号
Ｒ８によりバッファ６３をアクティブにすると、該バッ
ファ６３はバッファ６２の出力端のデータを出力し、こ
れをデータバスへ送り込む。こうしてボートデータの読
取りが行なわれるが、この読取ったデータはボート出力
端子の電圧レベルによって決まり、従ってバッファ６２
の負荷（出力ポートの負荷）が純抵抗などであれば出力
ポートの出力論理そのものであるが、前述のようにボー
ト読み取り時にノイズがある場合や、トランジスタのダ
イレクト駆動を行う場合は、ボート出力端の電圧レベル
とボート出力データは必らずしも一致しない。
ステッパモータを逆転させるときは、カウンタをダウン
カウントして３，２，１，０，３，２゜・・・・・・を
出力させればよい。正転から逆転に変る場合は第８図に
示すように、同じものを１つ繰り返してそれからダウン
カウントする。
カウントして３，２，１，０，３，２゜・・・・・・を
出力させればよい。正転から逆転に変る場合は第８図に
示すように、同じものを１つ繰り返してそれからダウン
カウントする。
第７図に上記ステッパモータの制御のフローチャートを
示す。図示のように、ステッパモータの駆動タイミング
でなければこのルーチンは抜け、駆動タイミングであれ
ば、ステップ変更かく駆動か）をチエツクし、Ｎｏなら
やはりこのルーチンを抜け、ＹＥＳなら反転かをチエツ
クし、ＹＥＳならこのルーチンを抜ける。これで、第６
図に示したように正転から逆転に変るとき同じ状態を１
つ続けることになる。反転でなければ（反転であっても
上記のように１ステップ同じ状態をとれば今度は反転で
なくなる）順方向かをチエツクし、ＹＥＳならステップ
パターンを示すカウンタの計数値Ｃ３ＴＰを＋１してそ
れを新訂数値とし、それをステップパターンを格納して
いるＲＯＭ先頭アドレスＡ Ｄ Ｒｏにプラスして該Ｒ
ＯＭを読出し、ステップパターン１１００などを得る。
示す。図示のように、ステッパモータの駆動タイミング
でなければこのルーチンは抜け、駆動タイミングであれ
ば、ステップ変更かく駆動か）をチエツクし、Ｎｏなら
やはりこのルーチンを抜け、ＹＥＳなら反転かをチエツ
クし、ＹＥＳならこのルーチンを抜ける。これで、第６
図に示したように正転から逆転に変るとき同じ状態を１
つ続けることになる。反転でなければ（反転であっても
上記のように１ステップ同じ状態をとれば今度は反転で
なくなる）順方向かをチエツクし、ＹＥＳならステップ
パターンを示すカウンタの計数値Ｃ３ＴＰを＋１してそ
れを新訂数値とし、それをステップパターンを格納して
いるＲＯＭ先頭アドレスＡ Ｄ Ｒｏにプラスして該Ｒ
ＯＭを読出し、ステップパターン１１００などを得る。
順方向でなければＣ３ＴＰ−１とし、これでＲＯＭをア
クセスして該当ステップパターンを得る。
クセスして該当ステップパターンを得る。
こうして得た４ビツトステツプパターンは所定のアキュ
ムレータＡ ｃｃＡにセットし、また残りの４ビツトデ
ータＭはそれを１各納しているＲＡＭなどから取出し、
Ａ ｃｃＡで加算して（オアをとって）８ビツトデータ
とし、それを当該ボートへ書込む。
ムレータＡ ｃｃＡにセットし、また残りの４ビツトデ
ータＭはそれを１各納しているＲＡＭなどから取出し、
Ａ ｃｃＡで加算して（オアをとって）８ビツトデータ
とし、それを当該ボートへ書込む。
残りの４ビツトの変更は第８図のようにして行なう。先
ず残りの４ピントへの出力変更かをチエツクし、Ｎｏな
らこのルーチンは抜け、ＹＥＳなら次は１を出力かをチ
エツクする。ＹＥＳなら４ビツトＡを格納しているＲＡ
Ｍをアクセスし、読出しデータをＡ ｃｃＡにセットし
てこ＼で加算（オア）を行なう。例えばＡ＝ＯＯＯ１０
０００（残りの４ビツトの最後が１）、そしてＲＡＭデ
ータは１１００００００ならＡｃｃＡ＝１１０１０００
０とする。１を出力かのチエツクでＮＯなら、やはりＲ
ＡＭを続出してそのデータ（１１０１００００とする）
をＡ ｃｃＡヘセットし、ビットＡの反転ｂｉｔＡ （
残り４ビツトの最後を０にするなら１１１０１１１１）
との論理積をとる（１１００００００になる）。この演
算結果Ａ ｃｃＡはＲＡＭへ格納し、またＡＤＲｏ ＋
Ｃ５ＴＰＴ：ＲＯＭをアクセスして前記パターンデータ
を得、これをアキュムレータＡｃｃＢへセントする。ボ
ートへはＡ ｃｃＡとＡｃｃＢの論理和を書込む。
ず残りの４ピントへの出力変更かをチエツクし、Ｎｏな
らこのルーチンは抜け、ＹＥＳなら次は１を出力かをチ
エツクする。ＹＥＳなら４ビツトＡを格納しているＲＡ
Ｍをアクセスし、読出しデータをＡ ｃｃＡにセットし
てこ＼で加算（オア）を行なう。例えばＡ＝ＯＯＯ１０
０００（残りの４ビツトの最後が１）、そしてＲＡＭデ
ータは１１００００００ならＡｃｃＡ＝１１０１０００
０とする。１を出力かのチエツクでＮＯなら、やはりＲ
ＡＭを続出してそのデータ（１１０１００００とする）
をＡ ｃｃＡヘセットし、ビットＡの反転ｂｉｔＡ （
残り４ビツトの最後を０にするなら１１１０１１１１）
との論理積をとる（１１００００００になる）。この演
算結果Ａ ｃｃＡはＲＡＭへ格納し、またＡＤＲｏ ＋
Ｃ５ＴＰＴ：ＲＯＭをアクセスして前記パターンデータ
を得、これをアキュムレータＡｃｃＢへセントする。ボ
ートへはＡ ｃｃＡとＡｃｃＢの論理和を書込む。
このＲＡＭをベースにする出力ポートデータの変更方式
によればボート出側の配線にのるノイズ、負荷のｋＷな
どを受けることがなく、正確な出力データ更新が可能に
なるが、出力ポートデータの全ビットにつき新データが
定まるまで更新を待ら、全ビットに対する新データが定
まったとき一斉に出力ポートデータを書換えるようにし
ても上記の効果を得ることができる。この場合の処理要
領を第９図に示す。ビットＡの計算をし、それをメモリ
又はレジスタＭにセットし、次にビットＢの計算をし、
それをＭにセットし、以下同様にして最後のビットＨの
計算、Ｍへのセントをした状態でＭの内容ＨＧ・・・・
・・Ａを出力ポートへ書込む。
によればボート出側の配線にのるノイズ、負荷のｋＷな
どを受けることがなく、正確な出力データ更新が可能に
なるが、出力ポートデータの全ビットにつき新データが
定まるまで更新を待ら、全ビットに対する新データが定
まったとき一斉に出力ポートデータを書換えるようにし
ても上記の効果を得ることができる。この場合の処理要
領を第９図に示す。ビットＡの計算をし、それをメモリ
又はレジスタＭにセットし、次にビットＢの計算をし、
それをＭにセットし、以下同様にして最後のビットＨの
計算、Ｍへのセントをした状態でＭの内容ＨＧ・・・・
・・Ａを出力ポートへ書込む。
以上説明したように、本発明によればノイズ、負荷など
の影響を受けない正しい出力ポートデータの部分書換え
が可能になり、電子式エンジン制御装置などに通用して
甚だ有効である。
の影響を受けない正しい出力ポートデータの部分書換え
が可能になり、電子式エンジン制御装置などに通用して
甚だ有効である。
第１図はエンジン制御系の礪要を示す説明図、第２図は
ＥＣＬＩの構成を示すブロック図、第３図はプロセッサ
の構成を示すブロック図、第４図は出力ポートの負荷の
一例を示す回路図、第５図は入出力ポートの説明図、第
６図はステンパモータの駆動波形図、第７図〜第９図は
処理要領を示す流れ図である。 図面でＥＣＵは電子式エンジン制御装置、ＭＣＵはその
プロセッサ、Ｓ ＩＩ Ｓ ２１ ・・・・・・はセ
ンサ出力、Ｓ ６＋ Ｓ ７．・・・・・・は操作端
への出力信号である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 第１図 第２図 第４図 正転 １ 逆転 カウント ＋ ２３０１２３０１’＋０３２１０ ３
２第６図 壺 第７図 第８図
ＥＣＬＩの構成を示すブロック図、第３図はプロセッサ
の構成を示すブロック図、第４図は出力ポートの負荷の
一例を示す回路図、第５図は入出力ポートの説明図、第
６図はステンパモータの駆動波形図、第７図〜第９図は
処理要領を示す流れ図である。 図面でＥＣＵは電子式エンジン制御装置、ＭＣＵはその
プロセッサ、Ｓ ＩＩ Ｓ ２１ ・・・・・・はセ
ンサ出力、Ｓ ６＋ Ｓ ７．・・・・・・は操作端
への出力信号である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 第１図 第２図 第４図 正転 １ 逆転 カウント ＋ ２３０１２３０１’＋０３２１０ ３
２第６図 壺 第７図 第８図
Claims (1)
- 【特許請求の範囲】 マイクロコンピュータがエンジン各部の状態を示すセン
サ出力を取込んで出力ポートへ操作端への信号を出力す
る電子式エンジン制御装置において、 該出力ポートへ出力した複数ビットデータと同じデータ
を格納されるメモリ（ＲＡＭ、ＲＯＭ）と、 該複数ビットデータの一部のビットを書換えるとき、該
メモリを読出して複数ビットデータを得、該当ビットを
新データで書換え、こうして更新した複数ビットデータ
を出力ポートへ書込む手段とを設けたことを特徴とする
電子式エンジン制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941986A JPS6345602A (ja) | 1986-08-12 | 1986-08-12 | 電子式エンジン制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941986A JPS6345602A (ja) | 1986-08-12 | 1986-08-12 | 電子式エンジン制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6345602A true JPS6345602A (ja) | 1988-02-26 |
Family
ID=16240945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18941986A Pending JPS6345602A (ja) | 1986-08-12 | 1986-08-12 | 電子式エンジン制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6345602A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161902A (en) * | 1981-03-30 | 1982-10-05 | Yamatake Honeywell Co Ltd | Process controller |
| JPS5833758A (ja) * | 1981-08-24 | 1983-02-28 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS59142604A (ja) * | 1983-02-03 | 1984-08-15 | Fujitsu Ten Ltd | レベル弁別処理方式 |
-
1986
- 1986-08-12 JP JP18941986A patent/JPS6345602A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161902A (en) * | 1981-03-30 | 1982-10-05 | Yamatake Honeywell Co Ltd | Process controller |
| JPS5833758A (ja) * | 1981-08-24 | 1983-02-28 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラ |
| JPS59142604A (ja) * | 1983-02-03 | 1984-08-15 | Fujitsu Ten Ltd | レベル弁別処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4128900A (en) | Programmable read only memory for electronic engine control | |
| US4680738A (en) | Memory with sequential mode | |
| US5652844A (en) | Flexible pin configuration for use in a data processing system during a reset operation and method therefor | |
| EP0757316B1 (en) | External device selection unit for data processor | |
| JP2566206B2 (ja) | 逐次近似レジスタ | |
| JPS6345602A (ja) | 電子式エンジン制御装置 | |
| EP0361497A2 (en) | Program/data memory employed in microcomputer system | |
| US6115665A (en) | Memory efficient computer system and method for controlling an automotive ignition system | |
| US4681082A (en) | Ignition system for internal combustion engine | |
| JPH03240145A (ja) | 車両用電子制御装置のメモリ使用方法 | |
| JPH023197A (ja) | デュアルポートメモリ | |
| US5752267A (en) | Data processing system for accessing an external device during a burst mode of operation and method therefor | |
| JPH0245831A (ja) | 知識推諭処理装置 | |
| JPH0784670A (ja) | タイマ | |
| JP2000298664A (ja) | シングルチップマイクロコンピュータ | |
| KR950020736A (ko) | 반도체 기억장치 | |
| JPH05303882A (ja) | 半導体記憶装置 | |
| JP2687476B2 (ja) | ベクトルデータ処理装置 | |
| JPS6346463B2 (ja) | ||
| JP3452455B2 (ja) | 演算処理装置 | |
| JPS5948891A (ja) | 半導体回路構成の電子回路装置 | |
| JP2613963B2 (ja) | データ入出力装置 | |
| JPH02163862A (ja) | ディジタル信号処理プロセッサ | |
| JPH05324486A (ja) | 記憶装置 | |
| JPH01134544A (ja) | メモリアクセス方式 |