JPS6345658A - Write protection/cancellation setting mechanism - Google Patents

Write protection/cancellation setting mechanism

Info

Publication number
JPS6345658A
JPS6345658A JP61288294A JP28829486A JPS6345658A JP S6345658 A JPS6345658 A JP S6345658A JP 61288294 A JP61288294 A JP 61288294A JP 28829486 A JP28829486 A JP 28829486A JP S6345658 A JPS6345658 A JP S6345658A
Authority
JP
Japan
Prior art keywords
write
level
switch
memory
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61288294A
Other languages
Japanese (ja)
Inventor
Mitsuaki Hagino
萩野 光章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPS6345658A publication Critical patent/JPS6345658A/en
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)

Abstract

PURPOSE:To eliminate miserasion of important data by providing a switch that inhibits and release the writing actions to a memory. CONSTITUTION:A write inhibition switch is set and released with operation of a write inhibition/release switch 9 set into a card. A point D is set at a Hi level while the switch 9 secures connection between A and B. When a write signal WE=Hi-level is applied to a WE terminal from an equipment, the output of a NAND gate 6 is set at a Lo level at a point F and a memory IC 5 becomes writable. When a write inhibition state is set, the connection is secured between B and C with operation of the switch 9. Under such conditions, the point D is set at a Lo level and the output of the NAND gate is kept at a Hi level despite application of the signal WE=Hi-level. Thus a write state is never obtained and therefore it is possible to prevent miserasion due to an inadvertent operation or a malfunction of the equipment.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモ’J −I Cを内蔵する電子回路に関
する。特に、RA M (Random Access
 MemoryλEEPROM (Electlic 
grasable programablelead 
Qnly Memory)の如く、入力信号線よりデー
タを随時書込できるメモリーを内蔵する電子回路に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic circuit incorporating a memo'J-IC. In particular, RAM (Random Access
MemoryλEEPROM (Electric
grasable programmable lead
The present invention relates to an electronic circuit having a built-in memory, such as Qnly Memory, into which data can be written at any time from an input signal line.

本発明は、特にメモリー内蔵ICカード(以下ICメモ
リーカードと記す)、メモリー内蔵回路モジュール(以
下メモリーモジュールと記す)等データの記憶保存を目
的とする電子回路、及び、その種の電子回路を搭載した
システムにおいて利用価値の高いものである。
The present invention particularly relates to electronic circuits for the purpose of storing and storing data, such as IC cards with built-in memory (hereinafter referred to as IC memory cards), circuit modules with built-in memory (hereinafter referred to as memory modules), and electronic circuits equipped with such types of electronic circuits. It has high utility value in the system.

〔従来の技術〕[Conventional technology]

近年、ワードプロセッサ、パーソナルコンピュータ、タ
イプライタ−などの機器に、外部記憶媒体あるいは拡張
メモリーとして、ICメモリーカードやメモリーモジュ
ールを用いる試みが々されている。
In recent years, many attempts have been made to use IC memory cards and memory modules as external storage media or expansion memories in devices such as word processors, personal computers, and typewriters.

これらのICメモリーカードやメモリーモジュールは、
カセットテープやフロッピーディスクを用いた機器に必
要であった媒体駆動の為のモーターや読取ヘッド駆動装
置を必要とせず、その分、機器の小型化拳軽量化に太い
に役立つものである。
These IC memory cards and memory modules are
There is no need for a motor to drive the medium or a reading head drive device, which is necessary for devices using cassette tapes or floppy disks, and this greatly contributes to the miniaturization and weight reduction of devices.

しかしながら、従来のカセットテープやフロンビーディ
スクに付随していた誤消去防止の為の構造(折り取υ、
爪、ジャケットの切欠き等)が、従来のICメモリーカ
ードには設けられておらず、重要なデータの誤消去の危
険性がある。
However, the structure (folding υ,
Conventional IC memory cards are not equipped with holes (nails, notches in jackets, etc.), and there is a risk of accidentally erasing important data.

また、従来のカセットテープや70ツビーデイスクにし
ても、爪の折れや切欠きの有無検出の為の機構を特別に
必要としており、入出力以外に書込禁止状態検出の為の
機構を、装置に盛り込まねばならないのが現状である。
Furthermore, even with conventional cassette tapes and 70 discs, a special mechanism is required to detect the presence or absence of broken nails or notches. The current situation is that it must be included in the

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は、かかる物理的検出手段による書込禁止状態検
出を行なわず、回路上の処理により、書込禁止状態検出
を行なえる様にしたものである。
In the present invention, the write-protection state is not detected by such a physical detection means, but can be detected by circuit processing.

これにより、従来の記憶媒体であるカセットテープやフ
ロッピーディスクに必ず付随していた書込禁止検出の為
のメカ機構あるいは光検出機構が、本発明では不要とな
る為、外部メモリーとして本発明のメモリーカードを使
用する機器の構造を簡略化することが可能となる。その
結果として、機器の小型化・軽量化・低消費電力化をさ
らにすすめることかできる。
As a result, the present invention does not require a mechanical mechanism or optical detection mechanism for write-protection detection that was always attached to conventional storage media such as cassette tapes and floppy disks, so the present invention can be used as an external memory. It becomes possible to simplify the structure of equipment that uses the card. As a result, it is possible to further reduce the size, weight, and power consumption of devices.

〔問題点を解決する為の手段〕[Means for solving problems]

従来の機構の欠点は、物理的に書込禁止状態を表現し、
それを機器に組み込んだメカ機構あるいは光学素子によ
シ検出し、電気信号に変換し、ていたことに起因する。
The drawback of the conventional mechanism is that it physically represents the write-protected state,
This is due to the fact that it was detected by a mechanical mechanism or optical element built into the equipment and converted into an electrical signal.

本発明では、物理的に行なう書込禁止操作を電気的スイ
ッチングに連動させたことによって、直接メモリーを制
御するものである。
In the present invention, the memory is directly controlled by linking a physically performed write inhibit operation with electrical switching.

〔実施例〕〔Example〕

本発明の回路構成の一実施例を第1図に示す。 An embodiment of the circuit configuration of the present invention is shown in FIG.

図において、本発明の説明に直接必要でない素子と信号
線は省略しである。
In the figure, elements and signal lines that are not directly necessary for explaining the present invention are omitted.

破線の枠(1)で示した内部が本発明のICメモリーカ
ードに内蔵されているb路である。破線枠外の長円で囲
んだ名称は、ICメモリーカードの入出力端子を表わす
The inside indicated by the broken line frame (1) is the path b built in the IC memory card of the present invention. Names enclosed in ellipses outside the dashed line frame represent input/output terminals of the IC memory card.

VddおよびGNDは、外部からICメモリーカードへ
の電源供給端子であり、一般にはそれぞれ+SVおよび
’IVを印加する。R/W端子は、特許請求範囲第2項
に記載の、書込禁止状態を電気的に出力する検出端子で
あり、この出力レベルをもってカードが書込可能状態に
あるか、書込禁止状態にあるかe、ICメモリーカード
を使用する機器の側で判別することができる。WE端子
は、機器からの書込命令信号入力端子であり、メモリー
への書込動作はWE端子への入力電圧によって制御され
る。
Vdd and GND are power supply terminals from the outside to the IC memory card, and generally +SV and 'IV are applied to them, respectively. The R/W terminal is a detection terminal that electrically outputs a write-protected state, as set forth in claim 2, and this output level indicates whether the card is in a write-enabled state or in a write-protected state. It can be determined by the device that uses the IC memory card. The WE terminal is a write command signal input terminal from the device, and the write operation to the memory is controlled by the input voltage to the WE terminal.

通常市販されているメモIJ −I CO書込端子がロ
ーアクティブ(信号レベルがLOの時有効となる)なの
に対して、本回路ではカードの書込端子をハイアクティ
ブ(信号レベルがHiO時有効となる)で図示している
。これi、ICメモリーカードを機器に挿抜する時、あ
るいは、機器の電源が切れた時に書込信号がLOレベル
として検知され、誤動作するのを防止する為である。誤
動作防止に関して配慮がなされる場合には、ハイアクテ
ィブであることが要求されるものではないが、本回路の
方式を採用することは簡便で効果的であると考えるもの
である。
While the commercially available memo IJ-I CO write terminal is low active (valid when the signal level is LO), this circuit uses the card's write terminal as high active (valid when the signal level is HiO). (becomes) as shown in the diagram. This is to prevent the write signal from being detected as LO level and malfunctioning when the IC memory card is inserted or removed from the device or when the device is powered off. If consideration is given to preventing malfunctions, high activeness is not required, but we believe that adopting the method of this circuit is simple and effective.

書込禁止スイッチの設定および解除は、物理的には、カ
ードに組み込まれたスイッチ(9)を操作して行なう。
The write protect switch is physically set and released by operating a switch (9) built into the card.

いま、第1図のようにスイッチ(9)がAB間を接続し
ている状態では、図中り、aは、1(iレベルとなる。
Now, when the switch (9) connects AB as shown in FIG. 1, a becomes 1 (i level).

機器からWE端子に書込信号WE−Hiレベルが加えら
れると、図中F点のNANDゲート(6)の出力はLo
レベルとなりメモリー(5)は書込可能となる。
When the write signal WE-Hi level is applied from the device to the WE terminal, the output of the NAND gate (6) at point F in the figure becomes Lo.
level and the memory (5) becomes writable.

書込禁止状態を設定する場合は、スイッチ(9)を操作
し、BC間を接続させる。この状態では図中り点はLo
レベルとなシ、書込信号WE=Hiレベルが加えられて
もNANDゲートの出力はHiレベルに保たれ書込状態
にはならない。よって不用意な操作あるいは機器の誤動
作&Cよる誤消去を防止することができる。書込禁止/
解除状態は、スイッチ(9)の位置により、外部から確
認可能であシ、かつ、図中り点の信号レベルが、W/R
端子に出力される為、電気的に機器側で検出することも
可能である。入出力端子にこのW/R端子を設けたこと
によって、従来のカ七ットテ−プやフロッピーディスク
のように、機械的あるいは光学的な検出機構を設ける必
要は皆無であり機器の小型化、薄型化、低消費電力化に
大いに貢献するものである。
When setting the write-protected state, operate the switch (9) to connect BC. In this state, the point in the figure is Lo
Even if the write signal WE=Hi level is applied, the output of the NAND gate is kept at Hi level and does not enter the write state. Therefore, erroneous erasure due to careless operation or device malfunction &C can be prevented. Writing prohibited/
The release state can be confirmed from the outside depending on the position of the switch (9), and the signal level at the dot in the figure is W/R.
Since it is output to the terminal, it can also be electrically detected on the equipment side. By providing this W/R terminal as an input/output terminal, there is no need to provide a mechanical or optical detection mechanism unlike conventional cassette tapes and floppy disks, and the device can be made smaller and thinner. This greatly contributes to the reduction of energy consumption and power consumption.

本発明の回路構成の他の実施例を第5図に示す。Another embodiment of the circuit configuration of the present invention is shown in FIG.

第1図の場合と同様、説明に直接必要でない素子と信号
線は省略しである。
As in the case of FIG. 1, elements and signal lines that are not directly necessary for the explanation are omitted.

破線の枠(41)で示した内部が本発明のICメモリー
カードに内蔵されている回路である。信号線の名称と機
能は第1図と同様である。CE端子はICメモリーカー
ドを機器がアクセスする為の信号線であり、本図ではH
iアクティブである。
The inside indicated by the broken line frame (41) is the circuit built into the IC memory card of the present invention. The names and functions of the signal lines are the same as in FIG. The CE terminal is a signal line for equipment to access the IC memory card, and in this diagram it is H.
i is active.

書込禁止状態を設定するには、スイッチ(49)を操作
し、端子WPIとWPOを接続する。
To set the write inhibit state, operate the switch (49) to connect terminals WPI and WPO.

電源が印加され、カードがアクセスされると、図中WP
IはHiレベルとなる。スイッチ(49)が閉じている
と、WPOFi、Hiレベルとなり、図中A点にはLO
レベルが出力される。その結果、WE端子入力レベルに
かかわらず、図中E点はHiレベルが出力され、メモI
J −I Cへの書込は行なわれない。またA点の信号
レベルはR/W端子にLOレベルとして出力され、書込
禁止状態にあることが電気的に検出できる。
When power is applied and the card is accessed, WP in the figure
I becomes Hi level. When the switch (49) is closed, WPOFi becomes Hi level, and LO is at point A in the figure.
The level will be output. As a result, regardless of the WE terminal input level, a Hi level is output at point E in the figure, and the memo I
Writing to J-IC is not performed. Further, the signal level at point A is output as LO level to the R/W terminal, and it is possible to electrically detect that the write is prohibited.

スイッチ(49)を開くと、wpoはLOレベルとな、
9、CEおよびWEの両端子をl(iレベルにすること
により、図中E点にはLOレベルが出力され、メモリー
は書込状態となる。また、図中A点はHiレベルとなり
s R/w端子には書込可能状態であることを示すl(
iレベルが出力される。
When switch (49) is opened, wpo becomes LO level.
9. By setting both terminals CE and WE to l (i level), LO level is output to point E in the figure, and the memory enters the write state. Also, point A in the figure becomes Hi level, and s R The /w terminal has l(
i level is output.

第1図は、スイッチがオープンになった場合に書込禁止
となシ、第5図は、逆に書込可能となる回路設計の例と
もなっている。
FIG. 1 shows an example of a circuit design in which writing is disabled when the switch is open, and FIG. 5 shows an example of a circuit design in which writing is enabled.

第1図および第5図のスイッチ(9)および(49)の
具体的な構造例を第2図〜第4図に示す。第2図におい
て第1図の接点A、B、Cば、それぞれ、回路基板(1
1)の裏面に導電性パターン(12)j(13)、(1
4)の如く設けられてお)、スイッチ(9)は接点バネ
(15)とバネホルダー(16)で形成される。接点バ
ネ(15)は導電性金属であるか、又は導電性の表面処
理が施されているべきことは言うまでもない。バネホル
ダー(16)は、外部へのリーク、あるいは、外部から
の静電ノイズを考慮し、絶縁性物質であることが望まし
い。バネホルダー(16)の一部は凸に形成されておシ
、フレーム(17)に組み込まれた際、フレームに設け
られた切欠きから外部に露出し、操作できる形状となっ
ている。スイッチの切換は、この露出したバネホルダー
凸部を左右にスライドして行なう。
Specific structural examples of the switches (9) and (49) in FIGS. 1 and 5 are shown in FIGS. 2 to 4. In FIG. 2, contacts A, B, and C in FIG.
Conductive patterns (12)j (13), (1) on the back side of 1)
4), the switch (9) is formed by a contact spring (15) and a spring holder (16). It goes without saying that the contact spring (15) should be made of a conductive metal or should have a conductive surface treatment. The spring holder (16) is preferably made of an insulating material in consideration of leakage to the outside or electrostatic noise from the outside. A part of the spring holder (16) is formed in a convex shape, and when it is assembled into the frame (17), it is exposed to the outside through a notch provided in the frame and can be manipulated. To change the switch, slide the exposed spring holder protrusion left and right.

第3図は、スライドスイ、ツチではなく、挿入ビンを用
いてスイッチ操作を行なう例を示す図である。第3図に
おいて、第1図の接点A、B、Cはそれぞれ、回路基板
(21)に固定されたバネ接点として、あるいは、メモ
リーカードを構成する他の部材に固定され、バネ性によ
って回路基板(21)に押しつけられた金属片(22)
、(25)、(24)として設けられている。第2図(
15)に対応する導体(25)は、第2図(16)に対
応する絶縁性のジャック(26)と一体成形されており
、ジャック(26)’に挿抜することにより、3接点(
22)+(23)?(24)  のうち、2接点を選択
して接続することによう、書込禁止および解除を行なう
。書込禁止状態、解除状態は第3図(a)、(b)の形
となる。
FIG. 3 is a diagram showing an example in which a switch operation is performed using an insertion bin instead of a slide switch or a switch. In FIG. 3, the contacts A, B, and C in FIG. 1 are respectively fixed as spring contacts fixed to the circuit board (21) or fixed to other members constituting the memory card, and the spring contacts are fixed to the circuit board (21). Metal piece (22) pressed against (21)
, (25), and (24). Figure 2 (
The conductor (25) corresponding to 15) is integrally molded with the insulating jack (26) corresponding to FIG.
22)+(23)? (24) Write protection and release are performed so that two of the contacts are selected and connected. The write inhibit state and release state are as shown in FIGS. 3(a) and 3(b).

第4図は他の書込禁止スイッチの構造例を示したもので
、(a)は平面図、(b)は側面図、(e)は正面図で
ある。第4図の構造は、第5図にやや類似している。回
路基板(51)には第1図のA、B、Cに対応した接点
ビン(32)(33)(34)が固定されている。第2
図の(15)%第3図の(25)に相当する導体はソケ
ッ) (36)の中に組み込まれており、挿入すること
により、2本のビンを選択的に接続させるものである。
FIG. 4 shows another example of the structure of a write protect switch, in which (a) is a plan view, (b) is a side view, and (e) is a front view. The structure of FIG. 4 is somewhat similar to FIG. Contact pins (32), (33), and (34) corresponding to A, B, and C in FIG. 1 are fixed to the circuit board (51). Second
(15) The conductor corresponding to (25) in Figure 3 is incorporated into the socket (36), and by inserting it, the two bottles can be selectively connected.

図においては、ソケット(36)は接点ビン(32)(
33)を接続させる位置に挿入された状態を示す。
In the figure, the socket (36) is replaced by the contact pin (32) (
33) is inserted in the position where it is to be connected.

以上の説明において、第5図のWPI、WPO端子は、
第1図のB、Cに相当する。
In the above explanation, the WPI and WPO terminals in FIG.
This corresponds to B and C in FIG.

・〔発明の効果〕 本発明は、簡単な機構と電気回路の組み合わせにより、
メモリーカードおよびメモリーモジュールに書込禁止/
解除機能を持たせるものである。
・[Effects of the invention] The present invention achieves the following by combining a simple mechanism and an electric circuit.
Write protection to memory cards and memory modules/
It has a release function.

従来のメモリカード類には、この種の書込禁止機構が無
く、機器からの書込信号によってのみ制御されていた。
Conventional memory cards do not have this type of write inhibit mechanism and are controlled only by write signals from devices.

その為、使用者の不注意あるいは機器の誤動作により、
貴重なデータが誤って消去される危険性が常にあシ、カ
ード自体にデータ保護機能がない限り、重要なデータの
保存は、磁気テープやフロッピーディスクに頼らざるを
得なかった。
Therefore, due to user carelessness or equipment malfunction,
There was always the risk of accidentally erasing valuable data, and unless the card itself had data protection features, you had to rely on magnetic tape or floppy disks to store important data.

本発明によシ、機器側から書込信号が入力されても、カ
ード自体にデータ保護機能を盛シ込むことが可能となっ
たため、重要データの誤消去の危険性は解消された。
According to the present invention, even if a write signal is input from the device side, it is possible to incorporate a data protection function into the card itself, thereby eliminating the risk of accidentally erasing important data.

また、本発明は、書込禁止/解除スイッチの状態を電、
気的に入出力端子から検出可能とするものであり、従来
のカセットテープやフロッピーディスクのようなメカニ
カルスイッチや光センサなどを、カードの状態検出に必
要としない。
Further, the present invention can change the state of the write protect/release switch by
The card status can be detected automatically from the input/output terminals, and does not require mechanical switches or optical sensors such as those used in conventional cassette tapes and floppy disks to detect the card status.

このことは、メモリーカードの入出力に、カセットテー
プやフロッピーディスクのようなモータードライブ機構
部を必要としないことに加えて、機器の小型化・薄型化
・軽量化に大いに貢献するものである。
This not only eliminates the need for a motor drive mechanism like a cassette tape or floppy disk for memory card input/output, but also greatly contributes to making devices smaller, thinner, and lighter.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の回路構成の一実施例を示す回路図。 第2図以下第4図までは、本発明の書込禁止/解除スイ
ッチ部の具体的構造例を示す図。 第5図は、本発明の回路構成の他の実施例を示す回路図
。 1.41 ・・・メモリーカードの内蔵範囲を示す枠2
.5,42.45・・・逆流防止ダイオード4.44 
・・・メモリーバックアップ用内蔵電池カードに使用さ
れるメモIJ −I Cが不揮発性メモリーの場合には
必要ない。 5.45 ・・・メモリーIC 6・・・NANDゲート 7.8・・・プルダウン抵抗 9・・・書込禁止/解除スイッチ 11.21,31 ・・・回路基板 12〜14.22〜24.52〜54 ・・・書込禁止/解除設定の為に回路基板に設けられた
、導体パターン、接点バネもしくは接点ビン 15.25・・・上記接点の短絡の為のスイッチ導体1
6 、26 、56 ・・・スイッチの外部挿作部17
.27・・・カードの枠 以上
FIG. 1 is a circuit diagram showing an embodiment of the circuit configuration of the present invention. FIG. 2 to FIG. 4 are diagrams showing specific structural examples of the write inhibit/release switch section of the present invention. FIG. 5 is a circuit diagram showing another embodiment of the circuit configuration of the present invention. 1.41 ...Frame 2 indicating the built-in range of the memory card
.. 5, 42.45... Backflow prevention diode 4.44
...It is not necessary if the memo IJ-IC used for the built-in battery card for memory backup is a non-volatile memory. 5.45...Memory IC 6...NAND gate 7.8...Pull-down resistor 9...Write protect/release switch 11.21, 31...Circuit board 12-14.22-24. 52-54...Conductor pattern, contact spring or contact pin provided on the circuit board for setting write protection/cancellation 15.25...Switch conductor 1 for short-circuiting the above contacts
6, 26, 56...External insertion part 17 of the switch
.. 27...More than the card frame

Claims (2)

【特許請求の範囲】[Claims] (1)書込、読出し両動作が可能なメモリーICを内蔵
する電子回路において、メモリーへの書込禁止および解
除を行なうスイッチを設けたことを特徴とする、書込禁
止/解除設定機構。
(1) A write prohibition/cancellation setting mechanism, characterized in that an electronic circuit incorporating a memory IC capable of both write and read operations is provided with a switch for inhibiting and canceling write to the memory.
(2)上記、書込禁止状態あるいは解除状態を、信号線
により電子回路の出力信号として外部から検出可能にし
た、特許請求の範囲第1項記載の書込禁止/解除設定機
構。
(2) The write prohibition/cancellation setting mechanism according to claim 1, wherein the write prohibition state or the release state can be detected from the outside as an output signal of an electronic circuit via a signal line.
JP61288294A 1986-04-01 1986-12-03 Write protection/cancellation setting mechanism Pending JPS6345658A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7479486 1986-04-01
JP61-74794 1986-04-01

Publications (1)

Publication Number Publication Date
JPS6345658A true JPS6345658A (en) 1988-02-26

Family

ID=13557562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61288294A Pending JPS6345658A (en) 1986-04-01 1986-12-03 Write protection/cancellation setting mechanism

Country Status (1)

Country Link
JP (1) JPS6345658A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290250A (en) * 1988-09-27 1990-03-29 Nec Corp Ic memory card
WO2001015072A1 (en) * 1999-08-24 2001-03-01 Matsushita Electric Industrial Co., Ltd. Memory card
JP2002279385A (en) * 2001-03-19 2002-09-27 Toshiba Corp Portable electronic media

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111197A (en) * 1981-12-25 1983-07-02 Canon Inc Accomodating device for storing medium
JPS6248097B2 (en) * 1979-12-07 1987-10-12 Dba Sa

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6248097B2 (en) * 1979-12-07 1987-10-12 Dba Sa
JPS58111197A (en) * 1981-12-25 1983-07-02 Canon Inc Accomodating device for storing medium

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290250A (en) * 1988-09-27 1990-03-29 Nec Corp Ic memory card
WO2001015072A1 (en) * 1999-08-24 2001-03-01 Matsushita Electric Industrial Co., Ltd. Memory card
US6580615B1 (en) 1999-08-24 2003-06-17 Matsushita Electric Industrial Co., Ltd. Memory card
US6922343B2 (en) 1999-08-24 2005-07-26 Matsushita Electric Industrial Co., Ltd. Memory card
US6947289B2 (en) 1999-08-24 2005-09-20 Matsushita Electric Industrial Co., Ltd. Memory card
US7324347B2 (en) 1999-08-24 2008-01-29 Matsushita Electric Industrial Co., Ltd. Memory card
JP2002279385A (en) * 2001-03-19 2002-09-27 Toshiba Corp Portable electronic media

Similar Documents

Publication Publication Date Title
US6094697A (en) Information processing system including processing device for detecting non-conductivity of state-indicating non-conductive member and discriminating prohibit state of writing information to information writable storage medium
KR100424781B1 (en) USB drive equipping bidirectional terminal USB plug
USRE42410E1 (en) Adapter, memory card, and memory card module
JP4238580B2 (en) Data storage device and data recording system
US6725291B2 (en) Detection method used in adaptor capable of inserting various kinds of memory cards
US20020116553A1 (en) Adapter device, memory device and integrated circuit chip
KR200294151Y1 (en) Ultra lamination CD player equipping SD player
US6471130B2 (en) Information storage apparatus and information processing apparatus using the same
JPH0318218B2 (en)
US5350945A (en) Coin-shaped integrated circuit memory device
JPS6345658A (en) Write protection/cancellation setting mechanism
JP4564321B2 (en) Card type electronic equipment
JP2504864B2 (en) Memory system
JPH06337819A (en) Memory card
USRE38997E1 (en) Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JPH02112997A (en) Processing method for semiconductor memory card signal
KR100741002B1 (en) Data storage card for universal serial bus standard electronic apparatus
US20020101768A1 (en) Enhanced compact memory card with write protaction
JPS5990277A (en) Cassette type storage device
KR200375509Y1 (en) Dual-interface memory card with a signal isolating device
JP2702820B2 (en) IC memory card and card holder
JPS5990280A (en) Interface circuit
GB2379077A (en) Device to protect low coercivity magnetic head in card reader from high current
JPS61211894A (en) Magnetic bubble memory device
JPH0555239U (en) Integrated circuit memory device and electronic equipment