JPS634620A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPS634620A JPS634620A JP14882386A JP14882386A JPS634620A JP S634620 A JPS634620 A JP S634620A JP 14882386 A JP14882386 A JP 14882386A JP 14882386 A JP14882386 A JP 14882386A JP S634620 A JPS634620 A JP S634620A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- concentration
- oxide film
- etched
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体基板上に形成された絶縁膜をエツチ
ングする工程を備えた半導体装置の製法に関する。
ングする工程を備えた半導体装置の製法に関する。
半導体素子において、不純物層と電極を配線するときに
は、酸化膜などの眉間絶縁膜にコンタクト穴を開け、A
Iなどの導体によって配線を行っている。従来、このコ
ンタクト穴を形成するには、たとえば、第5〜8図のよ
うにして行っていたすなわち、Si基板1の上に成長さ
せた酸化膜2を有するウェハ(第5図参照)にレジスト
を塗布し、このレジストを露光することによってエツチ
ングパターンを形成しく第6図参照)、このレジスト3
をマスクにして酸化膜2をエツチングしてコンタクト穴
4を形成する(第7図参照)。その後、レジスト3を除
去して、AIを蒸着する(第8図参照)、このようにし
て形成したコンタクト穴4の断面は、第8図にみるよう
になっている。図中、5は蒸着されたAlである。図に
みるように、従来用いられている方法によると、酸化膜
2がコンタクト穴4の側面において、角部(エツジ)a
を有するために、A1を蒸着するとこの角部aでAlの
断切れが生じやすく、AIの断線不良の原因となること
がある。
は、酸化膜などの眉間絶縁膜にコンタクト穴を開け、A
Iなどの導体によって配線を行っている。従来、このコ
ンタクト穴を形成するには、たとえば、第5〜8図のよ
うにして行っていたすなわち、Si基板1の上に成長さ
せた酸化膜2を有するウェハ(第5図参照)にレジスト
を塗布し、このレジストを露光することによってエツチ
ングパターンを形成しく第6図参照)、このレジスト3
をマスクにして酸化膜2をエツチングしてコンタクト穴
4を形成する(第7図参照)。その後、レジスト3を除
去して、AIを蒸着する(第8図参照)、このようにし
て形成したコンタクト穴4の断面は、第8図にみるよう
になっている。図中、5は蒸着されたAlである。図に
みるように、従来用いられている方法によると、酸化膜
2がコンタクト穴4の側面において、角部(エツジ)a
を有するために、A1を蒸着するとこの角部aでAlの
断切れが生じやすく、AIの断線不良の原因となること
がある。
この発明は、以上のことに鑑みて、絶縁膜をエツチング
したのち、その上に層を形成するときに、絶縁膜の厚み
が厚くてもその上に形成される層の断切れが生じないよ
うな半導体装置の製法を提供することを目的とする。
したのち、その上に層を形成するときに、絶縁膜の厚み
が厚くてもその上に形成される層の断切れが生じないよ
うな半導体装置の製法を提供することを目的とする。
この発明は、上記の目的を達成するために、半導体基板
上に形成された絶縁膜をエツチングする工程を備えた半
導体装置の製法において、前記絶縁膜中の不純物濃度を
その厚み方向に変化するようにしておいて、前記エツチ
ング工程に際しては前記絶縁膜のエツチング速度が厚み
方向に変化するようにし、これにより前記絶縁膜のエツ
チング部の側面に傾斜を持たせることを特徴とする半導
体装置の製法を要旨とする。
上に形成された絶縁膜をエツチングする工程を備えた半
導体装置の製法において、前記絶縁膜中の不純物濃度を
その厚み方向に変化するようにしておいて、前記エツチ
ング工程に際しては前記絶縁膜のエツチング速度が厚み
方向に変化するようにし、これにより前記絶縁膜のエツ
チング部の側面に傾斜を持たせることを特徴とする半導
体装置の製法を要旨とする。
以下に、この発明の詳細な説明する。
コンタクト穴(電極窓ともいう)を開けるなどエツチン
グしようとする絶縁膜は、あらかじめ、その中の不純物
濃度をその厚み方向に変化するようにしておく。このよ
うにしておくには、たとえば、イオン注入、熱拡散法な
どの方法により不純物を導入しておく (ドープしてお
く)ことにより行うことができるが、これらの方法に限
定されない。
グしようとする絶縁膜は、あらかじめ、その中の不純物
濃度をその厚み方向に変化するようにしておく。このよ
うにしておくには、たとえば、イオン注入、熱拡散法な
どの方法により不純物を導入しておく (ドープしてお
く)ことにより行うことができるが、これらの方法に限
定されない。
絶縁膜中の不純物濃度をその厚み方向に変化するように
しておけば、絶縁膜のエツチング速度(エツチングレー
ト)が絶縁膜の厚み方向(深さ方向)に変化する。すな
わち、絶縁膜は、不純物濃度が高くなるほどエツチング
速度が大きくなり、不純物濃度が低くなるほどエツチン
グ速度が小さくなる。このため、絶縁膜の表面側をより
高濃度にしておき、その後絶縁膜のリングラフィ工程を
行うと、不純物濃度が高い部分はど、すなわち、絶縁膜
の表面側はど横方向にエツチングされる量が多く、不純
物濃度が低い部分はど、すなわち、絶縁膜の半導体基板
側はど横方向にエツチングされる量が少ないので、絶縁
膜のエツチング部の側面は傾斜(テーパ)を持つように
なる。このため、この発明の方法では、従来法において
生じるような角部が生じない、エツチングが終わった後
、その上にAfなどの金属層またはその他の層を形成し
た場合、絶縁膜が薄くても厚くても前記層の断切れが生
じない。
しておけば、絶縁膜のエツチング速度(エツチングレー
ト)が絶縁膜の厚み方向(深さ方向)に変化する。すな
わち、絶縁膜は、不純物濃度が高くなるほどエツチング
速度が大きくなり、不純物濃度が低くなるほどエツチン
グ速度が小さくなる。このため、絶縁膜の表面側をより
高濃度にしておき、その後絶縁膜のリングラフィ工程を
行うと、不純物濃度が高い部分はど、すなわち、絶縁膜
の表面側はど横方向にエツチングされる量が多く、不純
物濃度が低い部分はど、すなわち、絶縁膜の半導体基板
側はど横方向にエツチングされる量が少ないので、絶縁
膜のエツチング部の側面は傾斜(テーパ)を持つように
なる。このため、この発明の方法では、従来法において
生じるような角部が生じない、エツチングが終わった後
、その上にAfなどの金属層またはその他の層を形成し
た場合、絶縁膜が薄くても厚くても前記層の断切れが生
じない。
以下、絶縁膜として酸化膜を用いた実施例を示しながら
説明する。
説明する。
第1〜4図は、この発明の1実施例をあられしている。
第1図(a)は、St基板1の上で成長させた酸化R(
S i Ox膜)2に、イオン注入によりP゛をドープ
しているところをあられす。P゛の濃度は、酸化膜2の
線の間隔で模式的にあられしており、線の間隔が小さい
ほど高濃度であり、間隔が大きいほど低濃度である。注
入条件は、酸化膜の厚み、および、どれくらい傾斜をつ
けるかによってかわってくるが、イオン注入による飛程
Rpが酸化膜厚Eの半分程度までとなるようにするのが
よい(第1図(b)参照)。すなわち、0<Rp≦l/
2 となる条件で注入を行うのが好ましい。この場合、たと
えば、酸化膜厚を5ooo人とすると、PoをVacc
<200keVの加速エネルギーで注入すればよい、こ
のとき、P゛の飛程Rp#2500人程度である。
S i Ox膜)2に、イオン注入によりP゛をドープ
しているところをあられす。P゛の濃度は、酸化膜2の
線の間隔で模式的にあられしており、線の間隔が小さい
ほど高濃度であり、間隔が大きいほど低濃度である。注
入条件は、酸化膜の厚み、および、どれくらい傾斜をつ
けるかによってかわってくるが、イオン注入による飛程
Rpが酸化膜厚Eの半分程度までとなるようにするのが
よい(第1図(b)参照)。すなわち、0<Rp≦l/
2 となる条件で注入を行うのが好ましい。この場合、たと
えば、酸化膜厚を5ooo人とすると、PoをVacc
<200keVの加速エネルギーで注入すればよい、こ
のとき、P゛の飛程Rp#2500人程度である。
P・をドープしたのち、酸化膜2にレジストを塗布し、
露光、現像することによりバターニングを行うと、第2
図のようになる。レジスト3でマスクされていない酸化
膜2の部分を、フッ化水素酸などのエツチング液でエツ
チングする。第1開山)にみるように、酸化膜2は、p
tytt度が深さ方向にSi基板1表面に近いほど小さ
くなる分布をもっている。P濃度が大きいほど酸化膜の
エツチング速度が大きいので、レジスト3との界面近く
ではサイドエツチングが大きく、Si基板1表面に近づ
くにしたがってサイドエツチングが小さくなり、第3図
にみるような形状のコンタクト穴4が得られる。このコ
ンタクト穴4の断面形状は、従来のコンタクト穴(第7
図参照)と違い、角部がなくゆるやかな傾斜を持ってい
る。このため、Alなどを上から蒸着してもコンタクト
穴4でA15が断ち切れをおこすおそれがない(第4図
参照)。
露光、現像することによりバターニングを行うと、第2
図のようになる。レジスト3でマスクされていない酸化
膜2の部分を、フッ化水素酸などのエツチング液でエツ
チングする。第1開山)にみるように、酸化膜2は、p
tytt度が深さ方向にSi基板1表面に近いほど小さ
くなる分布をもっている。P濃度が大きいほど酸化膜の
エツチング速度が大きいので、レジスト3との界面近く
ではサイドエツチングが大きく、Si基板1表面に近づ
くにしたがってサイドエツチングが小さくなり、第3図
にみるような形状のコンタクト穴4が得られる。このコ
ンタクト穴4の断面形状は、従来のコンタクト穴(第7
図参照)と違い、角部がなくゆるやかな傾斜を持ってい
る。このため、Alなどを上から蒸着してもコンタクト
穴4でA15が断ち切れをおこすおそれがない(第4図
参照)。
なお、前記傾斜の角度は、不純物濃度分布、イオン注入
の条件などを変えることによって、ある程度変えること
ができる。
の条件などを変えることによって、ある程度変えること
ができる。
上記実施例では、絶縁膜として酸化膜を用いていたが、
不純物濃度に応じてエツチング速度が変わる絶縁膜−般
について適用できることはいうまでもない。Sin、膜
以外の酸化膜、窒化膜、酸窒化膜などの絶縁膜も用いら
れる。半導体基板としてSi基板を用いていたが、他の
半導体(化合物半導体も含む)も用いられる。
不純物濃度に応じてエツチング速度が変わる絶縁膜−般
について適用できることはいうまでもない。Sin、膜
以外の酸化膜、窒化膜、酸窒化膜などの絶縁膜も用いら
れる。半導体基板としてSi基板を用いていたが、他の
半導体(化合物半導体も含む)も用いられる。
不純物としては、種々のものが用いられる。絶縁膜中の
濃度をその厚み方向に変化するようにしておくのに、た
とえば、ドープすることにより行う場合、イオン注入、
熱拡散法などの方法によりドープできるもの全般に対し
て適用できる。
濃度をその厚み方向に変化するようにしておくのに、た
とえば、ドープすることにより行う場合、イオン注入、
熱拡散法などの方法によりドープできるもの全般に対し
て適用できる。
この発明にかかる半導体装置の製法は、以上にみるよう
に、半導体基板上に形成された絶縁膜をエツチングする
工程を備えていて、前記絶縁膜中の不純物濃度をその厚
み方向に変化するようにしておいて、前記エツチング工
程に際しては前記絶縁膜のエツチング速度が厚み方向に
変化するようにし、これにより前記絶縁膜のエツチング
部の側面に傾斜を持たせることを特徴とするので、エツ
チング部の側面が角部とならず、傾斜を持つようになる
。このため、その上に導体層などの層を形成した場合、
前記絶縁膜が厚くても前記層の断ち切れが生じるおそれ
がなくなる。
に、半導体基板上に形成された絶縁膜をエツチングする
工程を備えていて、前記絶縁膜中の不純物濃度をその厚
み方向に変化するようにしておいて、前記エツチング工
程に際しては前記絶縁膜のエツチング速度が厚み方向に
変化するようにし、これにより前記絶縁膜のエツチング
部の側面に傾斜を持たせることを特徴とするので、エツ
チング部の側面が角部とならず、傾斜を持つようになる
。このため、その上に導体層などの層を形成した場合、
前記絶縁膜が厚くても前記層の断ち切れが生じるおそれ
がなくなる。
第1図(a)および第2〜4図はこの発明にかかる半導
体装置の製法の1実施例を模式的にあられす断面図、第
1図(b)はP゛の飛程Rpとその濃度を模式的にあら
れすグラフ、第5〜8図は従来法の1例を模式的にあら
れす断面図である。 1・・・半導体基板たるSi基板 2・・・絶縁膜たる
酸化膜 4・・・エツチング部たるコンタクト穴 5・
・・蒸着されたAn膜 代理人 弁理士 松 本 武 彦 第5図 第6図 手続補正書(自発 ロ訓61年特許願第148823号 2、発明の名称 半導体装置の瀦去 3、補正をする者 羽生とのfa系 特許辻■先入 住 所 大阪府門真市大字門真1048番地名
称(5E13)松下電工株式会社 代表者 (豐晦鍛 藤 井貞 夫 4、代理人 な し 6、 ?ili正の対象 預証のとおり 6、補正の対象 P61−148823
図面 7、補正の内容 ■ 添付図面中、第1図(blを別紙のとおりに訂正す
る。
体装置の製法の1実施例を模式的にあられす断面図、第
1図(b)はP゛の飛程Rpとその濃度を模式的にあら
れすグラフ、第5〜8図は従来法の1例を模式的にあら
れす断面図である。 1・・・半導体基板たるSi基板 2・・・絶縁膜たる
酸化膜 4・・・エツチング部たるコンタクト穴 5・
・・蒸着されたAn膜 代理人 弁理士 松 本 武 彦 第5図 第6図 手続補正書(自発 ロ訓61年特許願第148823号 2、発明の名称 半導体装置の瀦去 3、補正をする者 羽生とのfa系 特許辻■先入 住 所 大阪府門真市大字門真1048番地名
称(5E13)松下電工株式会社 代表者 (豐晦鍛 藤 井貞 夫 4、代理人 な し 6、 ?ili正の対象 預証のとおり 6、補正の対象 P61−148823
図面 7、補正の内容 ■ 添付図面中、第1図(blを別紙のとおりに訂正す
る。
Claims (1)
- (1)半導体基板上に形成された絶縁膜をエッチングす
る工程を備えた半導体装置の製法において、前記絶縁膜
中の不純物濃度をその厚み方向に変化するようにしてお
いて、前記エッチング工程に際しては前記絶縁膜のエッ
チング速度が厚み方向に変化するようにし、これにより
前記絶縁膜のエッチング部の側面に傾斜を持たせること
を特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882386A JPS634620A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14882386A JPS634620A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634620A true JPS634620A (ja) | 1988-01-09 |
Family
ID=15461520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14882386A Pending JPS634620A (ja) | 1986-06-24 | 1986-06-24 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634620A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352465A (ja) * | 2004-05-14 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
-
1986
- 1986-06-24 JP JP14882386A patent/JPS634620A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005352465A (ja) * | 2004-05-14 | 2005-12-22 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740280A (en) | Method of making semiconductor device | |
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| US4210993A (en) | Method for fabricating a field effect transistor | |
| US4631248A (en) | Method for forming an electrical contact in an integrated circuit | |
| JPH03296284A (ja) | 超伝導素子の製造方法 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| US5292684A (en) | Semiconductor device with improved contact and method of making the same | |
| US4268537A (en) | Method for manufacturing a self-aligned contact in a grooved semiconductor surface | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| JPS634620A (ja) | 半導体装置の製法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| WO1983001152A1 (en) | Process for making electrical contact to semiconductor substrate regions | |
| JPS6314498B2 (ja) | ||
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPH0239429A (ja) | 半導体装置の製造方法 | |
| KR100281274B1 (ko) | 트렌치 형성방법 | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| KR930008128B1 (ko) | 습식 식각법을 이용한 경사식각방법 | |
| JPH03203323A (ja) | 半導体装置の製造方法 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| JPS59228735A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 |