JPS6347149B2 - - Google Patents
Info
- Publication number
- JPS6347149B2 JPS6347149B2 JP56042961A JP4296181A JPS6347149B2 JP S6347149 B2 JPS6347149 B2 JP S6347149B2 JP 56042961 A JP56042961 A JP 56042961A JP 4296181 A JP4296181 A JP 4296181A JP S6347149 B2 JPS6347149 B2 JP S6347149B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- silver
- lead terminal
- copper
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の電極取付け構造に関し、
特に混成集積回路装置のリード端子の構造および
リード端子と膜回路基板との接続構造に関するも
のである。
特に混成集積回路装置のリード端子の構造および
リード端子と膜回路基板との接続構造に関するも
のである。
混成集積回路の膜回路基板または半導体装置を
収納するセラミツク容器にリード端子を接続する
方法として、従来、以下の方法を用いた接続構造
が知られている。例えば、セラミツク基板上に、
Mo，Ｗ等でメタライズされた端子電極を設け、
コバー等でできたリード端子を銀銅等のロー材で
ロー付する方法、あるいは端子電極がAuメツキ
等されている場合に、同じくAuメツキされたリ
ード端子を熱圧着する方法、もしくは厚膜回路基
板上にAgPd端子電極を形成して、これにリード
端子を半田付する方法、更にリード端子の先端を
２または３つ又にして、膜回路基板の表、裏をは
さむようにして機械的に固定し、しかる後に半田
付する方法等があつた。
収納するセラミツク容器にリード端子を接続する
方法として、従来、以下の方法を用いた接続構造
が知られている。例えば、セラミツク基板上に、
Mo，Ｗ等でメタライズされた端子電極を設け、
コバー等でできたリード端子を銀銅等のロー材で
ロー付する方法、あるいは端子電極がAuメツキ
等されている場合に、同じくAuメツキされたリ
ード端子を熱圧着する方法、もしくは厚膜回路基
板上にAgPd端子電極を形成して、これにリード
端子を半田付する方法、更にリード端子の先端を
２または３つ又にして、膜回路基板の表、裏をは
さむようにして機械的に固定し、しかる後に半田
付する方法等があつた。
しかしながら、これらのリード端子接続方法に
おいて、第１のリード端子をロー付する方法は、
これがチツ素等の還元雰囲気中で行なわなければ
ならないため、ガラスフリツトを用いてAgPd等
を厚膜回路基板の端子電極として設けた構造に
は、ガラスフリツトがロー付時に雰囲気中に還元
されるために適用できなかつた。又、コバーは金
属として高価である。更に第２のリード端子の接
続のようにAuを用いる熱圧着方法は、貴金属を
多く用いるため製品コストを上げてしまう欠点が
ある。更に、第３のリード端子を半田付する方法
は、混成集積回路基板をプリント板等に半田付に
より装着するとき、リード端子の根元まで260℃
程度の半田浴に浸漬しなければならないため、以
前に接続されているリード端子が半田浴温度によ
つてはずれてしまう等の端子接続信頼性上の欠点
があつた。また、リード端子の先端を２つまたは
３つ割にして基板の両面をはさみ固定して半田付
する方法は、前記の半田浴内でのリード端子の接
続強度を幾分かは補強することができるが、膜回
路基板をヒートシンク等の放熱板や基板載置台等
に固定する際に、基板裏面のリード端子が邪魔に
なるという欠点があつた。特に端子がヒートシン
ク等と電気的にシヨートされる危険性が高く、そ
のための絶縁手段等に多くの労力とコストを費さ
ねばならない欠点があつた。
おいて、第１のリード端子をロー付する方法は、
これがチツ素等の還元雰囲気中で行なわなければ
ならないため、ガラスフリツトを用いてAgPd等
を厚膜回路基板の端子電極として設けた構造に
は、ガラスフリツトがロー付時に雰囲気中に還元
されるために適用できなかつた。又、コバーは金
属として高価である。更に第２のリード端子の接
続のようにAuを用いる熱圧着方法は、貴金属を
多く用いるため製品コストを上げてしまう欠点が
ある。更に、第３のリード端子を半田付する方法
は、混成集積回路基板をプリント板等に半田付に
より装着するとき、リード端子の根元まで260℃
程度の半田浴に浸漬しなければならないため、以
前に接続されているリード端子が半田浴温度によ
つてはずれてしまう等の端子接続信頼性上の欠点
があつた。また、リード端子の先端を２つまたは
３つ割にして基板の両面をはさみ固定して半田付
する方法は、前記の半田浴内でのリード端子の接
続強度を幾分かは補強することができるが、膜回
路基板をヒートシンク等の放熱板や基板載置台等
に固定する際に、基板裏面のリード端子が邪魔に
なるという欠点があつた。特に端子がヒートシン
ク等と電気的にシヨートされる危険性が高く、そ
のための絶縁手段等に多くの労力とコストを費さ
ねばならない欠点があつた。
本発明の目的は、半導体部品全般において、電
極部同志を接続するのに有効な接続構造を提供す
ることである。特に、安価な卑金属素材のリード
端子を用い、回路基板をプリント板等に半田付す
る際の熱でリード端子がはずれることがなく、基
板の底面を載置台上に固定する際にも何等障害の
ない電極構造をもつ半導体装置を提供することで
ある。
極部同志を接続するのに有効な接続構造を提供す
ることである。特に、安価な卑金属素材のリード
端子を用い、回路基板をプリント板等に半田付す
る際の熱でリード端子がはずれることがなく、基
板の底面を載置台上に固定する際にも何等障害の
ない電極構造をもつ半導体装置を提供することで
ある。
即ち、本発明は、例えば膜回路基板上にメタラ
イズされた外部引き出し用端子電極に対して、外
部リード端子を接続するような混成集積回路装置
においては、前記リード端子を鉄の如き卑金属材
料を素材として、その表面を銅メツキし、この銅
メツキ上に更に銀メツキを施したものを、前記、
外部引き出し用端子電極に対して溶接接続したこ
とを特徴とする。
イズされた外部引き出し用端子電極に対して、外
部リード端子を接続するような混成集積回路装置
においては、前記リード端子を鉄の如き卑金属材
料を素材として、その表面を銅メツキし、この銅
メツキ上に更に銀メツキを施したものを、前記、
外部引き出し用端子電極に対して溶接接続したこ
とを特徴とする。
以下、本発明の一実施例を図面を用いて説明す
る。
る。
第１図ａ，第１図ｂはそれぞれ本発明の一実施
例で、混成集積回路を構成する膜回路基板の端子
部の正面図及び断面図を示す。第１図において、
１は例えばセラミツクの如き絶縁性基板、２は、
絶縁性基板２上に所定のパターン形状にメタライ
ズされた銀パラジユーム端子電極、３は前記端子
電極に溶接されたリード端子である。第２図は、
第１図ｂの拡大図であり、同図において、３０は
リード端子３の中心導体となる鉄素材、３１は鉄
素材３０の表面にメツキ等で形成された銅層、３
２は銅メツキ層３１上にメツキ等で形成された銀
層である。３３は、リード端子３と端子電極２の
溶接部で、この部分には溶接により銅メツキ層３
１の銅と銀メツキ層３２および銀パラジユーム端
子電極の銀との合金層が形成される。銀銅合金層
３３は、パラレルギヤツプウエルダ等による溶接
で容易に形成され、膜回路基板のAgPd電極とリ
ード端子とを強固に接続する役割を演じている。
銀と銅は両者間で共晶合金を作る性質があり、そ
の時の共晶点は、銀単体、銅単体の夫々融点より
も300℃程度低いため、比較的低温の溶接であつ
ても、その発生熱で、容易に共晶点に達しやす
い。従つて、共晶合金を形成しない金属、例えば
表面がNiとAg等から成るリード端子と端子電極
との溶接と比較しても溶接が容易で、しかも十分
な端子接続強度を確保できる。尚、本実施例では
膜回路基板上の端子電極２が銀パラジユームから
成つているため、リード端子３に銀メツキ層３２
がなくとも、銅メツキ層３１と端子電極２のAg
とで共晶合金を形成することができることは明白
である。
例で、混成集積回路を構成する膜回路基板の端子
部の正面図及び断面図を示す。第１図において、
１は例えばセラミツクの如き絶縁性基板、２は、
絶縁性基板２上に所定のパターン形状にメタライ
ズされた銀パラジユーム端子電極、３は前記端子
電極に溶接されたリード端子である。第２図は、
第１図ｂの拡大図であり、同図において、３０は
リード端子３の中心導体となる鉄素材、３１は鉄
素材３０の表面にメツキ等で形成された銅層、３
２は銅メツキ層３１上にメツキ等で形成された銀
層である。３３は、リード端子３と端子電極２の
溶接部で、この部分には溶接により銅メツキ層３
１の銅と銀メツキ層３２および銀パラジユーム端
子電極の銀との合金層が形成される。銀銅合金層
３３は、パラレルギヤツプウエルダ等による溶接
で容易に形成され、膜回路基板のAgPd電極とリ
ード端子とを強固に接続する役割を演じている。
銀と銅は両者間で共晶合金を作る性質があり、そ
の時の共晶点は、銀単体、銅単体の夫々融点より
も300℃程度低いため、比較的低温の溶接であつ
ても、その発生熱で、容易に共晶点に達しやす
い。従つて、共晶合金を形成しない金属、例えば
表面がNiとAg等から成るリード端子と端子電極
との溶接と比較しても溶接が容易で、しかも十分
な端子接続強度を確保できる。尚、本実施例では
膜回路基板上の端子電極２が銀パラジユームから
成つているため、リード端子３に銀メツキ層３２
がなくとも、銅メツキ層３１と端子電極２のAg
とで共晶合金を形成することができることは明白
である。
以上説明したように、本実施例の混成集積回路
は、Agと共晶合金を形成しない卑金属のリード
端子に銅メツキ層を設け、端子電極がAgを含ま
ないときは更に、銀メツキ層を設けることによ
り、銅と銀とを用いて溶接することにより接着強
度の強力な電極接続構造を提供することができ
る。
は、Agと共晶合金を形成しない卑金属のリード
端子に銅メツキ層を設け、端子電極がAgを含ま
ないときは更に、銀メツキ層を設けることによ
り、銅と銀とを用いて溶接することにより接着強
度の強力な電極接続構造を提供することができ
る。
従つて、リード端子長を最短で外部回路と半田
付接続することを要求される高周波混成集積回路
や、膜回路基板の裏面にヒートシンク等を必要と
する電力用混成集積回路に適用すれば、膜回路基
板の厚薄を問わず、安価なリード端子素材を使用
でき、端子接続強度の強い回路装置を提供できる
利点がある。
付接続することを要求される高周波混成集積回路
や、膜回路基板の裏面にヒートシンク等を必要と
する電力用混成集積回路に適用すれば、膜回路基
板の厚薄を問わず、安価なリード端子素材を使用
でき、端子接続強度の強い回路装置を提供できる
利点がある。
尚、接続されるべき一方の電極表面に銀もしく
は銅を含む金属があれば、接続すべき他方の電極
の少なくとも接続部分は銅もしくは銀を含む金属
が表面に露出していればよい。従つて、実施例で
いえば、リード端子の接続部は、端子電極が
AgPbからなつているので、特にその部分の銀メ
ツキを省略してもよい。更に、この発明は混成集
積回路を問わず、２つの導体を接続する構造を必
要とするような半導体装置一般に適用できる。
は銅を含む金属があれば、接続すべき他方の電極
の少なくとも接続部分は銅もしくは銀を含む金属
が表面に露出していればよい。従つて、実施例で
いえば、リード端子の接続部は、端子電極が
AgPbからなつているので、特にその部分の銀メ
ツキを省略してもよい。更に、この発明は混成集
積回路を問わず、２つの導体を接続する構造を必
要とするような半導体装置一般に適用できる。
第１図ａ，第１図ｂは、本発明の一実施例で混
成集積回路を構成する膜回路基板の端子部の正面
図及び断面図、第２図は第１図ｂの拡大図であ
る。 １……絶縁性基板、２……端子電極（銀パラジ
ユーム）、３……リード端子、３０……リード端
子素材、３１……銅メツキ層、３２……銀メツキ
層、３３……銀銅合金層。
成集積回路を構成する膜回路基板の端子部の正面
図及び断面図、第２図は第１図ｂの拡大図であ
る。 １……絶縁性基板、２……端子電極（銀パラジ
ユーム）、３……リード端子、３０……リード端
子素材、３１……銅メツキ層、３２……銀メツキ
層、３３……銀銅合金層。
Claims (1)
- １ 少なくとも表面に銅を有する第１の電極金属
体と、その組成に少なくとも銀を含みかつ銅と共
晶合金を形成する金属を少なくともその表面に有
する第２の電極金属体とを有し、前記第１の電極
金属体と前記第２の電極金属体とは前記第１の電
極金属体表面に存在する前記銅と前記第２の電極
金属体表面に存在する前記銀を含む金属とから形
成される共晶合金により接着されていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042961A JPS57157553A (en) | 1981-03-24 | 1981-03-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56042961A JPS57157553A (en) | 1981-03-24 | 1981-03-24 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57157553A JPS57157553A (en) | 1982-09-29 |
| JPS6347149B2 true JPS6347149B2 (ja) | 1988-09-20 |
Family
ID=12650622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56042961A Granted JPS57157553A (en) | 1981-03-24 | 1981-03-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57157553A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58509B2 (ja) * | 1974-08-29 | 1983-01-06 | 日本電気株式会社 | メツキホウホウ |
-
1981
- 1981-03-24 JP JP56042961A patent/JPS57157553A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57157553A (en) | 1982-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1396259A (en) | Assembling hybrid electronic devices containing semiconductor chips | |
| US4268585A (en) | Soldering to a gold member | |
| JPS6268691A (ja) | レ−ザビ−ムで溶接する方法 | |
| JPH0810716B2 (ja) | 電子パッケージ | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS6347149B2 (ja) | ||
| JP3236836B2 (ja) | 電子装置 | |
| JP3232051B2 (ja) | 電子装置の製造方法 | |
| JP3340082B2 (ja) | 電子装置 | |
| JP4174407B2 (ja) | 電子部品収納用パッケージ | |
| JP2830221B2 (ja) | ハイブリッド集積回路のマウント構造 | |
| JPS6318335B2 (ja) | ||
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JPS6311744Y2 (ja) | ||
| JPS59993A (ja) | 金属板電極接合方法 | |
| JP2000022012A (ja) | 電子部品装置 | |
| JP3279846B2 (ja) | 半導体装置の製造方法 | |
| JP2960504B2 (ja) | ロータリートランス | |
| JPH08102639A (ja) | 圧電発振器 | |
| JP3881542B2 (ja) | 配線基板 | |
| JPH0622092B2 (ja) | 基板型温度ヒューズ及びその製造方法 | |
| JP2002368038A (ja) | フリップチップ実装方法 | |
| JP3722737B2 (ja) | 配線基板 | |
| JP2614005B2 (ja) | フィルムキャリアテープ及びそのリードのボンディング方法 | |
| JP3780503B2 (ja) | 配線基板 |