JPS634732B2

JPS634732B2 -

Info

Publication number: JPS634732B2
Application number: JP8858981A
Authority: JP
Inventors: Yoshiro Sugai; Eiji Ueno
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1981-06-09
Filing date: 1981-06-09
Publication date: 1988-01-30
Also published as: JPS57203342A

Description

【発明の詳細な説明】この発明は、パルス性ノイズキヤンセル回路
と、ミユーテイングやハイカツト等を制御する回
路を備えたFM受信機に関するものである。

車載用のFM受信機においては、ノイズを検出
してミユーテイング、ハイカツトおよびセパレー
シヨンの制御を行なつている。この場合、ノイズ
の検出としては、ノイズを取り出してDC変換し
た信号をコントロール信号として利用しているた
めに、ノイズ検出に時間を要して瞬間的に発生す
るノイズに対するコントロールが行なえなかつ
た。これに対して、エンベロープ検波ぎみにして
ノイズ処理のスピードを上げる方法も提案されて
いるが、インパルス的なイグニツシヨンノイズに
感応してしまう問題を有している。

このような問題を解決するために、第１図に示
すパルス性ノイズキヤンセル回路Ａを設け、該回
路Ａの出力側からハイパスフイルタ１６を用いて
ノイズを取り出し、該ノイズ成分によりミユーテ
イング，ハイカツト及びセパレーシヨンをコント
ロールする方法が用いられている。この場合、パ
ルス性ノイズキヤンセル回路Ａは、検波出力をバ
ツフア回路１を用いて取り込み、このバツフア回
路１の出力を遅延用のローパスフイルタ２を介し
てノイズキヤンセル用のゲート回路３に供給して
いる。一方、バツフア回路１の出力はハイパスフ
イルタ４に供給されてパルス性ノイズの高域ノイ
ズ成分のみが取り出され、その出力が自動利得制
御アンプ５に供給される。この自動利得制御アン
プ５は、入力信号が小さい場合には利得を上げ、
入力信号があるレベル以上に上昇すると出力を一
定値に保持する働きを行なつている。このように
して、自動利得制御アンプ５からノイズを検出し
たことを示す信号が出力されると、単安定マルチ
回路６が作動して、ゲート回路３をオフ制御する
ことにより、ローパスフイルタ２を介して遅延さ
れて来るノイズが含まれた信号を遮断することに
よつてノイズを除去している。この場合、ゲート
回路３が遮断されると、大きなレベル変化が生じ
てこれがノイズとなるために、レベルホールド回
路７がゲート回路３が断となる直前の信号を保持
して出力回路８を介して送出するように構成され
ている。

しかしながら、このようなパルス性ノイズキヤ
ンセル回路Ａの出力を用いてノイズに対応した制
御信号を得ようとすると、ローパスフイルタ２を
信号が通過するために、高域ノイズ成分が少なく
なり、ハイパスフイルタ１６が高域ノイズ成分を
検出するためにはハイパスフイルタ１６の前段で
かなりの増幅が必要となる。また、前段でかなり
増幅してもハイパスフイルタ１６によりノイズ成
分のみみ取出し、信号成分を完全に遮断する該ハ
イパスフイルタテ１６はＬ，Ｃ等により急激な立
上り特性を有するように構成する必要がある。更
に、パルス性ノイズキヤンセル回路Ａは、瞬間的
に発生するマルチノイズに対する自動利得制御が
遅れるために、その分だけ後段におけるノイズの
処理が遅れてしまう等の問題を有している。

従つて、この発明による目的は、ノイズ成分検
出用のハイパスフイルタを簡略化でき、迅速なノ
イズ検出が行なえる手段を備えたFM受信機を提
供することである。

以下、図面を用いてこの発明によるFM受信機
を詳細に説明する。

第２図はこの発明によるパルス性ノイズキヤン
セル回路，及びミユーテイング，ハイカツト等の
制御信号を得るためのノイズ検出回路の一実施例
を示す回路図であつて、第１図と同一部分は同一
記号を用いて示してある。同図において９はハイ
パスフイルタ４の出力を入力とする自動利得制御
アンプであつて、その出力により単安定マルチ回
路１０をトリガしている。１１はハイパスフイル
タ４の出力を入力とするゲート回路であつて、単
安定マルチ回路１０の出力によつてゲート制御さ
れている。この場合、自動利得制御アンプ９の時
定数は、パルス性ノイズキヤンセル回路Ａの自動
利得制御アンプ５の時定数に対して十分に短いも
のとすることによりパルス性ノイズキヤンセル回
路Ａの回路動作より速くし、ノイズの検出処理を
早めている。また、この自動利得制御アンプ９
は、ノイズの検出を行なうためにのみ用いられて
いるために、音質に関する問題はない。従つてこ
の自動利得制御アンプ９はその利得を出来るだけ
上げている。更に、ゲート回路１１のゲート時間
は、イグニツシヨンノイズがなまらないようにゲ
ート回路３に比較して十分に狭いものとなつてい
る。次に、レベルホールド回路１２は、ゲート回
路１１の遮断時において、そのDC出力成分が大
きく変動するのを防止するために、ゲートの遮断
期間においては中点電位をホールドし続けるよう
に作用する。そして、このレベルホールド回路１
２の出力信号は、ゲート回路１１の開閉時におけ
るノイズ成分を除去するローパスフイルタ１３、
アンプ１４を介してDC変換回路１５に供給され、
ここでDC信号に変換されて前記ミユーテイング，
ハイカツト及びセパレーシヨン等の制御部に供給
される。

このように構成されたFM受信機において、パ
ルス性ノイズキヤンセル回路Ａのハイパスフイル
タ４からイグニツシヨンノイズ等の高周波ノイズ
信号が出力されると、パルス性ノイズキヤンセル
回路Ａは上述した動作を行なつて、出力信号中に
含まれるノイズをキヤンセルする。

一方、自動利得制御アンプ９は、このハイパス
フイルタ４から出力されるノイズ信号をすばやく
処理することによりその出力を単安定マルチ回路
１０に供給してトリガする。トリガされた単安定
マルチ回路１０は、幅の狭いパルスを送出してゲ
ート回路１１を開制御することにより、ハイパス
フイルタ４から送出されたノイズを取り込んでレ
ベルホールド回路１２、ローパスフイルタ１３、
アンプ１４を介してDC変換回路１５に供給する。
従つて、このDC変換回路１５からは、検出ノイ
ズに対応したDCレベルの制御信号が得られるこ
とになる。そして、このように構成された回路に
おいては、パルス性ノイズキヤンセル回路Ａのハ
イパスフイルタ４を利用するために、回路構成が
簡略化されるとともに、その分だけ安価なものと
なる。また、自動利得制御アンプ９は別に時定数
の短い自動利得制御アンプを用いているために、
瞬間的に発生するノイズを迅速に処理することが
出来る。

なお、上記実施例においては、ローパスフイル
タ１３を用いた場合について説明したが、ゲート
回路１１がスパイクノイズを発生しないもの、あ
るいは発生したとしても無視出来る程度の場合に
は必ずしも必要としない。

以上説明したように、この発明によるFM受信
機によれば、瞬間的に発生するノイズを迅速に検
出して処理することが出来るとともに、パルス性
ノイズキヤンセル回路のハイパスフイルタを利用
することが出来る等の種々優れた効果を有する。

【図面の簡単な説明】

第１図は従来のFM受信機におけるパルス性ノ
イズキヤンセル回路の一例を示す回路図、第２図
はこの発明によるFM受信機の一実施例を示す回
路図である。１……バツフア回路、２，１３……ローパスフ
イルタ、３，１１……ゲート回路、４，１６……
ハイパスフイルタ、５，９……自動利得制御アン
プ、６，１０……単安定マルチ回路、７，１２…
…レベルホールド回路、８……出力回路、１４…
…アンプ、１５……DC変換回路、Ａ……パルス
性ノイズキヤンセル回路。

Claims

【特許請求の範囲】

１パルス性ノイズキヤンセル回路と、ミユーテ
イング，ハイカツト及びセパレーシヨンを制御す
る回路とを備えたFM受信機において、前記パル
ス性ノイズキヤンセル回路に備えたハイパスフイ
ルタの出力を入力とする自動利得制御アンプと、
前記自動利得制御アンプの出力によつてトリガさ
れる単安定マルチ回路と、前記ハイパスフイルタ
の出力を入力としかつ単安定マルチ回路の出力に
よつて制御されるゲート回路と、前記ゲート回路
の出力を該ゲート回路が開時にそのDCレベルを
保持するレベルホールド回路と、前記レベルホー
ルド回路の出力をDC変換して制御信号を送出す
るDC変換回路とを備え、前記DC変換回路よりの
制御信号をミユーテイング，ハイカツト及びセパ
レーシヨン制御用の制御信号とすると共に、前記
自動利得制御アンプの時定数を前記パルス性ノイ
ズキヤンセル回路の回路動作より速くなるように
設定されていることを特徴とするFM受信機。