JPS6348157A - Ｄｃ−ｄｃコンバ−タ - Google Patents
Ｄｃ−ｄｃコンバ−タInfo
- Publication number
- JPS6348157A JPS6348157A JP18941186A JP18941186A JPS6348157A JP S6348157 A JPS6348157 A JP S6348157A JP 18941186 A JP18941186 A JP 18941186A JP 18941186 A JP18941186 A JP 18941186A JP S6348157 A JPS6348157 A JP S6348157A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- turned
- control
- converter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ＤＣ−ＤＣコンバータ、特にスイッチングト
ランジスタのオフ訪問を短’Ａ’６１．−、てスイ・。
ランジスタのオフ訪問を短’Ａ’６１．−、てスイ・。
ヂング損失を減少１．た、Ｄ Ｃ−Ｄ Ｃ−１ンバ−タ
に関する。
に関する。
（従来の技術）
［（１流電圧を任意の直流重圧に変換するＤＣ−ＤＣコ
ンバータは、直流入力を・１１交治に変換１２、この交
流を整流、Ｗ滑しで任、（１、のＷ！流出力を取り出す
ものである。
ンバータは、直流入力を・１１交治に変換１２、この交
流を整流、Ｗ滑しで任、（１、のＷ！流出力を取り出す
ものである。
第３図は、このようなりＣ−ＤＣコンバータの一例を示
す回路図である。図において、直流入力端子Ａには、Ｐ
ＮＰＩ・ランジスタＱ１のエミッタを接続し、トランジ
スタＱ１のコレクタには、フライホイールダイオードＤ
１とチョークコイルＣＨ、を接続する。チョークコイル
ＣＨＩの他端はコンデンサＣ１および直流入力端子Ｂに
接続される。ＩＣ，は］・ランジスタＱｌ、Ｑ２の制御
回路であり、制御トランジスタＱｘにより、トランジス
タＱＩのオン、オフを制御する。
す回路図である。図において、直流入力端子Ａには、Ｐ
ＮＰＩ・ランジスタＱ１のエミッタを接続し、トランジ
スタＱ１のコレクタには、フライホイールダイオードＤ
１とチョークコイルＣＨ、を接続する。チョークコイル
ＣＨＩの他端はコンデンサＣ１および直流入力端子Ｂに
接続される。ＩＣ，は］・ランジスタＱｌ、Ｑ２の制御
回路であり、制御トランジスタＱｘにより、トランジス
タＱＩのオン、オフを制御する。
次に、この回路の動作について説明する。制御トランジ
スタＱｘをオンにすると、トランジスタＱ＋がオンし、
ｌ・ランジスタＱｌのコレクタには、入力゛重圧ＶＩＮ
とほぼ等しい電圧が現われる。
スタＱｘをオンにすると、トランジスタＱ＋がオンし、
ｌ・ランジスタＱｌのコレクタには、入力゛重圧ＶＩＮ
とほぼ等しい電圧が現われる。
制御トランジスタＱｘをオフにすると、ｌ・ランジスタ
Ｑ１もオフとなり、ｌ・ランジスタＱ、 ＋のコレクタ
の電圧は、はぼＯＶどなる。このように、制１２−ｔｌ
ｌ・ランジスタＱ、 ｘをオン、オフすることにより
）・ランジスタＱ１もオン、オフし直流入力端子Ａに人
力された電圧がスイッチングされてＩ・ランジスタＱ１
のコレクタ（ご現われる。トランジスタＱ１によりスイ
フチングされた電圧は、チョークコイルＣＨｌ 、 コ
ンデンサＣ１からなる平滑回路により平滑さねて出力端
子Ｂからは直流電圧が取り出される。
Ｑ１もオフとなり、ｌ・ランジスタＱ、 ＋のコレクタ
の電圧は、はぼＯＶどなる。このように、制１２−ｔｌ
ｌ・ランジスタＱ、 ｘをオン、オフすることにより
）・ランジスタＱ１もオン、オフし直流入力端子Ａに人
力された電圧がスイッチングされてＩ・ランジスタＱ１
のコレクタ（ご現われる。トランジスタＱ１によりスイ
フチングされた電圧は、チョークコイルＣＨｌ 、 コ
ンデンサＣ１からなる平滑回路により平滑さねて出力端
子Ｂからは直流電圧が取り出される。
ところで、制御トランジスタＱｘにより、トランジスタ
Ｑ１を才）する際に、該トランジスタのペースにＬ１′
屯荷が残存しているため、オン状態からオフ状１ハーニ
へのスイングく／グ時間が長くなり、スイッチング損失
が大さくなるため、通常はペース′屯荷放出用の抵抗Ｒ
，を、ｌ・ランシスタＱ１のペース、エミッタ間に接続
して、ｌ・ランジスタＱ１のスイッチング時間を短縮し
ている。
Ｑ１を才）する際に、該トランジスタのペースにＬ１′
屯荷が残存しているため、オン状態からオフ状１ハーニ
へのスイングく／グ時間が長くなり、スイッチング損失
が大さくなるため、通常はペース′屯荷放出用の抵抗Ｒ
，を、ｌ・ランシスタＱ１のペース、エミッタ間に接続
して、ｌ・ランジスタＱ１のスイッチング時間を短縮し
ている。
第４図は、従来例の他の回路図であり、第３図の回路と
は、トランジスタＱ＋のペースとペース電荷放出用の抵
抗Ｒ１との間に、抵抗Ｒ５とコンデンサＣ２の並列回路
を接続して、トランジスタＱ１のスイッチング動作を早
めている点のみが相違しており、他の回路動作は第３図
のものと全く同様であるので、詳細な説明は省略する。
は、トランジスタＱ＋のペースとペース電荷放出用の抵
抗Ｒ１との間に、抵抗Ｒ５とコンデンサＣ２の並列回路
を接続して、トランジスタＱ１のスイッチング動作を早
めている点のみが相違しており、他の回路動作は第３図
のものと全く同様であるので、詳細な説明は省略する。
（発明が解決しようどする問題点）
上記のように、スイッチングトランジスタのオフ時間短
縮のために、第３図の例においては、トランジスタＱ１
のペース、エミンタ間に抵抗Ｒ。
縮のために、第３図の例においては、トランジスタＱ１
のペース、エミンタ間に抵抗Ｒ。
を接続し、第４図の例では、抵抗Ｒ１と直列番こ抵抗Ｒ
５とコンデンサＣ２の並列回路を接続しているが、制御
回路ＩＣ，の駆動能力には制約があるため、抵抗Ｒ１＋
ＲＦｉ 、コンデンサＣ２からなるインピーダンスの
値をあまり小さくすることはできず、トランジスタＱ１
のオフ時間短縮には限界があるという問題があった。
５とコンデンサＣ２の並列回路を接続しているが、制御
回路ＩＣ，の駆動能力には制約があるため、抵抗Ｒ１＋
ＲＦｉ 、コンデンサＣ２からなるインピーダンスの
値をあまり小さくすることはできず、トランジスタＱ１
のオフ時間短縮には限界があるという問題があった。
そこで、本発明１１このような従来技術の問題点ＩＭ消
［２、スイッチングトランジスタのオフ時間シ１υ縮１
．て゛ｉｌＬ力変換効率を改善したＤＣ−ＤＣコンバー
タを提供するものである。
［２、スイッチングトランジスタのオフ時間シ１υ縮１
．て゛ｉｌＬ力変換効率を改善したＤＣ−ＤＣコンバー
タを提供するものである。
（問題点を解決するためのｆ段）
本発明の、ＤＣ−ＤＣコンノヘータは次のように構成さ
れる。即ち、直流入力電圧をオン、オフするスイッチン
グトランジスタと、該Ｉ・ランジスタのオン、オフを制
御する制御回路とを具備し、前記スイッチングトランジ
スタの出力電圧を整流、平滑して任意の直流電圧を出力
するＤＣ，−ＤＣコンバータにおいて、前記スイッチン
グ］・ランジスタのオフ時に、該トランジスタのペース
に残存している電荷を流し込むトランジスタを設けて、
スイッチングトランジスタのオフ動作を早めたことを特
徴とするものである。
れる。即ち、直流入力電圧をオン、オフするスイッチン
グトランジスタと、該Ｉ・ランジスタのオン、オフを制
御する制御回路とを具備し、前記スイッチングトランジ
スタの出力電圧を整流、平滑して任意の直流電圧を出力
するＤＣ，−ＤＣコンバータにおいて、前記スイッチン
グ］・ランジスタのオフ時に、該トランジスタのペース
に残存している電荷を流し込むトランジスタを設けて、
スイッチングトランジスタのオフ動作を早めたことを特
徴とするものである。
（作用）
本発明のＤ（、−ＤＣコンバータは、スイッチングトラ
ンジスタのオフ時に、ペースに残存している電荷を吸い
込むトランジスタを設けているので、トランジスタのオ
フ動作をイめ、スイッチング損失を減少させることがで
きる。
ンジスタのオフ時に、ペースに残存している電荷を吸い
込むトランジスタを設けているので、トランジスタのオ
フ動作をイめ、スイッチング損失を減少させることがで
きる。
（実施例）
以ド１図により本発明の実施例について説明する。第１
図は、本発明の第１の実施例を示す回路図である。この
実施例においては、トランジスタＱ１のオフ時に、該ｌ
・ランジスタのペース電荷を吸い出すｌ・ランジスタＱ
２を設けたことを特徴としている６図において、制御ト
ランジスタＱｘをオンにすると、トランジスタＱ１はオ
ンになるが、ｌ・ランジスタＱｘのエミッタ電位が」−
１するため、ｌ・ランジスタＱ２のペースは逆バイアス
となりオフとなっている。次に、制御トランジスタＱＸ
をオフにすると、トランジスタＱ１のペース電流は遮断
されるが、残存しているペース電荷によりオン状態が継
続されている。一方、このときｌ・ランジスタＱｘのエ
ミッタ電位は下がろうとしているため、トランジスタＱ
２はオンとなっており、トランジスタＱ＋のペース電荷
は、トランジスタＱ２により放出され、トランジスタＱ
１はオフどなる。このようにして、制御回路ＩＣ［の駆
動能力にかかわらず、トランジスタＱ１のオフ時ｉ用を
Ｌｒ’めることができる。なお、ダイオ・−ドＤ？は、
！・ランジスタＱ２のペースに逆電圧が印加されるのを
防止するどどもに、コンデンサＣ２の電荷を放電するだ
めのダイオードである。
図は、本発明の第１の実施例を示す回路図である。この
実施例においては、トランジスタＱ１のオフ時に、該ｌ
・ランジスタのペース電荷を吸い出すｌ・ランジスタＱ
２を設けたことを特徴としている６図において、制御ト
ランジスタＱｘをオンにすると、トランジスタＱ１はオ
ンになるが、ｌ・ランジスタＱｘのエミッタ電位が」−
１するため、ｌ・ランジスタＱ２のペースは逆バイアス
となりオフとなっている。次に、制御トランジスタＱＸ
をオフにすると、トランジスタＱ１のペース電流は遮断
されるが、残存しているペース電荷によりオン状態が継
続されている。一方、このときｌ・ランジスタＱｘのエ
ミッタ電位は下がろうとしているため、トランジスタＱ
２はオンとなっており、トランジスタＱ＋のペース電荷
は、トランジスタＱ２により放出され、トランジスタＱ
１はオフどなる。このようにして、制御回路ＩＣ［の駆
動能力にかかわらず、トランジスタＱ１のオフ時ｉ用を
Ｌｒ’めることができる。なお、ダイオ・−ドＤ？は、
！・ランジスタＱ２のペースに逆電圧が印加されるのを
防止するどどもに、コンデンサＣ２の電荷を放電するだ
めのダイオードである。
第２図は、本発明の第２の実施例の回路図である。この
実施例では、制御トランジスタＱ、 ｘとスイッチング
トランジスタＱ１との間に、更にＰＮＰトランジスタＱ
５を、またトランジスタＱ１のコレクタ側に帰還用ダイ
オードＤ３を設けたことを特徴どしている。図において
、制御トランジスタＱｘがオンになると、トランジスタ
Ｑ５がオン、トランジスタＱ１がオン、トランジスタＱ
２はオフとなる。ここで、トランジスタＱ１のコレクタ
側には帰還用ダイオードＤ３が接続されているため、ト
ランジスタＱ１のコレクタ電位が４−Ｍしてダイオード
Ｄ５が導通するとトランジスタＱ３のエミッタ電流、す
なわちトランジスタＱ１のペース電流の増加が止まりト
ランジスタＱ１は飽相領域に達することができず、不飽
和領域で動作することになる。このため、制御Ｉ・ラン
ジスタＱＸをオフにして、トランジスタＱ５．Ｑｌをオ
フ、トランジスタＱ２をオンにする際に、トランジスタ
Ｑ１のペースに残存する電荷は極めて少なくなり、該ト
ランジスタのオフ動作を ・層重めることができる。
実施例では、制御トランジスタＱ、 ｘとスイッチング
トランジスタＱ１との間に、更にＰＮＰトランジスタＱ
５を、またトランジスタＱ１のコレクタ側に帰還用ダイ
オードＤ３を設けたことを特徴どしている。図において
、制御トランジスタＱｘがオンになると、トランジスタ
Ｑ５がオン、トランジスタＱ１がオン、トランジスタＱ
２はオフとなる。ここで、トランジスタＱ１のコレクタ
側には帰還用ダイオードＤ３が接続されているため、ト
ランジスタＱ１のコレクタ電位が４−Ｍしてダイオード
Ｄ５が導通するとトランジスタＱ３のエミッタ電流、す
なわちトランジスタＱ１のペース電流の増加が止まりト
ランジスタＱ１は飽相領域に達することができず、不飽
和領域で動作することになる。このため、制御Ｉ・ラン
ジスタＱＸをオフにして、トランジスタＱ５．Ｑｌをオ
フ、トランジスタＱ２をオンにする際に、トランジスタ
Ｑ１のペースに残存する電荷は極めて少なくなり、該ト
ランジスタのオフ動作を ・層重めることができる。
（発明の効果）
以り説明したように、本発明によればＤ Ｃ−ＤＣコン
バータのスイッチングトランジスタに、該トランジスタ
のオフ動作を１？−める回路を接続１−だので、該トラ
ンジスタの制御回路の駆動能力に制約されることなく、
オフ動作を早め、スイッチング損失を減少させることが
できる。
バータのスイッチングトランジスタに、該トランジスタ
のオフ動作を１？−める回路を接続１−だので、該トラ
ンジスタの制御回路の駆動能力に制約されることなく、
オフ動作を早め、スイッチング損失を減少させることが
できる。
第１図、第２図は本発明の実施例の回路図、第３図、第
４図は従来例の回路図である。 Ｑ＋ ”Ｑｇ 、ＱＸ・・・トランジスタ、Ｒ１−Ｒ
４・・・抵抗、Ｄ１〜Ｄ３・・・ダイオード、Ｃ１〜Ｃ
２・・・コンデンサ、ＣＨ，・・・チョークコイル、Ｉ
Ｃ１・・・制御回路。
４図は従来例の回路図である。 Ｑ＋ ”Ｑｇ 、ＱＸ・・・トランジスタ、Ｒ１−Ｒ
４・・・抵抗、Ｄ１〜Ｄ３・・・ダイオード、Ｃ１〜Ｃ
２・・・コンデンサ、ＣＨ，・・・チョークコイル、Ｉ
Ｃ１・・・制御回路。
Claims (2)
- （１）直流入力電圧をオン、オフするスイッチングトラ
ンジスタと、該トランジスタのオン、オフを制御する制
御回路とを具備し、前記スイッチングトランジスタの出
力電圧を整流、平滑して任意の直流電圧を出力するＤＣ
−ＤＣコンバータにおいて、前記スイッチングトランジ
スタのオフ時に、該トランジスタのペースに残存してい
る電荷を流し込むトランジスタを設けて、スイッチング
トランジスタのオフ動作を早めたことを特徴とするＤＣ
−ＤＣコンバータ。 - （２）前記スイッチングトランジスタの出力側に、該ト
ランジスタを不飽和領域でのみ動作させるための帰還ダ
イオードを接続したことを特徴とする特許請求の範囲第
（１）項に記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941186A JPS6348157A (ja) | 1986-08-12 | 1986-08-12 | Ｄｃ−ｄｃコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18941186A JPS6348157A (ja) | 1986-08-12 | 1986-08-12 | Ｄｃ−ｄｃコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6348157A true JPS6348157A (ja) | 1988-02-29 |
Family
ID=16240818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18941186A Pending JPS6348157A (ja) | 1986-08-12 | 1986-08-12 | Ｄｃ−ｄｃコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237590U (ja) * | 1988-09-02 | 1990-03-13 |
-
1986
- 1986-08-12 JP JP18941186A patent/JPS6348157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237590U (ja) * | 1988-09-02 | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756772B2 (en) | Dual-output direct current voltage converter | |
| US11070135B2 (en) | Converter with soft-start period of output voltage | |
| JPS5931245B2 (ja) | 電源電圧制御型増幅器 | |
| CN115313819B (zh) | 一种集成两种自举电路的高压集成电路及半导体电路 | |
| US10348205B1 (en) | Coupled-inductor cascaded buck converter with fast transient response | |
| US6597155B2 (en) | Highly efficient self-oscillation boost DC/DC converter | |
| JPH06225522A (ja) | スイッチング電源回路 | |
| US3353032A (en) | Flyback power amplifier circuit | |
| KR100424444B1 (ko) | 승압형 컨버터를 위한 무손실 스너버 회로 | |
| EP0416933B1 (en) | Driver circuit for a large capacity switching element | |
| US6157181A (en) | Step-down DC/DC converter for converting a high DC input voltage into a low DC output voltage | |
| JPH05191970A (ja) | 電源装置 | |
| CN112187045B (zh) | 一种无负向电流的buck变换器自举驱动电路 | |
| US3493895A (en) | Current ffedback oscillator with initial overdrive | |
| RU217544U1 (ru) | Полумостовой инвертор с внешним возбуждением | |
| JP2003339165A (ja) | 同期整流式スイッチング電源装置 | |
| JP2835297B2 (ja) | スイッチング電源装置 | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JP3302808B2 (ja) | スイッチング電源装置 | |
| JP2000175442A (ja) | 直流電源装置 | |
| SU1026255A1 (ru) | Стабилизированный конвертор | |
| JP3457442B2 (ja) | スイッチング電源装置 | |
| JP3499659B2 (ja) | 自励式スイッチング電源回路 | |
| RU2179781C1 (ru) | Преобразователь напряжения | |
| JPH07143739A (ja) | スイッチング電源装置 |