JPS63501117A - デジタル移相制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル位相制御方式 発明の背景 本発明はデジタル位相制御方式に関し、よル詳細には、広範囲の正確に制御され た増分に渡って基準信号に関して出力信号の位相調節を与えることができる方式 に関する。

基準信号に関して予め決定された位相を有する出力信号を与える位相制御方式は 公知である。これを得るために１位相比較器及び電圧制御発信機（ＶＣＯ）を含 む位相ロックループを使用することは一般的に公知である。位相比較器の出力は ｖＣＯの入力に接続される。この位相比較器は２つの入力を有し、その１つの入 力は基準信号を受け、他の入力はＶＣＯからの出力信号（これは、一般的に、フ ィードバック信号と呼ばれる）を受ける。位相比較器はその２つの入力信号の位 相を比較し、位相誤差信号を与える。この位相誤差信号に応じて、ｖＣＯは位相 誤差信号を最小にするようＫその出力信号の位相を調節する。

基準信号に関して予め決定された位相偏位を有するようＫ　ＶＣＯからの出力信 号の位相を制御することも公知である。その公知の装置において、そのような位 相偏位はフィードバック信号径路あるいはその代シに位相ロックルーズの基準信 号径路に接続されたアナログまたはデジタル位相シフト即ち遅延装置を使用する ことによ９得られる。公知のアナログ信号位相シフト即ち遅延装置は抵抗（ト） 及びコンデンサ（Ｑあるいはインダクタ（ト）及びコンデンサ（Ｑ、アナログＬ Ｃ遅延線あるいは例えば電荷結合装置によって構成されるアナログシフトレジス タから成る回路網を含んでもよい。所望の位相偏位は上記回路綱部ち遅延線の凡 、ＬまたはＣパラメータを変えるか、遅延線の長さを変えるかまたは電荷結合装 置に与えられるクロック信号の周波数を変えることによ）調節されることができ る。しかしながら、上述したアナログ位相シフト及び遅延装置は温度及び湿度の ような経年及び環境変化によるドリフトを受けやすい。とのドリフトはオペレー タの頻繁な調節及び保守によシ補償されなければならない。ドリフト補償回路は 公知であるが、それはこの問題を完全には解決しない。また上述した装置のはと んどけ遠隔制御に適さない。

１つの形式の公知のデジタルシフト即ち遅延装置はＲ及びＣあるいはＬ素子から 成るアナ四ゲタイムアウト回路あるいはＲ素子と置換する電圧制御定電流源を含 む１つちるいはそれ以上の単安定マルチバイブレータを有するこのタイムアウト 回路は所望の位相偏位を決定するために使用される尾端を有する出力パルスの持 続時間を決定する。タイムアウト回路のＲまたはＣパラメータを変えるかあるい は電流源の制御電圧を変えることによシそれぞれ位相調節をうろことが可能であ るがこれら装置は不安定となる。

他の形式のデジタル装置は例えばカウンタを使用するデジタルタイムアウト回路 をそなえた１つあるいはそれ以上の単安定マルチバイブレータを含む。出力信号 の位相調節はタイムアウトカウンタにモードされる種々のデジタルタイムアウト 値を選択することによって得られることができる。しかしながら、この形式のデ ジタル位相シフトあるいは遅延装置は、大きな範囲の位相調節及び細い分解能が 所望される時には比較的高価になってしまう。

位相ロックルーズにおいて出力信号位相調節をうるために使用されるようなデジ タルシフトレジスタの公知である。ここで、位相調節はシフトレジスタのクロッ ク周波数あるいはそのシフトレジスタの長さを変化することＫよって見られるこ とができる。しかしながら、広範囲で細い分解能を有する位相調節を必要とする 応用においては、構成が高価なものとなってしまう。

本発明は、基準信号に関する出力信号の位相が高度の分解能、精度、安定度及び 再現性で選択的に変化されることができるような調節可能なデジタル位相制御方 式を与えるととＫよル公知の位相制御方式の上述した欠点を解消する。同時に１ 本発明の方式は構成が比較的簡単であシかつ低価格のものである。

本発明によれは、受信した位相制御入力信号に関して選択した位相偏位を有する 予め決定された周期的波形を発生する関数発生器が設けられる。第１及び第２の 入力信号間の位相関係に対応する位相を有する出力信号を与える位相制御発信装 置がその入力信号の１つとして関数発生器から予め決定した波形を受ける。この 関数発生器は位相制御発信装置からの出力信号あるいは基準信号を・受ける位相 制御入力を有する。位相制御発信装置の他の入力信号は出力信号の他方のものあ るいは基準信号であシ、これは関数発生器の位相制御人力によっては受けられな い。調節可能な位相偏位制御装置は予め決定された波形の選択された位相偏位を 制御するため関数発生器に接続されることができる。

好適実施例において、デジタル関数発生器は位相ロックルーズにおいて使用され る。この位相ロツクルーグはフィードバック信号に対して基準信号を比較する位 相比較器を有する。位相比較器からの誤差信号は電圧制御発信器（ＶＣＯ）を制 御する。本明細書の記載の目的のため、位相比較器とＶＣＯとの組合わせは位相 制御発信器として言及される。デジタル関数発生器はサイン波形サンプルの記憶 されているデジタル形からのサイン波形を発生する。出力信号の選択された位相 偏位は位相偏位制御装置によって決定される。関数発生器は選択された位相偏位 を有するサイン波を表わす１組のサンプルからの波形を発生する。ＶＣＯは位相 ロックループから出力信号を与え、この信号は、フィードバック信号として位相 比較器に対し関数発生器から与えられるナイン波を生せしめるために選択された サンプルをクロッキングするためクロツクとして使用される。位相比較器によっ て受けられるこの結果のフィードバック信号は出力信号の位相に関する必要な情 報を持っている。

別の実施例において、関数発生器はその位相制御入力で基準信号を受け、それは 位相比較器に対して所望の位相偏位を有する基準信号を与える。この実施例にお いて、位相比較器はその他の入力でＶＣＯからフィードバック信号を受ける。本 発明の大きな長所は、フィードバックあるいは基準信号の位相偏位がデジタル関 数発生器によって与えられることである。このデジタル関数発生器は予め決定さ れた周期的信号波形をその波形のサンプルを表わす記憶されているデジタル値か ら発生する。その周期的波形の所望の位相偏位は位相偏位した波形に対応するサ ンプルを表わす１組のデジタル値を選択しかつ記憶することによシデジタル的に 与えられる。

好適実施例において、選択されたデジタル値表示すンプルの組はデジタル対アナ ログ（Ｄ／Ａ）ｆ換器に与えられる。このＤ／Ａ変換器はこれらサンプルから所 望の位相偏位を有する周期的信号を発生する。好適実施例において、ナイン波形 の４つのデジタル値の表示すンプルのこのような組は読出し専用メモリ（ＲＯＭ ）に記憶されているサイン関数のデジタル値から計算される。このＲＯＭは０か ら９０°の範囲でその関数を表わす３６０のこのような値を記憶する。従って、 ７度に等しい細い分解能の記憶値が得られる。位相偏位制御装置によって指示さ れる所望の位相偏位は数学的に次のように表わされることができる。

偏位アルファ＝（Ｋ’９０度十ガンマ）・・・・−・（１）ここで、Ｋは０から ３の範囲の整数であシ、ガンマは０から９０″の範囲の角度である。好適実施例 において、サイン波は９０°の位相偏位で互いに等しく隔った４つのサンプルに よって定められる。サイン関数の周知の対称的特性のため、サイン波の必要な４ つのサンプルはガンマ度及び（９０−ガンマ）度の角度でサイン関数の２つの値 から周知の三角関数式に基づいて計算されることができる。

４つのサンプルを表わす４つのデジタル値の組はＶＣＯ出力信号として与えられ るり四ツク信号によって周期的に記憶器に記憶されかつ読出される。

このようにして読出されたデジタル値表示すンプルはステップ関数信号を生じさ せる。Ｄ／Ａ変換器に供給される。このステップ関数信号は帯域フィルタに供給 され、この帯域フィルタは位相比較器の１つの入力にサイン波フィードバック信 号としてステップ関数信号の基本周波数の成分を通過する。

位相比較器は上述した基準信号に対してフィードバック信号の位相を比較し、そ れから得られる誤差信号はその出力信号の位相を変化するためにＶＣＯを制御す るように使用されるこれＫよつ位相比較器の入力での基準及びフィードバック信 号間の位相差はキャンセルされるようになる。この態様で、ｖＣＯからの出力信 号は位相偏位制御装置によって決定される量だけ基準信号からオフセットせしめ られた位相に維持される。

以上の記載から明らかなように、本発明によれば、位相四ツクループＩｃおける フィードバックあるいは基準信号の所望の位相偏位は所望の位相偏位を有する周 期的偏位波形を発生するためその波形の記憶されているデジタル値表示すンプル のデジタル対アナログ変換を使用するととＫよシ得られる。これら記憶値は位相 偏位制御装置によって指示される所望の位相偏位に対応する周期関数のデジタル 値から計算される。関数発生器はデジタル信号処理技術を相当部分にわたって使 用するために高度の安定性、精度及び再現性ならびに位相偏位の高度の分解能が 得られる。

従って、本発明の位相制御方式は、位相ロックループにおいて位相比較のため所 望の位相偏位を有するナイン波、鋸歯状波のような選択された波形の新たな周期 信号が発生される点で上述した従来の方式とは区別される。

公知の位相制御方式はフィードバック信号を単に遅延する位相シフタを使用し、 位相比較器のだめの新たな位相調節可能なフィードバック信号を発生しない。

図面の簡単な説明 第１Ａ図は本発明に従った位相制御方式の好適実施例を示すブロック図である。

第１Ｂ図は本発明の他の実施例を示すブロック図である。

第２図はカラーテレビジョン信号処理装置において使用される第１Ａ図に対応す るよシ詳細なブロック図である。

第３人及び３Ｂ図は本発明に従って関数発生器によって発生する連続波形の例を 示す理想化したタイミング図である。

第４Ａ及び４Ｂ図は第２図の関数発生器の１部の構成の例を示すよシ詳細な回路 図の連続する部分である。

詳細な記載 比較を容易にするために１同様の要素はすべての図で同様の参照誉号によって表 わされる。

第１Ａ図には、本発明に従ったデジタル位相制御方式１０の好適実施例が示され る。位相比較器１．′６はその第１の入力１３で２イン１５で基準信号源１８に よって与えられる基準信号を受ける。その第２の入力１７では位相比較器１６け ライン３１を介してそれに与えられるフィードバック信号を受ける。比較器１６ はその２つの入力信号の位相を比較し、電圧制御発信器（ＶＣＯ）２０に与えら れる位相誤差信号を２イン２１に与える。ＶＣＯ２０からの出力信号はライン２ ３を介して関数発生器１２の位相制御人力２５に与えられる。この関数発生器は その他の入力２７で位相偏位制御装置１４からの２イン２９の制御信号を受ける 。関数発生器は好適実施例ではサイン波である予め決定された周期波形を発生す る。位相制御人力２５で受けられた信号の位相に関するその発生された波形の位 相関係は位相偏位制御装置１４１Ｃよって決定される。このようにして発生され た信号は第１の入力１３に与えられる基準信号との比較のため位相比較器１６の 第２の入力１７に上述したフィードバック信号として２イン３１ｔ−介して関数 発生器１２から与えられる。

発生器１２からの２イン３１の信号のタイミングはライン２３での出力信号のタ イミングによって決定されるために、ライン３１での信号の位相はライン２３で の出力信号の位相に関し一定の位相オフセットに維持される。

この態様で、位相ロックルーズ作用によシ、出力信号は選択された位相偏位に対 応する量だけ基準信号の位相からオフセットせしめられる位相に維持される。

ＶＣＯ２０からの出力信号の位相がシステム動作の変態の結果として生じてしま うように変化すれば、関数発生器１２によって発生される信号の位相は選択され た位相偏位によって決定されるような基準信号に対する出力信号の位相を修正す るように変化する。同様に１倍号源１８によって与えられる基準信号は通常安定 なものと考えられる。しかしながら、それは位相的に変化しうる。そのような場 合に、ＶＣＯ２０からの出力信号の位相は信号発生器１２によって決定される位 相偏位に追従する。

第１Ｂ図は本発明の別の実施例を示す。２つの実施例は、関数発生器１２が２イ ン１５で基準信号を受けるようＫその位相制御人力２５と接続されかつその出力 がライン３１を介して位相比較器１６の第１の入力１５に接続されるという点で 異なっている。第１Ａ図の上述した実施例との別の相異としては、ＶＣＯ２０か らの２イン２３での出力信号が位相比較器１６の第２の入力１７にフィードバッ ク信号として接続されることでおる。この結果、第１Ｂ図の実施例においては、 関数発生器１２からの２イン３１での出力信号の位相は位相偏位制御装［１４に よって決定される値だけライン１５での基準信号の位相に関して偏位される。こ の位相偏位基準信号及びＶＣｏ　２０からのフィードバック信号は位相比較器１ ６によって比較され、ライン２１を介してＶＣ０２０に与えられる位相誤差信号 が生ぜしめられる。

第１Ａ及び１Ｂ図に関連した上述した記載から、本発明によれば、関数発生器は 位相比較のため位相比較器の両方の入力に与えられる基準信号径路あるいはフィ ードバック信号径路のいずれかにおいて接続されることができることになる。

第１Ａ図に示される好適実施例のよル詳細な記載は第２図に関連してここで述べ られる。−例としてカッ−テレビジョン信号のための信号処理方式において使用 するようＫなった方式の実施例が記載される。しかしながら、本発明の方式は他 の形式の信号を同様処理するためＫも使用されることができる。

第２図において、基準信号源１８は基準ビデオ増巾器４２、バッファ４４及び帯 域フィルタ４６によって構成されている。基準信号源１８は基準ビデオ増巾器４ ２で公知の基準ビデオ発生器（図示せず）から基準ビデオ信号を受ける。この基 準ビデオ信号は水平同期、垂直同期及びカッ−バースト同期信号成分を有する複 合テレビジョン信号である。これら同期成分は基準ビデオ入力から抽出されるが 、デジタルテレビジョン装置においてマスタクロックのためのタイミング基準と して使用されるの社この信号のカラーバースト部分である。力２−バーストは安 定なりロミナンス（カラー）サブキャリア信号の８個から１１個のサイクルの定 められた期間である。

位相比較器１６は、好ましくは、位相検出器４０２つのエミッタ結合論理（ＢＣ Ｌ）リミッタｓ８．４８　（それぞれは位相検出器４０の１つの入力に接続され ている）、２つの増巾器５２，５８、パーストゲート発生器５８、サンプル／ホ ールド回路５０及びバッファ５６によって構成される。ライン４１で受けたビデ オ信号は増巾器４２において増巾され、バッファ４４、帯域フィルタ４６及び第 １のＥＣＬＩＪミッタ４８を介して位相検出器４０の１つの入力に送られる。フ ィルタ４６はカシ−バーストを含むクロミナンス信号をＢＣＬリミッタ４８で制 限する前に複合ビデオ信号から分離するように働く。ＥＣＬ　ＩＪミッタ４８は 検出器４０での位相比較のためフィルタ４６からの出力信号を二乗波に変換する 。位相検出器４αからの位相誤差信号は増巾器５２において増巾され、サンプル ／ホールド回路５０１Ｃ与えられる。サンプル／ホールド回路はカラーバースト の継続した生起の間の時間期間時に基準信号のカラーバーストの生起に生ぜしめ られる値に位相誤差信号の表わす信号を維持する。この目的のために１増巾器４ ２から基準ビデオ信号を受けるように接続されたパーストゲート発生器５４はカ ラーバーストが検出される時間間隔の間サンプル／ホールド回路５０にゲートパ ルスを供給する。サンプル／ホールド回路５０はカラーバーストの間隔の間で検 出された位相誤差信号値を保持する。

サンプル／ホールド回路５０からの出力信号はバッファ５６及び増巾器５８を介 してＶＣＯ２０に４えられる。

このＶＣＯ２０は、好ましくは、クリスタルＶＣＯによって構成される。ＶＣＯ はサブキャリア周波数の４倍の周波数（４Ｆｓｃ　）を有する出力信号をライン ２３に生ｊＺさせる。

４Ｆｓｃ周波数の信号はデジタルテレビジョン信号のクロッキングをこの装置を 介して制御するためにデジタル時間軸補正器のようなデジタルカラーテレビジョ ン信号処理装置において普通に使用されている。次に述べる記載から明らかとな るように、第２図の実施例においては、ライン２３でのＶＣＯ２０からの出力信 号は関数発生器１２において使用される読出しアドレス発生器３２からの出力信 号をクロッキングするために使用される。従って、読出しアドレス発生器３２の クロック入力は第１Ａ図の関数発生器１２の上述した位相制御人力に対応する。

位相検出器１６の他のＥＣＬリミッタ３８は２イン３１を介してサイン波信号を 受ける。この信号は関数発生器１２によって発生され、後に述べるように２イン ２３でのクロック信号に関連した所望の位相関係を有している。

ＥＣＬリミッタ３８は上述したＥＣＬリミッタ４８とほぼ同一のものである。リ ミッタ３８へのサイン波信号は関数発生器１２に含まれた帯域フィルタ３６から 供給され、このフィルタ３６は基準信号源１８の帯域フィルタ４６とほぼ同様の ものである。位相検出器４０のそれぞれの信号入力に接続される対応するフィル タ及びリミッタをほぼ同一の構成くすることによシ、これら信号は同一の遅延を 受けるようになシ、このためこれら回路によって生ぜしめられる２つの信号間の 相対遅延は最小となる。

更に、これら２つの組のフィルタ及びリミッタによって与えられる遅延が環境状 態の変化あるいは素子の膨面変化のために変化するとしたら、この構成において 、これら遅延は実質的に同一に変化し、従って位相ロックルーズ内で位相関係に 影響しない。好適実施例の位相検出器は平衡ミキサであシ、基準ビデオ信号から 与えられる信号及び関数発生器によって与えられるフィードバック信号間の位相 差を表わす誤差信号を生じさせる。

次に第２図に関連して関数発生器１２及び位相偏位制御装置１４のよシ詳細な記 載が述べられる実施例において位相偏位制御装置１４は、好ましくは、所望の位 相偏位の選択のためカシ−テレビジョン信号用の信号処理方式を制御するために 使用されるものとして周知であるような位相偏位を選択するために具備されたキ ーを有するオペレータ制御のキーボードによって構成される。装置１４は象限数 及び特定の象限内での位相偏位角によって指示されるオペレータによシ選択され た位相偏位を表わす信号を生じさせる。特定の象限内の位相偏位は読出し専用メ モリ（ＲＯＭ）２４をアドレスするために使用され象限数は演算論理ユニツ）　 （ＡＬＵ）２６に与えられる。

好適実施例において、ＲＯＭ２４は０°及び９０°の間のサイン関数のデジタル 値のアレイを記憶するこれら値は１つのサイン波の第１の象限を作る。他の象限 のどれも同様完全な５６０°の範囲忙わたる位相調節を与えるために使用される ことができる。好適実施例において、３６０の実際の振巾値が記憶され（その１ つは各一度の角度増分に対応する）、位相調節のため一度の細い分解能が与見ら れる。以下の記載から明かとなるように１つの完全なサイクルまでの位相調節を 与えるためＫが１つの全象限に対する値を記憶するだけで十分である。もちろん 、７度の分解能をうるためには、３６０°の範囲にわたりて１つの完全なサイン 波のサイクルに対応する１４４０の振巾サンプルの全てがＲＯＭに記憶されるが 、これはメモリ空間の無駄となる。更に１ツムにサイン波値の１だけを記憶する ととＫよシ、全３６０°のサイクルにわたシ１０すればよい。１０番目のビット は、以下に記載するように１それが正または負のサイン波振巾を表わすかどうか 当てること釦よって達成される。

当該技術で周知のように１任意の象限内でのサイン波の振巾値が既知の時には、 そのサイン波は周知の三角関数式を使用して全３６０°の範囲にわたるそれら値 から再び作られることができる。更に、サイン波は２つあるいはそれ以上のサン プルが与えられると発生されることがしられている。

従って、位相偏位制御装置１４から与えられる信号（その信号は選択された位相 偏位を表わす）Ｋ応じて、ＲＯＭ２４は記憶されているデジタル値の２つを次の ようにしてダス６２を介して演算論理ユニツ）　（ＡＬＵ）２６に与える。これ ら値の１つは式（１）によって上記したように位相偏位の選択された角度ガンマ におけるサイン波の振巾に対応する。ＲＯＭ２４からＡＬＵ２／（Ｋ与えられる 他の値は位相偏位の相補角度（９０−ガンマ）度での振巾値である。ＡＬＵ２６ は２つの受けた値から他の２つのデジタル値を誘導し、９０°の間隔で隔たった サイン阪の１組の４デジタル値表示すンプルが得られる。従って、これら４つの デジタル値はサイン波の４つの等しく隔たった振巾値を表わす。

アルファ度の選択された位相偏位に対して、４つのこのようにして与えられた値 の組は３６０度のサイクルの次の角に値でのサイン波振巾に対応する。即ち、ア ルファ、（９０°＋アルフア）、（１８０°＋アルフア）、・２７０゜十アルフ ァ）である。公知のようにサイン関数の対照性のため、これら４つのサンプルの ２つの対のそれぞれは同じ振中絶体値即ち同じ振巾を有し、従って極性のみが異 なる。同じ振巾を有する第１の対のサンプルはアルファ及び（１８０°＋アルフ ア）で生じ、第２の対のサンプルは（９０°＋アルフア）及び（２７０°＋アル フア）とで生じる。

更に、サイン関数の対照性のために、（９０°＋アルフア）及び（２７０°＋ア ルフア）度でのサンプルの振巾は（９０°−アルファ）でのものと同一である。

以下は、サイン波振巾を表わす４つのデジタル値の組が生じるような角度値の例 である。

アルファ＝３０°の場合にけ、４つのサンプル値はサイン波の５０，１２０，２ １０及び３００°でのものとなる。

アルファ＝６２°の場合には、４つのサンプル値は６２゜１５２．２４２及び３ ３２°のものとなる。

アルファ＝０９の場合釦は、４つのサンプル値は０．９０゜１８０及び２７０° へのものとなる。

上述した記載から明らかなように、ＡＬＵ２／＋は、ＲＯＭ２４から受けられる ２つのサンプルのそれぞれの値を使用しかつ位相偏位制御装置１４からの選択さ れた位相偏位角度アルファが置かれる象限を指示する情報に基づいて他の２つの サンプルのための値を計算することができる。

第３Ａ図において、上段の波形はその波形に沿って９０°の増分で隔たった基準 タイミング点即ちクロツクを表わす垂直線に関して０°の位相偏位を有するサイ ン波である。第１象限で波形のこぐ描かれた部分はＲＯＭ　２４内に記憶されて いるデジタル値を表わす。好適実施例に従ってＲＯＭ　２４に記憶されているサ イン枝振中値を表わすそれぞれの数は次の式を使用して計算される。

Ａ（ｎ）＝５１１　ｓｉｎ　（２Ｌｎ／１４４０）−・−（２）ここで小文字の ｎは０及び９０°間の選択された位相角度に対応する０及び３６０°の間の特定 のサンプル数でちる。

曲線上の４つの表わされた点はサイン波を表わすために使用されることができる ９０°の増分での振巾値を表わす。この例において、基準タイミング点とサイン 波との間で位相偏位はないためにアルファ＝０である。第１及び第３の基準点が 水平軸交差にありかつ第２及び第４の点がビーク振巾の点にあるためである。

上述したように、ＲＯＭ２４は７度の増分においてθ。

及び９０°間の第１の象限に対応するサイン波の振巾を記憶し、即ち４×９０＝ ５６０の振巾値がそこに記憶される。

第３Ａ図に同様水されるように、ＲＯＭに記憶されている値は０交差の振巾に割 当てられた数ＤＫよって表わされる最小振巾値からサイン波のピークに割当てら れた数５１１によって表わされる最大振巾値までの範囲となる。

これら２つの極限値は垂直軸に表わされ、「記憶されている値」として示されて いる。

第２図のブロック図に関連して上述したように１几０Ｍ２４は２つの記憶されて いる振巾値を演算論理ユニット２６に与える。１つの値は選択された角度の位相 偏位へのサイン波の振巾に対応する。選択された位相偏位アルファ冨０′。が位 相偏位制御器１４から受けられる場合には、ＲＯＭ２４かち得られる対応するサ イン枝振中値は第５Ａ□図から明らかなよ・うＶｃＯである。ＲＯＭ２４から得 られる他の値は５１１の記憶されているデジタル値に対応する（９０°−０°） の相補角位相偏位での振巾値である。

これら２つの値からＡＬＵ　２６は４つの値の組（２つは正の符号を有し、他の ２つの負の符号を有する）を生じる。従って、この例において、ＡＬＵ２６によ りて生ぜしめられる４つの振巾値け０．　＋！ｌｉｔ、　Ｏ，−５１１である。

上述したように、５１１は最大サイン波振巾を表わすＲＯＭ２４に記憶されてい る数であシ１４４０は完全な３６０゜の期間の間でのサンプルの全数である。好 適実施例忙お匹てＡＬＵは、全てのサイン枝振中値がデータの取シ扱いを容易に するため正となるようＫするためにすべて４つのこのようにして生じしめられた 値に対し正の一定のオフセット値を加える。その加えられる一定値は、好適実施 例において、５１２である。従って、ＡＬＵ２１Ｓから与えられる４つの値のこ のようＫして得た組は５１２．１０２３゜５１２及び１である。これら値は第３ Ａ図において垂直線１から４での４つの指示されたサイン波振巾を表わし、「Ｄ ／Ａ変換器入力値」としてサイン波の下側の垂直軸線上に表わされている。

他の例として、第３Ａ図に与えられる情報を使用し、選択された位相偏位アルフ ァが１８０°であることを想定する。この場合に、同じ２つの値（０，５１１） がＲ０Ｍ２４から与えられるが、論理ユニット２６は同様位相偏位角が第３象限 にあることを指示する情報を受ける。同じ４つの値が０位相側位に対しＡＬＵ２ ６から与えられるが、値の順序は第３図において示されるものから１８０゜だけ 位相偏位せしめられたサイン波形を表わす。この時に、論理ユニットが出力する 振巾値の順序は５１２．１゜５１２、１０２３となる。

第３Ｂ図は第３Ａ図に関連して上述したものに対応する基準タイミング点に関し て３０°の位相偏位を有するサイン波を表わす４つの振巾値の例を示す。この例 において、ＲＯＭ２４は位相偏位制御器１４から選択された３０゜の位相偏位に 対応する適切なアドレスを受ける。式（２）から計算される選択された位相偏位 に対する記憶されている値は２５６である。その相補角は６０°（９０°−３０ °）でアシ、対応する記憶整数４４３によって表わされる。これは式（２）から 計算されかつ最も近い整数に近似される。これら２つの値は論理ユニット２６に 与えられる。この論理ユニット２６はまた選択された３０°の位相偏位が第１象 依にあることを指示する入力信号を位相偏位制御装置１４から受ける。論理ユニ ット２６によって受けられた３つの値から、選択された位相偏位を有するサイン 波を定めるために必要な９０°の増分での４つの値の振巾及びシーケンスが計算 される。第３Ｂ図から明らかなように１５０°の位相偏位を有するサイン波の第 １の振巾値は５１２＋２５６＝７６８である。第２の値はサイン波のサイクルの １２００のものであると考えられ、これは６００のサイン波の符号がない値に対 応する５　１２＋４４５＝９５５の大きさを有している。２１５での第５の値は ５１２−２５６＝２５６　の大きさを有し、３００°での第４の値は５１２−４ ４５に６９の大きさを有する。これら４つの値は７６８．９５５．２５６及び６ ９の１＠序で論理ユニット２６から出力される。それらは垂直の９０°の増分の 線１から４上でかける印によって表わされ、「Ｄ／Ａ変換器入力値」忙しるされ ている。

選択された位相偏位角度が１２０°であったならば、振巾値の適切なシーケンス は９５５．２５６．６９及び７６８となる。同様に、選択された位相偏位角が２ １０°であったならば、シーケンスは２５６．６９．７６８及び９５５となる。

これら全ての場合釦おいて、ＡＬＵ２６から出方される振巾は同一となるが、要 求される位相偏位角の象限に応じて異なった順序となる。

所望される位相偏位を有するサイン波の上述した組の４つのデジタル値表示振巾 値はＡＬＵ２６からデータ母線６２を介“して位相偏位しまたサイン波値記憶器 ３０に与えられる。それは７４ドレス可能な記憶器であＪ）、ＡＬＵ２６から４ りの値の、組を受け、書込みアドレス発生器２８によって決定されるアドレスに おいてこれら値を記憶する。

好適実施例において、位相偏位制御装置１４、ＲＯＭ２４、のみが示されるマイ クロプロセッサ制御システムに含まれる。上述した読出しアドレス発生器３２は ＶＣＯ２０からライン２５で与えられるクロック信号によって決定される周波数 予め決定されたシーケンスで記憶器３０における４つのサンプル値のアドレスを 周期的にアクセスする。記憶器３０はこのようＫしてアクセスした値をデジタル 対アナログ（Ｄ／Ａ　）変換器３４に与える。これら値を記憶しかつアクセスす る特定の態様は第４Ａ及び４Ｂ図に関連してよ少詳細に記載される。

Ｄ／Ａ変換器３４は記憶器３０から読出されたデジタル値を受け、それらを対応 するアナログ電圧値に変換する。

第３Ａ及び３Ｂ図において、変換器３４によって受けられるデジタル値の例が「 Ｄ／Ａ変換器入力値」としてタイムチャートで示される。変換器３４によって生 ぜしめられるアナログ電圧は「Ｄ／Ａ変換器出力信号」として示される。この変 換器出力はステップ信号の形であシ、カラーテレビジョン信号のクロミナンスサ ブキャリア信号の周波数に実質的に等しい中心周波数を有する帯域フィルタ５６ ＪＩＣ与えられる。このクロミナンスサブキャリア信号はまた基準信号としても 働く。ビデオシステムのサブキャリア周波数は上述したようにＰｓｃとして表わ される。

フィルタ３６はＦｓｃ周波数の高調波が位相比較器１６に達しないようにし、か つ変換器３４から受けられたアナログ電圧を「フィルタ出力信号」として示され たようななめらかで連続的なサイン波に変換する。上述したように、比較器１６ はエミッタ結合論理（ＢＣＬ）　リミッタ３８を含み、これはフィルタ出力信号 を二乗波に変換する。

この二乗波の転移は位相偏位したサイン波の０交差に対応する。二乗波は位相検 出器４０において使用するための公知の技術を用いて生ぜしめられる。

第４Ａ及び４Ｂ図には、値発生器１２の位相偏位波形値記憶器３Ｏ，読出しアド レス発生器３２及びＤ／Ａ変換器３４の好ましい構成が示されている。減算論理 二ニット２６１Ｃよって計算されたデジタル数は８ビツト語として出力され、こ れらは公知のバッファされるデータ＋６２を介して値記憶器５０に読出される。

好適実施例において、第２図に示されるＲＯＭ２４に記憶されているサイン波値 の期間のΩ°から９０６までの範囲内の３６０の角度位置の増分Ｆｉｑビットの デジタル数によって表わされる。１０個のビットが値記憶器３０に伝達される計 算されたデジ　゛タル的に表わされた振巾値を表示するために使用される。

各１０ビツトの数は１０個のビットのブロック即ちサブセラ）Ｋ分割される。４ つの数をそれぞれに対する８つの最大有意ビットが最初に伝達される。４つの数 のそれぞれからの残シの２つの最小有意ビットは予め決定された順序で単一の８ ビツト「数」即、ちデジットのブロックとなるように結合される。８つの最大有 意ビットは４つのビットの２つの小さなブロックに分割される。そこにおいてよ 少意味があるビットのブロックは例えばＬＳ　６７０から成る４×４レジスタフ アイル６４に受けてブロッキングされ、４つのビットの他のブロックは他の４Ｘ ４レジスタフアイル６６に入力される。ファイル６４．６６はまた一緒になって 第１のレジスタと称せら、れそれぞれは第２図に示される書込みアドレス発生器 ２８から受けられる書込み信号ＷＡ及びＷＢＫよって位置決めされたそれぞれの 予め決定されたアドレスに書込まれる４つの４ビツト数を記憶する。これらファ イルへの書込みは書込みアドレス発生器から受けられる可能化書込み信号ＧＷ忙 よって可能化される。上述したように、４つの数のそれぞれからの残シの２つの ビットは単一の８ビツト数に−結合され、データレジスタ６８として働く例えば ＬＳ２７３のおくたるＤ形７リツプ７０ツブに送られる。データレジスタ６Ｂ（ 第２のレジスタと称せられるはこのレジスタに数をロードするため書込みアドレ スレジスタ２８から受けられるロード信号ＬＤによってロードされる。ある数を これらレジスタから出力させる時には、レジスタ６８における全部の組み合わせ 「数」が例えばＬ８１５５のデュアル４ライン対１ジインセレクタ７０に出力さ れる。８つのビットがデジタル数に対応する２つの群で記憶され各群は読出しア ドレス発生器３２によって与えられるアドレス信号によシ選択可能になっている 。

読出しアドレス発生器は出力信号即ちレジスタ６４，６６゜６８に記憶されてい るデジタル数によって決定される時間でＤ／Ａ変換器５４に読出すため循還され るアドレスの形でクロッキングされるアドレス信号を生せしめる。変換器３４は 各数の８つの最大有意ビットを受けるようにレジスタ６４．６６に接続され、図 示されるように残シの２つの最小有意ビットの受信のためセレクタ７０に接続さ れる。

第２図のＶＣＯ２０によって与えられる出力タイミング信号４　Ｆｓｃは一般的 に７６で示されるリングカウンタを形成する一対のＤ形スリップフロップ７２． ７４のクロック端子でライン２３から受けられる。図示されるように、フリップ ７０ツブ７２の出力はフリップ７０ツブ７４のデータ入力に接続され、フリップ フロップ７４の反転出力は÷４回路を形成するように７リツプ７０ツブ７２のデ ータ入力に接続される。これはレジスタ６４．６６及びセレクタ７０のＲＢアド レス即ち読出し入力端子に接続されるサブキャリア周波数Ｆｓｃに等しいフリッ プ７０ツブ７４からの出力となる。スリップ７０ツブ７２０反転出力及び７リツ プ７０ツブ７４の出力はサブキャリア周波数の２倍のクロッキング速［２Ｆｓｃ を有する出力信号を与える排他的ＯＲゲート７８０入力端子に接続される。

この信号はレジスタ及びセレクタ７０のＲ人アドレス即ち読出し入力に接続され る。サブキャリア周波数の信号及びサブキャリア周波数の２倍の信号の組合わせ は、各サブキャリア周波数サイクルの間、記憶されている数の４つのアドレスの シーケンスを生じさせる。Ｆｓｃ　、及び２Ｆｓｃの信号の代表的なサイクルが レジスタ６４への２つの入力で示される。サブキャリア周波数信号の高及び低状 態のそれぞれに対し、２倍のサブキャリア周波数信号は高及び低の２つの状態を 有する。これは次の２進２デジツトシーケンスに等価の一連のアドレス信号を生 じさせる即ち、高状態として示されるものが２進１に等しくかつ低状態として示 される庵のが２進ＯＫ等しいものと想定すれば、（０，０）、　（０，１）、　 （１＃　０）、（Ｌ　１）でちる。

デジタル値はそれらが適切なシーケンスでそれらのそれぞれのアドレス位置から 読出されるようにレジスタ゛に記憶される。読出しアドレス発生器３２は４　Ｆ ｓｃでレジスタからデジタル数をクロッキングする。４つの数の組は４Ｆｓｃ信 号によって決定される時間で逐次的にクロッキングされ、４ＦＳＣ信号と位相的 に等しくなる。

レジスタ及びセレクタから読出されるそれぞれの１０ビツト数は例えばＴＲＷ社 の１０１６Ｂ７Ｃ８の１０ビツトデジタル対アナログ変換器であるＤ／Ａ変換器 ３４に供給される。上述したように１第５人及び３Ｂ図はそれぞれ０゜及び３０ °の位相偏位に対し変換器３４１Ｃよって生ぜしめられる２つの波形の例を示す 。以上の記載から、変換器３４から出力されるアナログステップ電圧信号はＶＣ Ｏ２０からの出力信号に対しオフセットせしめられた位相を有するサイン波を表 わすととＫなる。このサイン波の位相はカラーバーストの生起の間に基準ビデオ 信号のサブキャリア信号の位相と比較され、基準信号に関してオフセットした選 択された位相を石する位相に出力信号を維持する誤差信号が生ぜしめられる第３ Ａ及び３Ｂ図の下側に示された「フィルタ出力」波形はそれぞれライン２３での クロック信号に関して近似的に４５″の位相遅延を有する。この４５″の遅延は 理想化された帯域フィルタに関連した変換器３４の動作の結果である。位相検出 器として使用された平行ミキサはまた平行ミキサも基準タイミング源・と位相オ フセット信号値との間に固定の９０°の位相シフトを導入する。この４静的な位 相シフト及び帯域フィルタ釦よって生ぜしめられるような他の一定でかつ安定な 位相シフトは大きな問題ではない。位相偏位制御回路が出力ビデオの位相を基準 ビデオ入力に補正するように較正せしめられることができるからである。

しかしながら、本発明の重要な特徴は、変換器３４によって形成されるか生ぜし められる信号が記憶器３０のデジタル値の組によって表わされる位相によって決 定されるようにライン２３での出力信号に関して予め決定された位相オフセット を有しているということである。位相ロックループは基準サブキャリア信号に関 する出力信号の位相がＤ／Ａ変換器３４によって受けられた数値によって決定さ れるようＫする。

以上に述べた記載から明らかなように１本発明によって与えられる関数発生器１ ２は、位相オフセットが特定の位相に対し変化を受けない数値によ多制御される ために大きな安定度を有している。また、それがメモリ及び変換器の大きさだけ に制限されるために大きな分解能をも有している。同様に、それは大きなメモリ あるいはレジスタ容量の要素を必要としないため較正が簡単であシかつ低価格の ものとしうる。更Ｋまた、予め決定された位相オフセットをうるために使用され る特定の値のメモリへの記憶のため大きな再げん性をもＭしている。

０°の位相シ；ｌ　＋３０°の位相シフト国際調査報告

Claims (15)

【特許請求の範囲】
1. （１）基準信号の位相に関して出力信号の位相を制御するための装置において、 第１の信号入力と第２の信号入力とを有し、第１及び第２の信号の位相を比較し て上記第１及び第２の信号間の位相関係に対応する位相で信号を上記出力信号を 生じさせる位相制御発信手段と、位相制御入力を有し、上記位相制御入力に与え られる信号の位相に関して選択された位相偏位でかつ選択された波形の周期的信 号を発生するための関数発生手段と、上記基準信号及び上記出力信号の内の選択 された１つを上記発生手段の上記位相制御入力に与えるための手段と、予め定め られた波形の上記信号を受けるように上記比較手段の上記第１の信号入力を接続 しかつ上記基準信号及び上記出力信号の他方を受けるように上記比較器手段の上 記第２の信号入力に接続する手段とを含んだことを特徴とする上記装置。
2. （２）特許請求の範囲第１項記載の装置において、上記関数発生手段に接続され 、上記位相偏位を制御するための制御手段を更に含んだことを特徴とする上記装 置。
3. （３）特許請求の範囲第１項記載の装置において、上記関数発生手段は、上記予 め決定された波形を定める予め決定された周期関数の値を使用し、上記選択され た位相偏位を上記予め決定された波形の振巾値に対応するデジタル値を与えるた めの第１の手段と、上記第１の手段によつて与えられる上記デジタル値を記憶す るための第２の手段と、上記位相制御入力に与えられる上記信号に応じて上記第 ２の手段から上記記憶されている値を読出すための第３の手段とを含んだことを 特徴とする上記装置。
4. （４）特許請求の範囲第３項記載の装置において、上記第３の手段は、上記位相 制御発信手段の上記出力信号を受け上記出力信号と同位相のクロック信号を与え かつ上記第２の手段に上記クロック信号を与えて記憶されている上記デジタル値 の循還的に出力するように接続されたことを特徴とする上記装置。
5. （５）特許請求の範囲第３項記載の装置において、上記関数発生手段は、上記第 ２の手段から出力信号を受けるように接続されたデジタル対アナログ変換器を更 に含んだことを特徴とする上記装置。
6. （６）特許請求の範囲第５項記載の装置において、上記関数発生手段は、上記デ ジタル対アナログ変換手段から接続信号を受けるように接続された帯域フィルタ 手段を更に含んだことを特徴とする上記装置。
7. （７）特許請求の範囲第２項記載の装置において、上記関数発生手段は、上記予 め決定された波形の振巾値に対応するデジタル値を与えるための第６の手段と、 位相偏位した波形の振巾値に対応するデジタル値を記憶するための第７の手段と を含んでおり、上記第６の手段は上記制御手段から上記選択された位相偏位に対 応する位相角を指示する制御信号を受けかつ上記第７の手段に上記制御信号に応 じて上記選択された位相偏位を有する上記予め決定された波形の振巾値に対応す る上記デジタル値を供給することを特徴とする上記装置。
8. （８）特許請求の範囲第２項記載の装置において、上記予め決定された波形はサ イン波であり、上記関数発生手段は、１つのサイン波のサイクルの予め決定され た部分内で上記サィン波を定める周期的関数のデジタル値を与えるための第８の 手段を設け、位相偏位したサイン波の振巾値に対応するデジタル値を記憶するた めの第９の手段を設け上記第８の手段は上記選択された位相偏位に対応する位相 角を指示する制御信号を上記制御手段から受けるように接続されており、上記第 ８の手段から上記制御信号に応じて選択されたデジタル値を受けかつ上記選択さ れた位相偏位を有するサイン波を表わす１組のデジタル値を計算して計算した値 を上記第９の手段に供給する第１０の手段が更に設けられたことを特徴とする上 記装置。
9. （９）特許請求の範囲第８項記載の装置において、上記第８の手段は上記サイン 波の１つのサイクルの選択された象限内での上記サイン波を定める値を記憶し、 上記第１０の手段は上記選択された位相偏位に対応する第１の位相角での振巾値 に対応するデジタル値と上記第１の位相角に対し相補的な第２の位相角の振巾値 に対応するデジタル値を上記第９の手段に与えるように接続されており、上記制 御信号は上記選択された位相角に対応する上記サイン波の象限を指示し、上記第 １０の手段によつて計算されるデジタル値の組は選択された位相偏位を有するサ イン波の９０°の増分で上記振巾値を表わすことを特徴とする上記装置。
10. （１０）特許請求の範囲第１項記載の装置において、上記位相制御発信手段は上 記第１及び第２の信号入力ならびに出力を有する位相比較手段と上記位相比較手 段の出力に接続した入力を有する電圧制御発信手段とを含んでおり、上記関数発 生手段の上記位相制御入力は上記電圧制御発信手段から出力信号を受けるように 接続され、上記関数発生手段によつて発生される上記周期的な信号は上記位相比 較手段の上記第１及び第２の信号入力の１つに接続されたことを特徴とする上記 装置。
11. （１１）特許請求の範囲第１項記載の装置において、上記位相制御発信手段は第 １及び第２の信号入力並びに出力を有する位相比較手段と上記位相比較手段の出 力に接続された入力を有する電圧制御発信手段とを含んでおり、上記関数発生手 段の上記位相制御入力は上記基準入力を受けるように接続され、上記関数発生手 段によつて発生される上記周期的信号は上記位相比較手段の上記第１及び第２の 信号入力の一方に接続されているととを特徴とする上記装置。
12. （１２）特許請求の範囲第４項記載の装置において、上記位相制御発信手段は上 記第１及び第２の信号入力並びに出力を有する位相比較手段とを上記位相比較手 段の出力に接続した入力を有する電圧制御発信手段とを含んでおり、上記関数発 生手段は、上記第２の手段から上記循還的に出力されるデジタル値を受けかつ上 記位相比較手段の上記第１及び第２の入力の一方に接続された出力を有するデジ タル対アナログ変換手段を更に含んだことを特徴とする上記装置。
13. （１３）基準信号の位相に関して出力信号の位相を制御するための装置において 、第１及び第２の入力並びに出力を有する位相比較手段と上記位相比較手段の上 記出力に接続された入力及び位相制御出力信号を与えるための出力を有する電圧 制御発信手段と、上記位相比較手段の上記第１の入力に接続された出力を有する 基準信号源と、上記電圧制御発信手段の上記出力に接続された位相制御入力を有 し、上記位相制御出力信号の位相に関する選択された位相偏位及び予め決定され た波形の周期的信号を発生しかつ上記位相比較手段の上記第２の入力に接続され た出力を有する関数発生手段と、上記関数発生手段に接続され上記位相偏位を制 御するための制御手段とを含んだことを特徴とする上記装置。
14. （１４）基準信号の位相に関して出力信号の位相を制御するための装置において 、第１及び第２の入力並びに出力を有する位相比較手段と、上記位相比較手段の 上記出力に接続された入力を有しかつ上記位相比較手段の上記第１の入力に接続 され位相制御出力信号を与えるための出力を有する電圧制御発信手段と、基準信 号を与えるための基準信号源と、上記基準信号源の出力に接続された位相制御入 力を有し、上記基準信号の位相に関する選択された位相偏位及び予め決定された 波形の周期的信号を発生しかつ上記位相比較手段の上記第２の入力に接続された 出力を有する関数発生手段と、上記関数発生手段に接続され上記位相偏位を制御 するための制御手段とを含んだことを特徴とする上記装置。
15. （１５）基準信号の位相に関して出力信号の位相を制御する方法において、第１ 及び第２の信号を位相比較しかつ位相比較して上記第１及び第２の信号間の位相 関係に対応する位相で出力信号を生じさせ、予め決定された波形でかつ位相制御 信号に関する選択された位相偏位の周期的信号を発生するようになつており、上 記位相制御信号は上記基準信号及び上記出力信号のうちの一方であり上記第１及 び第２の信号は上記位相制御信号が上記出力信号である時にそれぞれ上記基準信 号及び上記発生された周期的信号であり、上記第１及び第２の信号は上記位相制 御信号が上記基準信号である時にはそれぞれ上記発生された周期的信号及び上記 出力信号であることを特徴とする上記方法。