JPS63501400A

JPS63501400A - フライバック電源

Info

Publication number: JPS63501400A
Application number: JP61505728A
Authority: JP
Inventors: ピーターソン・グレゴリー　アラン; ロダ・マイケル　アンソニー; グラフ・ティモティー　ユージン
Original assignee: モトロ−ラ・インコ−ポレ−テッド
Priority date: 1985-11-19
Filing date: 1986-10-23
Publication date: 1988-05-26
Also published as: CN86107801A; KR950013352B1; KR880701035A; CA1283166C; WO1987003150A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】フライバック電源発明の背景本発明はフライバック電源の分野に関する。更に詳細には、本発明は出力検知フィードバック制御ループを備え、電源内のフライバックトランスの１次巻線の電流励起に関して連続励起モードで動作するときでも安定な安定フライバック電源に関する。

既知のフライバック電源においては、フライバックトランスの１次巻線にパルス励起電流が加えられ、トランスの２次巻線は、典型的には整流器を介して、負荷と結合されている。整流出力が検出され、フィードバック径路により１次巻線の電流励起パルスを決める駆動信号を発生する駆動回路に入力として加えられる。

駆動信号は検出出力にしたがって出力を所定のレベルに保つように変化し、出力を調整する。

典型的にはこれらフライバック電源は安定性の理由から不連続モードで動作する。不連続モードでは、磁束は変圧器内で１次巻線電流パルスの期間中に増加し、１次巻線電流パルスのパルス間隔時磁束は実質上ゼロ値まで減少する。

一般的に磁束のゼロ値への減少は急激であり、不連続モ−ドで動作するフライバックトランスは一般的に実質的に無線周波干渉（ＲＦＩ）を生ずる。加えて、次に２次巻線に伝えるかなりな量のエネルギを貯えるためには典型的に大きな１次巻線電流パルスを使用しなければならず、そうしない場合は１次励起パルスの周波数を高くしなければならない。

フライバック電源を、駆動回路が磁束を増加させて付加エネルギを貯える前にトランスの磁束の大きざが実質上ゼロにならないように、連続モードで動作させれば、使用する１次電流を少なくすることができ、発生する無線周波干渉は少なくなる。また必要に応じて励起周波数を低くすることもできる。しかしながら、連続モードで動作させると、通常電源に関する安定の問題が生じ、このため連続モードのフライバック電源の利用ができなくなり、あるいは一定の安定度を保つためにシステムゲイン、入力信号の大きさ、および１次励起電流の周波数を厳重に制御する必要がある。

しかしながら、負荷変動のため、一般的にはこの安定度を雑持すことはできない。したがって、実質上すべてのフライバック電源は不連続モードで動作している。

発明の概要本発明の目的は従来のフライバック電源の上記の欠点を克服する改良されたフライバック電源を提供することである。

本発明の更に特定の目的は連続モードで動作することができる安定フライバック電源を提供することである。

本発明の１実施例においてフライバック電源が提供されている。このフライバック電源は、大きざがある範囲にわたり変動するＤＣ電源電圧入力信号を受ける端子手段と、該端子手段に結合している１次巻線および２次巻線を備えている変圧器手段と、少なくとも１つの検出信号入力を備え、出力として、前記１次巻線に結合している駆動装置の制御電極への制御入力信号を発生して前記電源電圧入力信号により供給される１次巻線の１次電流を制御する駆動回路手段と、前記２次巻線に結合して該２次巻線に誘起される信号を整流し、出力端子に、これに応じてＤＣ電源出力電圧を発生する整流器手段と、前記出力端子と前記検出入力との間に接続されて前記駆動回路手段を制御し、前記電源出力信号を所望のレベルに保つフィードバック径路手段とを有しているが、前記フィードバック径路手段には前記出力端子と前記検出入力に接続されたホールディングコンデンサとの間にスイッチ信号を受ける制御端子を備えた制御可能なゲート装置を有するサンプルおよびホールド回路が設けられており、前記ゲート装置は、前記制御装置が１次巻線電流を流して前記変圧器手段内の磁束を増加させこれにエネルギを貯えるようにするとき、前記電源出力信号が効果的に前記ホールディングコンデンサによりサンプルされるように交互に開閉し、前記ホールディングコンデンサは、前記変圧器手段内の磁束が減少し前記貯えられたエネルギが前記２次巻線および前記整流器手段に供給される他の時間にはすべて前記出力端子から効果的に切離され、これにより前記電源の安定性が、エネルギが前記１次巻線から２次巻線に伝えられるとき以外にサンプルする不連続フィードバック径路により得られるように改良されている。

更に詳細には、本発明の好ましい実施例において、駆動装置はフライバックトランスに対して連続モードの励起を行い、駆動装置が磁束を増加させる１次巻線電流を流し始める前にトランスの磁束の大きざが実質的にゼロでない大きさを有するようにする。本発明の好ましい実施例は駆動回路手段としてパルス幅変調回路を利用し、１次巻線励起を決定する駆動装置への制御入力信号として供給されるパルス幅変調回路の出力にしたがいゲート装置を交互に開閉している。これにより制御可能ゲート装置が１次巻線の励起と確実に正しく同期する。加えて、好ましくは、ゲート装置は出力端子とパルス幅変調検出入力との間に接続された直列パス装置を媚えている。駆動装置はＦＥ下トランジスタを備えているのが望ましい。

本発明の教示により不連続フィードバック径路を設けることにより、電源負荷の変動にかかかわらず、またＤＣ電源電圧入力信号の大きざの変動にかかわらず無条件に安定なフライバック電源が提供される。このことは廉価で公差のゆるい回路部品を使用できることを意味する。電源が連続モードで動作すると、フライバック電源により発生する無線周波干渉が少なくなり、大きさの小さい１次巻線電流励起パルスを使用することができる。加えて、本発明によればパルス幅変調回路の動作周波数の決定に対し設計の融通性が大きくなり、１次巻線電流励起パルスを決める信号の周期に関して高い周波数おるいは低い周波数を選定することができる。高い動作周波数を選択すれば、これは今や発生する無線周波干渉が少ないので可能であるが、電源に対して一層廉価で、一層大きざの小さい回路部品を使用することができる。

本発明のこれらの、および他の利点は次に記す本発明の一層詳細な説明を参照すれば最も良く理解される。

図面の簡単な説明本発明を更に完全に理解するには図面を参照するのがよく、ここで第１図は本発明の教示にしたがって構成したフライバック電源の概要図である。

発明の好ましい実施例の説明図面を参照すれば、フライバック電源１０が示されている。電源はＤＣ電源電圧入力信号■ｉｏを受ける入力端子１１を備えている。この信号の大きさは大きさの広い範囲にわたり変動する。本質的に、フライバック電源はＤＣ入力信号■ｉｏを受け、これに応じて、出力端子１２によく調整されたＤＣ出力信信号。、ｔを発生する。図に負荷１３として概略的に示されている各種の負荷を出力端子１２に接続できるようになっている。このようにしてフライバック電源は所要の調整信号Ｖ。、１を発生するように調整と電力移送機能とを行う。

入力端子１１は図に破線で示したフィルタ回路網１５を介して端子１４に接続されている。フィルタ回路網は端子１４におけるＤＣ信号のリップルを幾分少なくするように信号■ｉｏに対する初期電圧平滑化機能を行う。フライバック電源１０は、一端が端子１４に直接接続され他端がＦＥＴトランジスタ２０のドレイン端子に直接接続されている１次巻線１７を備えている変圧器１６を備えている。

変圧器１６は１次巻線１７の励起により変圧器磁束を発生する変圧器鉄心１８と、変圧器鉄心および１次巻線に結合している２次巻線１９とを備えている。２次巻線１９の一端はグランドに接続され、他端は整流ダイオード２１を介して出力端子１２に接続されており、一方コンデンサ２２が端子１２とグランドとの間に接続されている。実質上、ダイオード２１とコンデンサ２２とは、２次巻線１９と結合して２次巻線に誘起される信号を整流し、これに応じて出力端子１２にＤＣ電源出力電圧を発生する整流手段を形成している。

ＦＥＴトランジスタ２０は周期的にオンおよびオフとされることにより実質的に１次巻線の電流励起を制御する。

ＦＥＴトランジスタのソース端子は直接グランドに接続されており、ＦＥＴトランジスタのゲートまたは制御電極端子は図に示すパルス幅変調（ＰＷＭ）回路２３がら周期的に変化するデユーティサイクルのパルスを受ける。パルス幅変調回路２３は一般に出力信号Ｖ。、ｔの大きざに関連する信号を受取る検出入力端子２４を備えている。ＰＷＭ回路２３は所定の外部基準電圧を与える基準端子２５をも備えている。代案として、回路２３は端子２５の基準電圧を内部で発生することができる。端子２４における出力関連検出電圧と端子２５における基準電圧との差に応じて、パルス幅変調回路２３は、端子２６に出力として、制御入力信号を発生するが、これはＦＥＴトランジスタ２０のゲートに加えられる。ＦＥＴ２０は変圧器１６の１次巻線１７の駆動装置として働く。このようにして、パルス幅変調回路の出力は、駆動装置２０を介して、電圧入力信号Ｖｉｏにより決まる端子１４の電圧により与えられる１次巻線電流を制御する。

図に示したパルス幅変調回路２３はＤＣ検出信号に応じて、検出信号の大きざと端子２５に保持されている基準電圧との差により可変デユーティサイクルのパルス幅変調出力信号を発生するモトローラ社の集積回路ＭＣ３４０６０を備えることができることが望ましいことに注目すべきである。パルス幅変調回路２３の最終出力装置をそのコレクタが端子２６に接続されているＮＰＮトランジスタ２７として図に示しである。この構成のため、バイアス／負荷抵抗２８が端子２６と端子１４との間に結合されている。その他に、図に示したフライバック電源１０はＦＥＴ２０のドレイン端子とグランドとの間に接続され、ダイオード３０、抵抗３１、およびコンデンサ３２を具備するように破線で示した従来どおりの「スナツパ」回路２９を備えている。スナツパ回路の機能はＦＥＴトランジスタがオフになるとき１次巻線１７の電流を急激に中断することにより発生する高い逆バイアス電圧からＦＥＴ装置を実質上保護することである。スナツパ回路２９は実質上ＦＥＴのドレイン端子に発生する逆バイアス電圧の大きざを制限するように働く。スナツパ回路の動作は本発明に関しては特に重要ではない。

ＦＥＴトランジスタは、このようなトランジスタの高周波特性および温度特性が良好であり、したがってフライバック電源は広い重度範囲にわたって動作することができ、所望ならば、１次巻線１７に対して周期的電流パルスを発生するＦＥＴトランジスタの周期的なオンおよびオフを行うのに比較的高い周波数を選択することができるので、１次巻線電流のスイッチングを制御するのに使用することができる。

フィードバック径路は出力端子１２とパルス幅変調回路２３の検出入力端子２４との間に設けられている。このフィードバック径路の截能は、検出端子２４に、出力電圧Ｖｏｕｔの大きざに関連する信号を提供することである。典型的にはこのフィードバック径路は出力端子１２と検出端子２４との間を直接結ぶかあるいは変圧器結合接続して構成することができる。ただし、このフィードバック径路の従来のフライバックトランスの設備では一般に、特に電源が、変圧器磁束が増加するようにその後で１次巻線電流を生ずる駆動装置をオンとするときおよびオン直前に変圧器磁束が実質上ゼロにならない連続モードで動作する場合に、フライバック電源の安定の問題が生じた。このような状況では、実質的な安定性の問題が存在し、不連続モードでは高い１次電流パルスが必要でありかつ実質上無線周波干渉が生ずるという事実にかかわらず一般的に従来のフライバックトランスは不連続モードで動作させていた。これらの欠点は本発明により克服された。

フライバック電源１０では、出力端子１２と入力検出端子２４との間に選択的不連続フィードバック径路４０が設けられている。このフィードバック径路４０は図に破線で示してあり、そのエミッタ端子が出力端子１２に直接接続され、そのコレクタ端子がその別の電極がグランドに接続されているホールディングコンデンサ４２の１つの電極に直接接続されているＰＮＰ直列パストランジスタ４１を備えている。トランジスタ４１は制御可能なゲート装置を形成している。トランジスタ４１のベースはバイアス抵抗４３を通して端子１２に接続されている。ＮＰＮ制御トランジスタ４４がフィードバック径路４０に設けられていて、そのエミッタがグランドに接続され、そのコレクタが抵抗４５を経てトランジスタ４１のベースに接続され、そのベースはコンデンサ４６を経てグランドに接続され抵抗４７を通して端子２６に接続されている。トランジスタ４１のコレクタは直列抵抗４８を通して検出端子２４に直接接続されており、抵抗４９は端子２４とグランドとの間に接続され、抵抗４８と協動して電圧分割機能を行っている。本質的に構成部品４１から４９までは本発明の軍択的フィードバック径路４０を構成している。径路４０は直列バス装置４１と端子１２および２４との間にＤＣ回路径路を備えている。

本質的に、選択的フィードバック径路４０は直列パス装置４１とホールディングコンデンサ４２との選択的導通により端子］２と検出端子２４との間がある時刻にのみ効果的に直接接続されるようにサンプルホールド機能を行う。

本発明においては、この時刻は変圧器にエネルギを貯えるように変圧器磁束を増加させる１次巻線電流パルスが存在する期間中に生ずる。これはスイッチング信号として働く端子２６に供給される周期的パルス幅変調制御入力信号により生ずる。このスイッチング信号はＦＥＴトランジスタ２０を導通させ、同時に、トランジスタ４４を導通させ、これによりトランジスタ４１が導通する。したがって変圧器磁束を増加させる１次巻線電流パルスの期間中、直列パストランジスタ４１は端子１２の電圧をホールディングコンデンサ４２と結合させる。これにより信号Ｖ。、ｔが効果的にサンプルされる。端子２６のパルス幅変調制御信号がＦＥＴ駆動装置２０をオフにすると、１次巻線１７の電流は効果的に停止し、変圧器１６内の磁束が減少して、変圧器に貯えられているエネルギが２次巻線１９と構成要素２１および２２を有する整流回路とに移される。このとき、トランジスタ４４と４１とがオフになり、端子１２における過渡信号がホールディングコンデンサ４２と検出入力端子２４とに到達しないようになる。このため、フライバック電源１０の安定性が保たれる。というのは不安定性は一般にエネルギが変圧器から整流回路に移されている期間に出力端子と検出端子との間に連続フィードバック径路が設けられることにより生ずるものだからである。

本発明の構成により、フライバック電源１０は無条件に安定であり、したがって電源は連続モードで動作することができる。一方従来はフライバック電源を連続モードで動作することは、電源が不安定となり不必要な信号発振を生ずることになるため、不可能であった。連続動作モードでは、パルス幅変調器回路２３により端子２６に供給される制御信号の周期は変圧器磁束が、ＦＥＴトランジスタ２０のオフ期間中減少している間には、次の１次巻線電流パルスが発生する前に決して実質上大きざがゼロになることは゛ないようになっている。したがってフライバックトランス１０は変圧器の磁束がＦＥＴトランジスタが変圧器磁束を増加させる１次巻線電流パルスを流し始める時刻および直前に実質上ゼロにならないように連続モードで動作するのが望ましい。このため、１次巻線１７の有効インダクタンスは大きなエネルギ量を変圧器１６に貯えることができ、一方この大きな貯蔵エネルギ量を与えるために少ないエネルギを利用することができるように増加する。その上、連続モードの動作では１次電流のオンおよびオフにより発生する無線周波干渉が減少する。

本発明を連続モードで動作するように設計されたフライバック電源に関して説明したが、本発明は不連続モードで動作するように設計されたフライバック電源にも適用可能でおるが、この場合には負荷１３の変動により時として連続モードで動作をすることがあることに注目すべきでおる。

このようｐ本発明はどの形式のモードで動作するように設計されているかには無関係にフライバック電ｆ、１０を無条件に安定にする。この安定性は負荷１３がどのように変動しても達成される。加えて、この安定性は入力信号Ｖｉ、の大きさが大幅に変動しても確保される。

本発明の特定の実施例について図示し、説明してきたが、当業者には更に修正や改良が行えるであろう。ここに開示し特許を請求する基本原理を維持しているこのような修正案はすべて本発明の範囲に含まれるものである。

つ　）〜国際調査報告

Claims

【特許請求の範囲】

１．大きさがある範囲で変化するＤＣ電源電圧入力信号を受ける端子手段と、前記端子手段に結合している１次巻線、および２次巻線を備えている変圧器手段と、少なくとも検出信号入力を備え、出力として、制御入力信号を前記１次巻線に結合している駆動装置の制御電極に供給して前記電源電圧入力信号により供給される１次電流を制御する駆動回路手段と、前記２次巻線に結合して該２次巻線に誘起される信号を整流し、これに応じて出力端子に、ＤＣ電源出力電圧を発生する整流器手段と、前記出力端子と前記検出入力との間に接続されて前記駆動回路手段を制御し前記電源出力信号を所望のレベルに維持するフィードバック径路手段と、を備えたフライバック電源において、前記フィードバック径路手段は、前記出力端子と前記検出入力に接続されたホールディング装置との間に設けられた制御可能なゲート装置を有するサンプルおよびホールド回路を備えており、前記ゲート装置の制御端子はスイッチング信号を受けるように構成され、前記ゲート装置は前記電源出力信号が前記駆動装置が前記変圧器手段内に磁束を増加させる１次巻線電流を発生させてこれにエネルギを貯えるようにするとき前記ホールディング装置により効果的にサンプルされるように交互に開閉され、更に前記ホールディング装置は前記変圧器手段内の磁束が減り、貯えられているエネルギが前記２次巻線と前記整流器手段とに供給される他の時間にはすべて前記出力端子から効果的に切離され、これによりエネルギが前記１次巻線から２次巻線に移されるとき以外にサンプリングを行う不連続フィードバック径路により前記電源の安定性が確保されるように構成されていることを特徴とするフライバック電源。
２．前記駆動装置は前記変圧器を連続モードで励起し、前記変圧器手段内の磁束が、駆動装置が前記磁束増加を生ずる１次巻線電流を流し始めるとき実質上ゼロでない大きさを有するようになっている請求の範囲第１項に記載のフライバック電源。
３．前記ゲート装置は前記出力端子と前記駆動回路手段の検出入力との間に接続された制御可能な直列パス装置を備えている請求の範囲第１項に記載のフライバック電源。
４．前記フィードバック径路手段は前記直列パス装置と前記出力端子との間のＤＣ回路径路と前記直列パス装置と前記駆動回路手段の検出入力との間のＤＣ回路径路とを有する請求の範囲第３項に記載のフライバック電源。
５．前記駆動装置はＦＥＴトランジスタを有する請求の範囲第１項に記載のフライバック電源。
６．前記ゲート装置はトランジスタを具備し、前記制御端子は前記トランジスタのベース電極から成る請求の範囲第１項に記載のフライバック電源。
７．大きさがある範囲で変化するＤＣ電源電圧入力信号を受ける端子手段と、前記端子手段に結合している１次巻線、および２次巻線を備えている変圧器手段と、少なくとも１つの検出信号入力を備え、出力として、制御入力信号を前記１次巻線に結合している駆動装置の制御電極に供給して、前記電源電圧入力信号により提供される１次電流を周期的に制御するパルス幅変調（ＰＷＭ）回路を備えた駆動回路手段と、前記２次巻線と結合して該２次巻線に誘起される信号を整流し、これに応じて出力端子に、ＤＣ電源出力電圧を発生する整流手段と、前記出力端子と前記ＰＷＭ入力との間に接続され前記ＰＷＭ回路を制御して前記電源出力信号を所望のレベルに維持するフィードバック径路手段と、を備えて成るフライバック電源において、前記フィードバック径路手段は前記出力端子と前記ＰＷＭ検出入力に接続されたホールディング装置との間に設けられた制御可能なゲート装置を有するサンプルおよびホールド回路を備えており、前記ゲート装置の制御端子は前記ＰＷＭ出力により決まるスイッチング信号を受けるように構成され、前記ゲート装置は、前記駆動装置が前記変圧器手段内の磁束を増加させてこれにエネルギを貯えるようにする１次巻線電流を流させるとき前記電源の出力信号が前記ホールディング装置により効果的にサンプルされるように前記ＰＷＭ出力にしたがって交互に開閉し、前記ホールディング装置は、前記変圧器手段の磁束が減少して前記貯えられたエネルギが前記２次巻線と前記整流器手段とに供給されるとき以外は前記出力端子から効果的に切離され、これによりエネルギが前記１次巻線から２次巻線に移されるとき以外にサンプリングを行う不連続フィードバック径路により前記電源の安定性が確保されるように構成されていることを特徴とするフライバック電源。
８．前記駆動装置は前記変圧器を連続モードで励磁し、前記変圧器手段内の磁束が、駆動装置が前記磁束増加を生ずる１次巻線電流を周期的に流し始めるとき、実質上ゼロでない大きさを有するようになっている請求の範囲第７項に記載のフライバック電源。
９．前記ゲート装置は前記出力端子と前記駆動回路手段の検出入力との間に接続された制御可能な直列パス装置を備えている請求の範囲第７項に記載のフライバック電源。
１０．前記フィードバック径路手段は前記直列パス装置と前記出力端子との間のＤＣ回路径路と、前記直列パス装置と前記駆動回路手段の検出入力との間のＤＣ回路径路とを有する請求の範囲第９項に記載のフライバック電源。
１１．前記駆動装置はＦＥＴトランジスタを有する請求の範囲第７項に記載のフライバック電源。
１２．前記ゲート装置はトランジスタを有し、前記制御端子は前記トランジスタのベース電極を有する請求の範囲第７項に記載のフライバック電源。