JPS6350742B2 - - Google Patents
Info
- Publication number
- JPS6350742B2 JPS6350742B2 JP7932180A JP7932180A JPS6350742B2 JP S6350742 B2 JPS6350742 B2 JP S6350742B2 JP 7932180 A JP7932180 A JP 7932180A JP 7932180 A JP7932180 A JP 7932180A JP S6350742 B2 JPS6350742 B2 JP S6350742B2
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- bits
- field
- circuit
- correlated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Closed-Circuit Television Systems (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
- Processing Or Creating Images (AREA)
Description
【発明の詳細な説明】
この発明は、相関係数データ語長が、不必要に
増大しないようにした、相関長可変な相関追尾方
法に関するものである。
増大しないようにした、相関長可変な相関追尾方
法に関するものである。
第１図において、画面１の中にある目標２を囲
んで、矩形追尾窓３が設定され、矩形追尾窓を、
水平、及び垂直方向に延長して、各々、水平方向
相関演算領域４及び垂直方向相関演算領域５が設
定されている。
んで、矩形追尾窓３が設定され、矩形追尾窓を、
水平、及び垂直方向に延長して、各々、水平方向
相関演算領域４及び垂直方向相関演算領域５が設
定されている。
なお水平、垂直方向の信号処理方法はそれぞれ
同様なので、以下、水平方向について説明する。
同様なので、以下、水平方向について説明する。
第ｎフイールドにおける第ｉ行ｊ列の画素をａ
（ｎ）ijで表わし、総画素数を、水平方向MH、垂
直方向MV、また矩形追尾窓画素数を水平方向
mH、垂直方向mVとする。また、初期フイールド
において、矩形追尾窓左上画素は、（i.j）＝（α1β1
）
にあるとする。
（ｎ）ijで表わし、総画素数を、水平方向MH、垂
直方向MV、また矩形追尾窓画素数を水平方向
mH、垂直方向mVとする。また、初期フイールド
において、矩形追尾窓左上画素は、（i.j）＝（α1β1
）
にあるとする。
従来のこの種相関画像追尾方法においては、装
置の構成を示す第２図において、演算データ数を
削減するために、ａ（ｎ）ijは、初期フイールド
（ｎ＝１）においては第(1)式により、次フイール
ド以降（ｎ≧２）においては第(2)式により、加算
回路６で加算されてｂ（ｎ）ｊに変換される。
置の構成を示す第２図において、演算データ数を
削減するために、ａ（ｎ）ijは、初期フイールド
（ｎ＝１）においては第(1)式により、次フイール
ド以降（ｎ≧２）においては第(2)式により、加算
回路６で加算されてｂ（ｎ）ｊに変換される。
ａ（ｎ）ijをＰビツト、最大mV値をＱビツトと
すると、ｂ（ｎ）ｊは、最大（Ｐ＋Ｑ）ビツトと
なり、次段処理回路入力許容ビツト数をＲ（＜（Ｐ
＋Ｑ））とすると、ｂ（ｎ）ｊは桁あふれをおこし
得るので、従来の装置においては、ｂ（ｎ）ｊの
下位（Ｐ＋Ｑ−Ｒ）ビツトが固定的に切りすてら
れていた。そしてこのように固定的に下位が切り
すてられたｂ（ｎ）ｊの残りの上位Ｒビツトが初
期フイールド（ｎ＝１）においては参照信号Ｃ(1)
ｊ（α1≦ｊ≦α1＋mH−１）として参照信号記憶回
路７に、次フイールド以降（ｎ≧２）においては
被相関信号Ｃ（ｎ）ｊ（１≦ｊ≦MH、ｎ≧２）と
して被相関信号記憶回路８に一時格納される。
すると、ｂ（ｎ）ｊは、最大（Ｐ＋Ｑ）ビツトと
なり、次段処理回路入力許容ビツト数をＲ（＜（Ｐ
＋Ｑ））とすると、ｂ（ｎ）ｊは桁あふれをおこし
得るので、従来の装置においては、ｂ（ｎ）ｊの
下位（Ｐ＋Ｑ−Ｒ）ビツトが固定的に切りすてら
れていた。そしてこのように固定的に下位が切り
すてられたｂ（ｎ）ｊの残りの上位Ｒビツトが初
期フイールド（ｎ＝１）においては参照信号Ｃ(1)
ｊ（α1≦ｊ≦α1＋mH−１）として参照信号記憶回
路７に、次フイールド以降（ｎ≧２）においては
被相関信号Ｃ（ｎ）ｊ（１≦ｊ≦MH、ｎ≧２）と
して被相関信号記憶回路８に一時格納される。
参照信号記憶回路に格納された参照信号Ｃ(1)ｊ
（α1≦ｊ≦α1＋mH−1）及び、被相関信号記憶回
路に格納された被相関信号Ｃ（ｎ）ｊ（１≦ｊ≦
MH、ｎ≧２）は、次に各々読みだされて、相関
演算回路９に供給され、ｎ（≧２）フイールド以
降、(3)式または(4)式に示すいずれかの相関演算が
選択して行なわれる。
（α1≦ｊ≦α1＋mH−1）及び、被相関信号記憶回
路に格納された被相関信号Ｃ（ｎ）ｊ（１≦ｊ≦
MH、ｎ≧２）は、次に各々読みだされて、相関
演算回路９に供給され、ｎ（≧２）フイールド以
降、(3)式または(4)式に示すいずれかの相関演算が
選択して行なわれる。
dPRpD（α）＝nH
〓j=1
Ｃ（ｎ）j+〓-1
×Ｃ(1)j+〓1-1, (3)
dMAD（α）＝nH
〓j=1
｜Ｃ（ｎ）j+〓-1
−Ｃ(1)j+〓1-1｜， (4)
但し、いずれも、ｎ≧２、１≦α≦MH−mHで
ある。
ある。
Ｃ（ｎ）ｊは、Ｒビツトであり、最大mH値をＳ
ビツトとすると、演算結果は、dPRpD（α）の場合
では、最大（2R＋Ｓ）ビツト、dMAD（α）の場合
では最大（Ｒ＋Ｓ）ビツトとなる。次段処理回路
入力許容ビツト数をＴビツトとすると、桁あふれ
をおこさないために、従来の装置においては、
dPRpD（α）の場合では下位（2R＋Ｓ−Ｔ）ビツト
が固定的に切りすてられて上位Ｔビツトが選択さ
れ、dMAD（α）の場合では下位（Ｒ＋Ｓ−Ｔ）ビ
ツトが固定的に切りすてられて上位Ｔビツトが選
択されて、次段の相関係数判定回路１０に供給さ
れる。相関係数判定回路１０では、dPRpD（α）の
場合では最大値を示すα、dMAD（α）の場合では
最小値を示すαが検出され、このα値が水平方向
相関位置となる。垂直方向信号処理においても同
様の方法により、垂直方向相関位置βが検出され
る。そして、これらα、β値が追尾窓設定回路１
１に供給され、初期フイールドにおいて追尾窓で
囲まれた画素と最も整合した画面上の位置に、第
（ｎ＋１）フイールドの追尾窓が設定され、追尾
窓による目標の追尾が行われる。
ビツトとすると、演算結果は、dPRpD（α）の場合
では、最大（2R＋Ｓ）ビツト、dMAD（α）の場合
では最大（Ｒ＋Ｓ）ビツトとなる。次段処理回路
入力許容ビツト数をＴビツトとすると、桁あふれ
をおこさないために、従来の装置においては、
dPRpD（α）の場合では下位（2R＋Ｓ−Ｔ）ビツト
が固定的に切りすてられて上位Ｔビツトが選択さ
れ、dMAD（α）の場合では下位（Ｒ＋Ｓ−Ｔ）ビ
ツトが固定的に切りすてられて上位Ｔビツトが選
択されて、次段の相関係数判定回路１０に供給さ
れる。相関係数判定回路１０では、dPRpD（α）の
場合では最大値を示すα、dMAD（α）の場合では
最小値を示すαが検出され、このα値が水平方向
相関位置となる。垂直方向信号処理においても同
様の方法により、垂直方向相関位置βが検出され
る。そして、これらα、β値が追尾窓設定回路１
１に供給され、初期フイールドにおいて追尾窓で
囲まれた画素と最も整合した画面上の位置に、第
（ｎ＋１）フイールドの追尾窓が設定され、追尾
窓による目標の追尾が行われる。
しかるに、以上の説明で示した従来の方法にお
いては、ｂ（ｎ）ｊ、及びdPRpD（α）（またはdMAD
（α））は、固定的に下位の桁が切り捨てられるた
めに、ａ（ｎ）ijが微弱でなくても、mVまたはmH
であると、演算結果がすべて切り捨てられて相関
係数が得られない場合が生ずる欠点があるだけで
なく、この切り捨てを少なくし、かつ、mVまた
はmHが大である場合においても桁あふれが生じ
ないようにしようとすれば、必然的に参照信号記
憶回路７、被相関信号記憶回路８、及び相関係数
判定回路１０の入力許容ビツト数を、追尾精度に
必要とされる以上に著しく増大せねばならず、装
置が大がかりとなる欠点があつた。
いては、ｂ（ｎ）ｊ、及びdPRpD（α）（またはdMAD
（α））は、固定的に下位の桁が切り捨てられるた
めに、ａ（ｎ）ijが微弱でなくても、mVまたはmH
であると、演算結果がすべて切り捨てられて相関
係数が得られない場合が生ずる欠点があるだけで
なく、この切り捨てを少なくし、かつ、mVまた
はmHが大である場合においても桁あふれが生じ
ないようにしようとすれば、必然的に参照信号記
憶回路７、被相関信号記憶回路８、及び相関係数
判定回路１０の入力許容ビツト数を、追尾精度に
必要とされる以上に著しく増大せねばならず、装
置が大がかりとなる欠点があつた。
この発明は、加算項数に適合して浮動的に下位
の桁を切り捨てることにより、小規模な回路構成
でこのような欠点を除去するものであつて、以
下、一実施例につき従つて詳細に説明する。
の桁を切り捨てることにより、小規模な回路構成
でこのような欠点を除去するものであつて、以
下、一実施例につき従つて詳細に説明する。
この発明においても、水平、垂直両方向におい
て、信号処理方法は同様なので、以下、水平方向
について説明する。
て、信号処理方法は同様なので、以下、水平方向
について説明する。
この発明による相関画像追尾方法を説明するた
めの装置の構成を示す第３図において、加算回路
６の出力ｂ（ｎ）ｊは、並列入出力シフトレジス
タ１２に入力される。
めの装置の構成を示す第３図において、加算回路
６の出力ｂ（ｎ）ｊは、並列入出力シフトレジス
タ１２に入力される。
(1)及び２式で示される加算項数mVを
2g≦mV＜2g+1 (5)
とする。シフトレジスタ１２に入力されたｂ（ｎ）
ｊは、シフト量判定回路１３により判定される上
記ｇビツトだけ下位ビツト側にシフトされて出力
されることにより、2gで除される。この除された
値2-g．ｂ（ｎ）ｊは高々、（Ｐ＋１）ビツトであ
り、初期フイールド（ｎ＝１）においては参照番
号（α1≦ｊ≦α1＋mH -1）として入力許容ビツト
数（Ｐ＋１）の参照信号記憶回路７に、次フイー
ルド以降（ｎ≧２）においては被相関信号（１≦
ｊ≦MH）として、入力許容ビツト数（Ｐ＋１）
の被相関信号記憶回路８に一時格納される。
ｊは、シフト量判定回路１３により判定される上
記ｇビツトだけ下位ビツト側にシフトされて出力
されることにより、2gで除される。この除された
値2-g．ｂ（ｎ）ｊは高々、（Ｐ＋１）ビツトであ
り、初期フイールド（ｎ＝１）においては参照番
号（α1≦ｊ≦α1＋mH -1）として入力許容ビツト
数（Ｐ＋１）の参照信号記憶回路７に、次フイー
ルド以降（ｎ≧２）においては被相関信号（１≦
ｊ≦MH）として、入力許容ビツト数（Ｐ＋１）
の被相関信号記憶回路８に一時格納される。
参照信号2-gｂ(1)ｊ（α1≦ｊ≦α1＋mH−１）及
び被相関信号2-gｂ（ｎ）ｊ（１≦ｊ≦MH、ｎ≧
２）は次に各々読みだされて相関演算回路９に供
給され、ｎ（≧２）フイールド以降、(6)式または
(7)式に示すいずれかの相関演算が選択して行われ
る。
び被相関信号2-gｂ（ｎ）ｊ（１≦ｊ≦MH、ｎ≧
２）は次に各々読みだされて相関演算回路９に供
給され、ｎ（≧２）フイールド以降、(6)式または
(7)式に示すいずれかの相関演算が選択して行われ
る。
ePRpD（α）＝nH
〓j=1
2-2gｂ（ｎ）j+〓-1
×ｂ(1)j+〓1-1, (6)
eMAD（α）＝nH
〓j=1
｜2-g（ｂ（ｎ）j+〓-1
−ｂ(1)j+〓1-1）｜． (7)
但し、いずれも、ｎ≧２、１≦α≦MH＋１で
ある。
ある。
この演算結果は、並列入出力シフトレジスタ１
４に入力される。(6)式または(7)式で示される加算
項数mHを 2S≦mH＜2S+1 (8) とする。シフトレジスタ１４に入力されたePRpD
（α）またはeMAD（α）は、シフト量判定回路１５
により判定される上記ｓビツトだけ下位ビツト側
にシフトされて出力されることにより、2Sで除さ
れて高々（Ｐ＋２）ビツトとなり、この除された
値2-S×ePRpD（α）または2-SeMAD（α）が、相関係
数判定回路１０に供給される。そして、従来の装
置の説明で述べたと同様に、水平方向相関位置α
が検出され、且つ、同様に、垂直方向相関位置β
が検出され、これらα、β値が、追尾窓設判定回
路１１の供給されて、初期フイールドにおいて追
尾窓で囲まれた画素と最も整合した画面上の位置
に、第（ｎ＋１）フイールドの追尾窓が設定され
ることにより、目標を追尾窓が追尾することにな
る。
４に入力される。(6)式または(7)式で示される加算
項数mHを 2S≦mH＜2S+1 (8) とする。シフトレジスタ１４に入力されたePRpD
（α）またはeMAD（α）は、シフト量判定回路１５
により判定される上記ｓビツトだけ下位ビツト側
にシフトされて出力されることにより、2Sで除さ
れて高々（Ｐ＋２）ビツトとなり、この除された
値2-S×ePRpD（α）または2-SeMAD（α）が、相関係
数判定回路１０に供給される。そして、従来の装
置の説明で述べたと同様に、水平方向相関位置α
が検出され、且つ、同様に、垂直方向相関位置β
が検出され、これらα、β値が、追尾窓設判定回
路１１の供給されて、初期フイールドにおいて追
尾窓で囲まれた画素と最も整合した画面上の位置
に、第（ｎ＋１）フイールドの追尾窓が設定され
ることにより、目標を追尾窓が追尾することにな
る。
以上述べたように、この発明によれば、加算項
数に適合して浮動的に演算結果を除するため、演
算結果がすべて切り捨てられて相関係数が得られ
なくなる場合がmVまたはmHの値に応じて生ずる
危険がないばかりでなく、参照番号記憶回路７及
び被相関信号記憶回路８においては（Ｐ＋１）ビ
ツト、相関係数判定回路１０においては（Ｐ＋
２）ビツトの容量があれば、mV及びmHにかかわ
らず、決して桁あふれを起こさない、という長所
があり、この発明の方法を用いることにより、追
尾精度に必要とされるビツト数Ｐを若干上まわる
ビツト数で装置を構成することができるので、装
置を小規模にすることが可能となる。
数に適合して浮動的に演算結果を除するため、演
算結果がすべて切り捨てられて相関係数が得られ
なくなる場合がmVまたはmHの値に応じて生ずる
危険がないばかりでなく、参照番号記憶回路７及
び被相関信号記憶回路８においては（Ｐ＋１）ビ
ツト、相関係数判定回路１０においては（Ｐ＋
２）ビツトの容量があれば、mV及びmHにかかわ
らず、決して桁あふれを起こさない、という長所
があり、この発明の方法を用いることにより、追
尾精度に必要とされるビツト数Ｐを若干上まわる
ビツト数で装置を構成することができるので、装
置を小規模にすることが可能となる。
第１図は画面の中にある目標と追尾窓及び相関
演算領域の関係を示す図、第２図は従来の装置の
構成を示す図、第３図はこの発明による１実施例
の構成を示す図である。 図中、１は画面、２は目標、３は追尾窓、４は
水平方向相関演算領域、５は垂直方向相関演算領
域、６は加算回路、７は参照信号記憶回路、８は
被相関信号記憶回路、９は相関演算回路、１０は
相関係数判定回路、１１は追尾窓設定回路、１２
は並列入出力シフトレジスタ、１３はシフト量判
定回路、１４は並列入出力シフトレジスタ、１５
はシフト量判定回路である。なお、図中、同一あ
るいは相当部分には同一符号を付して示してあ
る。
演算領域の関係を示す図、第２図は従来の装置の
構成を示す図、第３図はこの発明による１実施例
の構成を示す図である。 図中、１は画面、２は目標、３は追尾窓、４は
水平方向相関演算領域、５は垂直方向相関演算領
域、６は加算回路、７は参照信号記憶回路、８は
被相関信号記憶回路、９は相関演算回路、１０は
相関係数判定回路、１１は追尾窓設定回路、１２
は並列入出力シフトレジスタ、１３はシフト量判
定回路、１４は並列入出力シフトレジスタ、１５
はシフト量判定回路である。なお、図中、同一あ
るいは相当部分には同一符号を付して示してあ
る。
Claims (1)
- １ 画素を水平、垂直直交２軸方向に加算圧縮
し、各々の軸方向において、初期フイールドにお
いて取り込んだ参照信号と、第ｎ番目のフイール
ドにおいて取り込んだ被相関信号との相関演算を
行い、相関係数が算大値または最小値を示す位置
を求めることにより、第ｎ番目のフイールドにお
ける目標各々の軸方向の現在位置を求める相関画
像追尾方法において、直交２軸方向の加算圧縮に
おいては、両軸方向の加算結果それぞれを、それ
ぞれの軸方向の加算回数に最も近く、且つこれを
越えない２のべき乗で除し、相関演算において
は、両軸方向の演算結果それぞれを、それぞれの
軸方向における相関演算項数に最も近く、且つこ
れを越えない２のべき乗で除すことにより、処理
データ語長が増大しないようにしたことを特徴と
する相関画像追尾方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7932180A JPS575173A (en) | 1980-06-12 | 1980-06-12 | Correlative picture tracking device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7932180A JPS575173A (en) | 1980-06-12 | 1980-06-12 | Correlative picture tracking device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS575173A JPS575173A (en) | 1982-01-11 |
| JPS6350742B2 true JPS6350742B2 (ja) | 1988-10-11 |
Family
ID=13686602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7932180A Granted JPS575173A (en) | 1980-06-12 | 1980-06-12 | Correlative picture tracking device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS575173A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148841U (ja) * | 1989-05-19 | 1990-12-18 |
-
1980
- 1980-06-12 JP JP7932180A patent/JPS575173A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02148841U (ja) * | 1989-05-19 | 1990-12-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS575173A (en) | 1982-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5210559A (en) | Camera shake correcting device | |
| EP0942588B1 (en) | Image processing apparatus and method | |
| US5189712A (en) | Correlation detector for images | |
| EP0172755A2 (en) | An apparatus for an efficient coding of television signals | |
| EP0310032A2 (en) | Motion detection circuit | |
| KR960702249A (ko) | 모션 계산 코프로세서(motion estimation coprocessor) | |
| JPS5854472A (ja) | 画像処理装置及び方法 | |
| EP0227406A2 (en) | Image signal processor | |
| EP0387849A2 (en) | Correlation computing device | |
| EP0248235A2 (en) | Image processing apparatus having function of enlargement and/or shrinkage of image | |
| US5208770A (en) | Accumulation circuit having a round-off function | |
| JPS6350742B2 (ja) | ||
| US7046821B2 (en) | Image detection processor | |
| JPS59107312A (ja) | 焦点検出信号処理方法 | |
| US5400154A (en) | Hybrid interpolation and non-interpolation method and apparatus for image enlarging and contracting | |
| US4242733A (en) | Image spot detector using Haar coefficients | |
| JP2614574B2 (ja) | 動きベクトル検出回路 | |
| JPH0135305B2 (ja) | ||
| CN111783876B (zh) | 自适应智能检测电路及图像智能检测方法 | |
| JPH04314274A (ja) | 映像ぶれ補正機能付ビデオカメラ | |
| JP3038935B2 (ja) | 動き検出装置 | |
| JP3047952B2 (ja) | 画像処理装置 | |
| JP3001897B2 (ja) | 画像の動きベクトル検出方法および画像の動きベクトル検出装置 | |
| JPS60128791A (ja) | ビデオ信号の動き検出回路 | |
| JP2566954Y2 (ja) | 手ブレ検出回路 |