JPS6351409B2 - - Google Patents
Info
- Publication number
- JPS6351409B2 JPS6351409B2 JP55054273A JP5427380A JPS6351409B2 JP S6351409 B2 JPS6351409 B2 JP S6351409B2 JP 55054273 A JP55054273 A JP 55054273A JP 5427380 A JP5427380 A JP 5427380A JP S6351409 B2 JPS6351409 B2 JP S6351409B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- terminal
- current
- variable impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/025—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers frequency-dependent volume compression or expansion, e.g. multiple-band systems
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明は、たとえばテープレコーダを用いて録
音、再生するときに発生する雑音を低減するため
のノイズリダクシヨン回路に関し、特に、集積回
路として構成するのに好適なノイズリダクシヨン
回路に関する。
音、再生するときに発生する雑音を低減するため
のノイズリダクシヨン回路に関し、特に、集積回
路として構成するのに好適なノイズリダクシヨン
回路に関する。
一般に、ノイズリダクシヨン回路は、テープレ
コーダ等の信号伝送系において発生する雑音や歪
を軽減し、該信号伝送系のダイナミツクレンジを
見かけ上拡大するものである。これには、たとえ
ば上記信号伝送系の入力側でレベル圧縮および高
域増強等のエンコード処理を行ない、出力側でレ
ベル伸張および高域減衰等のデコード処理を行な
う。
コーダ等の信号伝送系において発生する雑音や歪
を軽減し、該信号伝送系のダイナミツクレンジを
見かけ上拡大するものである。これには、たとえ
ば上記信号伝送系の入力側でレベル圧縮および高
域増強等のエンコード処理を行ない、出力側でレ
ベル伸張および高域減衰等のデコード処理を行な
う。
特に、テープレコーダのノイズ低減用として、
ドルビー方式、dbx方式（いずれも登録商標）を
含め、種々の方式のノイズリダクシヨン回路が知
られている。
ドルビー方式、dbx方式（いずれも登録商標）を
含め、種々の方式のノイズリダクシヨン回路が知
られている。
まず、ドルビー方式（登録商標）は、主として
低レベル領域において、増幅、減衰による圧縮、
伸張を行ない、入力側で高域増強、出力側で高域
減衰を行なわせている。このドルビー方式は、比
較的簡単な回路で構成することが可能であり、一
例を第１図に示す。
低レベル領域において、増幅、減衰による圧縮、
伸張を行ない、入力側で高域増強、出力側で高域
減衰を行なわせている。このドルビー方式は、比
較的簡単な回路で構成することが可能であり、一
例を第１図に示す。
この第１図において、入力端子１に供給された
入力信号は、加算器２を介し反転増幅器３で増幅
されて出力端子４に送られる。次に、切換スイツ
チ５は、録音時等のエンコード動作時には切換端
子ｅに切換えられて入力端子１からの入力信号が
選択され、再生時等のデコード動作時には切換端
子ｄに切換えられて出力端子４の出力信号が選択
される。この切換スイツチ５からの出力は可変フ
イルタ６を介して同相増幅器７を介して加算器２
に送られている。また、同相増幅器７からの出力
の一部は、ハイパスフイルタ８を介しレベル検出
器９を介して、可変フイルタ６の制御端子１０に
送られる。次に、可変フイルタ６は、制御端子１
０からの制御信号により抵抗値が制御される可変
抵抗素子１１を有し、コンデンサ１２と抵抗１３
とから成るハイパスフイルタに、コンデンサ１４
と抵抗１５との並列接続回路と可変抵抗素子１１
とから成る可変ハイパスフイルタを接続して、２
段のフイルタを構成している。
入力信号は、加算器２を介し反転増幅器３で増幅
されて出力端子４に送られる。次に、切換スイツ
チ５は、録音時等のエンコード動作時には切換端
子ｅに切換えられて入力端子１からの入力信号が
選択され、再生時等のデコード動作時には切換端
子ｄに切換えられて出力端子４の出力信号が選択
される。この切換スイツチ５からの出力は可変フ
イルタ６を介して同相増幅器７を介して加算器２
に送られている。また、同相増幅器７からの出力
の一部は、ハイパスフイルタ８を介しレベル検出
器９を介して、可変フイルタ６の制御端子１０に
送られる。次に、可変フイルタ６は、制御端子１
０からの制御信号により抵抗値が制御される可変
抵抗素子１１を有し、コンデンサ１２と抵抗１３
とから成るハイパスフイルタに、コンデンサ１４
と抵抗１５との並列接続回路と可変抵抗素子１１
とから成る可変ハイパスフイルタを接続して、２
段のフイルタを構成している。
このようなノイズリダクシヨン回路によれば、
高域部についてのみ約10dBの圧縮、伸張操作が
行なわれ、周波数特性に注目すると、第２図に示
すように、信号レベルに依存して周波数特性が変
化するフイルタと見ることができる。この第２図
は、切換スイツチ５を端子ｅ側に切換接続してエ
ンコード動作を行なわせるときの、入力端子１の
入力レベルに対する出力の利得を、dB単位で示
している。この第２図において、一点鎖線Ａ，
Ｂ，Ｃは同相増幅器７の出力の利得を示し、可変
フイルタ３の制御端子１０に印加される制御電圧
Vcが一定値Voのときを一点鎖線Ａとすると、一
点鎖線ＢはVc＞Voに、一点鎖線ＣはVc＜Voに、
それぞれ対応する。また、破線Ｄは利得が0dB、
すなわち入力信号そのものを示し、この入力信号
と同相増幅器７からの出力とが加算器２で加算さ
れることから、第１図のノイズリダクシヨン回路
の続合利得は、第２図の実線ａ，ｂ，ｃのように
表わされる。
高域部についてのみ約10dBの圧縮、伸張操作が
行なわれ、周波数特性に注目すると、第２図に示
すように、信号レベルに依存して周波数特性が変
化するフイルタと見ることができる。この第２図
は、切換スイツチ５を端子ｅ側に切換接続してエ
ンコード動作を行なわせるときの、入力端子１の
入力レベルに対する出力の利得を、dB単位で示
している。この第２図において、一点鎖線Ａ，
Ｂ，Ｃは同相増幅器７の出力の利得を示し、可変
フイルタ３の制御端子１０に印加される制御電圧
Vcが一定値Voのときを一点鎖線Ａとすると、一
点鎖線ＢはVc＞Voに、一点鎖線ＣはVc＜Voに、
それぞれ対応する。また、破線Ｄは利得が0dB、
すなわち入力信号そのものを示し、この入力信号
と同相増幅器７からの出力とが加算器２で加算さ
れることから、第１図のノイズリダクシヨン回路
の続合利得は、第２図の実線ａ，ｂ，ｃのように
表わされる。
ところが、このようなノイズリダクシヨン回路
の可変フイルタ６において、コンデンサ１２，１
４としてμFオーダの比較的大容量が必要であり、
また抵抗１３，１５の抵抗値には±５％程度の精
度が要求される。このため、ノイズリダクシヨン
回路を集積化する場合に、容量としては数十pF
程度が可能であることから、上記大容量のコンデ
ンサ１２，１４は外付けせざるを得ず、また、上
記抵抗１３，１５を集積回路内の拡散抵抗で構成
したとき、抵抗値のばらつきが±20％程度となる
ため、この絶対値偏差に起因する周波数特性偏差
が回避できない。また、抵抗の温度特性も悪い。
したがつて、従来のノイズリダクシヨン回路を集
積化する場合には、外付部品が多いため、集積回
路素子のピン数が増加し、配線作業が面倒とな
り、周波数特性偏差を生じ易いという欠点があ
り、集積化には適さない。
の可変フイルタ６において、コンデンサ１２，１
４としてμFオーダの比較的大容量が必要であり、
また抵抗１３，１５の抵抗値には±５％程度の精
度が要求される。このため、ノイズリダクシヨン
回路を集積化する場合に、容量としては数十pF
程度が可能であることから、上記大容量のコンデ
ンサ１２，１４は外付けせざるを得ず、また、上
記抵抗１３，１５を集積回路内の拡散抵抗で構成
したとき、抵抗値のばらつきが±20％程度となる
ため、この絶対値偏差に起因する周波数特性偏差
が回避できない。また、抵抗の温度特性も悪い。
したがつて、従来のノイズリダクシヨン回路を集
積化する場合には、外付部品が多いため、集積回
路素子のピン数が増加し、配線作業が面倒とな
り、周波数特性偏差を生じ易いという欠点があ
り、集積化には適さない。
本発明は、このような従来の実情に鑑みてなさ
れたものであり、集積回路化した場合に、外付け
部品が少なく、集積回路素子のピン数が少なくて
すみ、集積回路内部の抵抗値偏差や温度依存性の
影響を打ち消すことができ、効率良く性能の高い
集積化に最適のノイズリダクシヨン回路を提供す
ることを目的とする。
れたものであり、集積回路化した場合に、外付け
部品が少なく、集積回路素子のピン数が少なくて
すみ、集積回路内部の抵抗値偏差や温度依存性の
影響を打ち消すことができ、効率良く性能の高い
集積化に最適のノイズリダクシヨン回路を提供す
ることを目的とする。
以下、本発明に係るノイズリダクシヨン回路に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
まず、第３図は本発明の基本的構成を説明する
ためのブロツク回路図であり、可変フイルタ２６
を、フローテイング形可変インピーダンス回路３
１とコンデンサ３２とで構成し、この可変インピ
ーダンス回路３１の両端子３５，３６からの出力
を差動増幅器４０の同相、反転入力端子４１，４
２にそれぞれ供給することを特徴としている。
ためのブロツク回路図であり、可変フイルタ２６
を、フローテイング形可変インピーダンス回路３
１とコンデンサ３２とで構成し、この可変インピ
ーダンス回路３１の両端子３５，３６からの出力
を差動増幅器４０の同相、反転入力端子４１，４
２にそれぞれ供給することを特徴としている。
すなわち、入力端子２１からの入力信号は、加
算器２２に送られて、差動増幅器４０からの出力
と加算され、反転増幅器２３で反転増幅されて出
力端子２４に送られる。切換スイツチ２５は、一
方の切換端子ｅが入力端子２１に、他方の切換端
子ｄが出力端子２４にそれぞれ接続されており、
これらの入力、出力のいずれか一方が選択的に切
換えられて、可変フイルタ２６に送られる。可変
フイルタ２６は、上記切換スイツチ２５の共通端
子（固定端子）に一端３５が接続されたフローテ
イング形可変インピーダンス回路３１と、フロー
テイング形可変インピーダンス回路３１の他端３
６と接地との間に挿入接続されたコンデンサ３２
とから成つている。また、フローテイング形可変
インピーダンス回路３１の両端子３５，３６から
の出力は、差動増幅器４０の同相、反転入力端子
４１，４２にそれぞれ送られている。差動増幅器
４０からの出力は、上記加算器２２に送られてお
り、またこの差動増幅器４０からの出力は、ハイ
パスフイルタ２８を介してレベル検出器２９で検
波され制御信号となつてフローテイング形可変イ
ンピーダンス回路３１の制御端子３０に送られ、
インピーダンス値を制御する。
算器２２に送られて、差動増幅器４０からの出力
と加算され、反転増幅器２３で反転増幅されて出
力端子２４に送られる。切換スイツチ２５は、一
方の切換端子ｅが入力端子２１に、他方の切換端
子ｄが出力端子２４にそれぞれ接続されており、
これらの入力、出力のいずれか一方が選択的に切
換えられて、可変フイルタ２６に送られる。可変
フイルタ２６は、上記切換スイツチ２５の共通端
子（固定端子）に一端３５が接続されたフローテ
イング形可変インピーダンス回路３１と、フロー
テイング形可変インピーダンス回路３１の他端３
６と接地との間に挿入接続されたコンデンサ３２
とから成つている。また、フローテイング形可変
インピーダンス回路３１の両端子３５，３６から
の出力は、差動増幅器４０の同相、反転入力端子
４１，４２にそれぞれ送られている。差動増幅器
４０からの出力は、上記加算器２２に送られてお
り、またこの差動増幅器４０からの出力は、ハイ
パスフイルタ２８を介してレベル検出器２９で検
波され制御信号となつてフローテイング形可変イ
ンピーダンス回路３１の制御端子３０に送られ、
インピーダンス値を制御する。
ここで、可変フイルタ２６の伝達関数Ｔ（ｓ）
（ただしｓ＝jωとする。）は、切換スイツチ２５
の共通端子からの出力電圧Vin（ｓ）と、フロー
テイング形可変インピーダンス回路３１の両端子
３５，３６間の電位差Vr（ｓ）とにより、Ｔ（ｓ）
＝Vr（ｓ）／Vin（ｓ）となる。Vr（ｓ）は、可変
インピーダンス回路３１の抵抗値をＲ、コンデン
サ３２の容量値をＣとするとき、 Vr（ｓ）＝Ｒ／Ｒ＋１／sCVin（ｓ） …… となるから、 Ｔ（ｓ）＝Ｒ／Ｒ＋１／sC ＝ｓ／ｓ＋１／CR …… となる。この式の特性は、ｓが１／CRのとき
の周波数f0（＝１／2πCR）をカツトオフ周波数と
するハイパスフイルタの特性となる。また、フロ
ーテイング形可変インピーダンス回路３１の抵抗
値Ｒは、差動増幅器４０からの出力に応じて制御
されるから、ほぼ第２図Ａ，Ｂ，Ｃのようなフイ
ルタ特性が得られ、ノイズリダクシヨン回路の総
合利得は第２図ａ，ｂ，ｃのようになる。
（ただしｓ＝jωとする。）は、切換スイツチ２５
の共通端子からの出力電圧Vin（ｓ）と、フロー
テイング形可変インピーダンス回路３１の両端子
３５，３６間の電位差Vr（ｓ）とにより、Ｔ（ｓ）
＝Vr（ｓ）／Vin（ｓ）となる。Vr（ｓ）は、可変
インピーダンス回路３１の抵抗値をＲ、コンデン
サ３２の容量値をＣとするとき、 Vr（ｓ）＝Ｒ／Ｒ＋１／sCVin（ｓ） …… となるから、 Ｔ（ｓ）＝Ｒ／Ｒ＋１／sC ＝ｓ／ｓ＋１／CR …… となる。この式の特性は、ｓが１／CRのとき
の周波数f0（＝１／2πCR）をカツトオフ周波数と
するハイパスフイルタの特性となる。また、フロ
ーテイング形可変インピーダンス回路３１の抵抗
値Ｒは、差動増幅器４０からの出力に応じて制御
されるから、ほぼ第２図Ａ，Ｂ，Ｃのようなフイ
ルタ特性が得られ、ノイズリダクシヨン回路の総
合利得は第２図ａ，ｂ，ｃのようになる。
次に、このような本発明の要部となる可変フイ
ルタ２６について説明する。
ルタ２６について説明する。
第４図は、本発明の好ましい実施例としてのノ
イズリダクシヨン回路２０の全体を示すブロツク
回路図であり、可変フイルタ２６のフローテイン
グ形可変インピーダンス回路３１を、差動入出力
の電圧−電流変換器３３と電流増幅器３４とで構
成している。ここで、電圧−電流変換器３３の同
相入力端子３５は切換スイツチ２５の共通端子に
接続され、反転入力端子３６はコンデンサ３２に
接続されている。また、電流増幅器３４の差動入
力端子３７，３８には、電圧−電流変換器３３の
差動出力電流が供給される。電流増幅器３４の出
力端子３９は、コンデンサ３２が接続された上記
反転入力端子３６に接続される。この電流増幅器
３４の電流増幅率は、制御端子３０に印加される
制御電圧Vcに比例するように制御される。
イズリダクシヨン回路２０の全体を示すブロツク
回路図であり、可変フイルタ２６のフローテイン
グ形可変インピーダンス回路３１を、差動入出力
の電圧−電流変換器３３と電流増幅器３４とで構
成している。ここで、電圧−電流変換器３３の同
相入力端子３５は切換スイツチ２５の共通端子に
接続され、反転入力端子３６はコンデンサ３２に
接続されている。また、電流増幅器３４の差動入
力端子３７，３８には、電圧−電流変換器３３の
差動出力電流が供給される。電流増幅器３４の出
力端子３９は、コンデンサ３２が接続された上記
反転入力端子３６に接続される。この電流増幅器
３４の電流増幅率は、制御端子３０に印加される
制御電圧Vcに比例するように制御される。
さらに、差動増幅器４０の出力端子４３からの
出力は、ウエイテイング用のハイパスフイルタ２
８およびレベル検出器２９を介して、上記制御端
子３０に送られている。他の構成は、前述した第
３図と同様であるため、同一部分の同一の参照番
号を付して説明を省略する。
出力は、ウエイテイング用のハイパスフイルタ２
８およびレベル検出器２９を介して、上記制御端
子３０に送られている。他の構成は、前述した第
３図と同様であるため、同一部分の同一の参照番
号を付して説明を省略する。
このような構成を有するノイズリダクシヨン回
路の可変フイルタ２６の等価回路を第５図に示
す。この第５図のVrは、第４図の端子３５，３
６間に表われる電位差を示し、電圧−電流変換器
３３は、この電位差Vrをgm倍する伝達コンダク
タンスを有する電流源５３として表わされる。こ
の伝達コンダクタンスgmの電流源５３の出力電
流Ｉ（＝gmVr）は、電流増幅器３４に対応する
電流源５４によりAi倍され、端子３６を介して
コンデンサ３２に流れる。また、切換スイツチ２
５からの入力信号は、電圧Vinの入力信号源５１
で置き換えられている。
路の可変フイルタ２６の等価回路を第５図に示
す。この第５図のVrは、第４図の端子３５，３
６間に表われる電位差を示し、電圧−電流変換器
３３は、この電位差Vrをgm倍する伝達コンダク
タンスを有する電流源５３として表わされる。こ
の伝達コンダクタンスgmの電流源５３の出力電
流Ｉ（＝gmVr）は、電流増幅器３４に対応する
電流源５４によりAi倍され、端子３６を介して
コンデンサ３２に流れる。また、切換スイツチ２
５からの入力信号は、電圧Vinの入力信号源５１
で置き換えられている。
次に、第６図は演算増幅器（OPアンプ）５５
とコンダクタンス５６とを用いて表わされた可変
フイルタ２６の等価回路を示す。この第６図にお
いて、コンダクタンス５６の値Ｇは、電圧−電流
変換器３３の伝達コンダクタンスgmと、電流増
幅器３４の電流利得Aiの積（Ｇ＝gm・Ai）とし
て与えられ、Aiに比例してコンダクタンス値Ｇ
が変化する。このコンダクタンス値Ｇは、フロー
テイング形可変インピーダンス回路３１の抵抗値
Ｒの逆数であるから、可変フイルタ２６の伝達関
数Ｔ（ｓ）は、上記式より、 Ｔ（ｓ）＝Vr（ｓ）／Vin（ｓ）＝ｓ／ｓ＋Ｇ／Ｃ…
… と表わせる。したがつて、コンダクタンス値Ｇの
変化により、可変フイルタ回路２６の周波数特性
が変化し、第２図と同様の特性が得られる。
とコンダクタンス５６とを用いて表わされた可変
フイルタ２６の等価回路を示す。この第６図にお
いて、コンダクタンス５６の値Ｇは、電圧−電流
変換器３３の伝達コンダクタンスgmと、電流増
幅器３４の電流利得Aiの積（Ｇ＝gm・Ai）とし
て与えられ、Aiに比例してコンダクタンス値Ｇ
が変化する。このコンダクタンス値Ｇは、フロー
テイング形可変インピーダンス回路３１の抵抗値
Ｒの逆数であるから、可変フイルタ２６の伝達関
数Ｔ（ｓ）は、上記式より、 Ｔ（ｓ）＝Vr（ｓ）／Vin（ｓ）＝ｓ／ｓ＋Ｇ／Ｃ…
… と表わせる。したがつて、コンダクタンス値Ｇの
変化により、可変フイルタ回路２６の周波数特性
が変化し、第２図と同様の特性が得られる。
このような可変フイルタ２６に用いられるフロ
ーテイング形可変インピーダンス回路３１の具体
的な回路構成例を第７図に示す。
ーテイング形可変インピーダンス回路３１の具体
的な回路構成例を第７図に示す。
この第７図において、電源端子６１，６２に
は、それぞれ正、負の回路電源が供給される。電
圧−電流変換器３３は、第１の差動トランジスタ
対６３、抵抗値Rpのエミツタ帰還抵抗６４、お
よびIp／２の電流をそれぞれ出力する２つの定電
流源６５，６６より成る。ここで、第１の差動ト
ランジスタ対６３のそれぞれのベース端子が上記
同相、反転入力端子３５，３６であり、これらの
端子３５，３６間の電位差Vrにより、差動トラ
ンジスタ対６３のそれぞれのコレクタ出力電流
i1，i2は、近似的に、 i1＝Ip／２−Vr／Ｒ …… i2＝Ip／２＋Vr／Ｒ …… と表わせる。
は、それぞれ正、負の回路電源が供給される。電
圧−電流変換器３３は、第１の差動トランジスタ
対６３、抵抗値Rpのエミツタ帰還抵抗６４、お
よびIp／２の電流をそれぞれ出力する２つの定電
流源６５，６６より成る。ここで、第１の差動ト
ランジスタ対６３のそれぞれのベース端子が上記
同相、反転入力端子３５，３６であり、これらの
端子３５，３６間の電位差Vrにより、差動トラ
ンジスタ対６３のそれぞれのコレクタ出力電流
i1，i2は、近似的に、 i1＝Ip／２−Vr／Ｒ …… i2＝Ip／２＋Vr／Ｒ …… と表わせる。
次に、電流増幅器３４は、ダイオード接続され
た第２の差動トランジスタ対６７と、この差動ト
ランジスタ対６７にそれぞれのベースが接続され
た第３の差動トランジスタ対６８と、第２の差動
トランジスタ対の共通エミツタに接続されたバイ
アス電圧６９と、第３の差動トランジスタ対６８
のそれぞれのコレクタに接続されたカレントミラ
ー等の電流反転回路７０と、制御端子３０に印加
された制御電圧Vcにより比例的に制御される電
流源７１とから構成されている。ここで、第３の
差動トランジスタ対６８のそれぞれのコレクタ電
流i3，i4は、電流源７１を流れる電流をIcとし、
第２、第３の差動トランジスタ対６７，６８の飽
和電流が等しい条件のもとで、 i3＝i2・Ic／Ip＝Ic／２＋Vr／Rp・Ic／Ip…… i4＝i1・Ic／Ip＝Ic／２−Vr／Rp・Ic／Ip…… と表わされる。ここで、一方のコレクタ電流i3は
電流反転回路７０により隣りのラインの電流をi3
とするから、電流増幅器３４の出力端子３９に供
給される出力電流i0はi3−i4となり、式から
式を減算して、 i0＝２・Vr／Rp・Ic／Ip …… と表わされる。この式は、電圧−電流変換器３
３の伝達コンダクタンスgmが２／Roの値を有
し、電流増幅器３４の電流利得AiがIc／Ipとなる
ことを示している（i0＝gmAiVr）。したがつて、
この第７図の回路は、フローテイング形の可変イ
ンピーダンス回路として動作する。この回路によ
り得られるコンダクタンスは、エミツタ帰還抵抗
６４の抵抗値Rpに依存するが、上記定電流源６
５，６６の電流比を集積回路内部の抵抗値に対し
て反比例するように構成しているため、それぞれ
の偏差が打ち消し合つて、集積回路内部の抵抗素
子の絶対値偏差や温度依存性の影響を大巾に軽減
することができる。
た第２の差動トランジスタ対６７と、この差動ト
ランジスタ対６７にそれぞれのベースが接続され
た第３の差動トランジスタ対６８と、第２の差動
トランジスタ対の共通エミツタに接続されたバイ
アス電圧６９と、第３の差動トランジスタ対６８
のそれぞれのコレクタに接続されたカレントミラ
ー等の電流反転回路７０と、制御端子３０に印加
された制御電圧Vcにより比例的に制御される電
流源７１とから構成されている。ここで、第３の
差動トランジスタ対６８のそれぞれのコレクタ電
流i3，i4は、電流源７１を流れる電流をIcとし、
第２、第３の差動トランジスタ対６７，６８の飽
和電流が等しい条件のもとで、 i3＝i2・Ic／Ip＝Ic／２＋Vr／Rp・Ic／Ip…… i4＝i1・Ic／Ip＝Ic／２−Vr／Rp・Ic／Ip…… と表わされる。ここで、一方のコレクタ電流i3は
電流反転回路７０により隣りのラインの電流をi3
とするから、電流増幅器３４の出力端子３９に供
給される出力電流i0はi3−i4となり、式から
式を減算して、 i0＝２・Vr／Rp・Ic／Ip …… と表わされる。この式は、電圧−電流変換器３
３の伝達コンダクタンスgmが２／Roの値を有
し、電流増幅器３４の電流利得AiがIc／Ipとなる
ことを示している（i0＝gmAiVr）。したがつて、
この第７図の回路は、フローテイング形の可変イ
ンピーダンス回路として動作する。この回路によ
り得られるコンダクタンスは、エミツタ帰還抵抗
６４の抵抗値Rpに依存するが、上記定電流源６
５，６６の電流比を集積回路内部の抵抗値に対し
て反比例するように構成しているため、それぞれ
の偏差が打ち消し合つて、集積回路内部の抵抗素
子の絶対値偏差や温度依存性の影響を大巾に軽減
することができる。
以上の説明から明らかなように、本発明に係る
ノイズリダクシヨン回路によれば、入力端子２１
あるいは出力端子２２からの信号を切換スイツチ
２５により選択的に切換えて可変フイルタ２６に
送り、この可変フイルタ２６をフローテイング形
可変インピーダンス回路３１とコンデンサ３２と
で構成し、フローテイング形可変インピーダンス
回路３１の両端子３５，３６間の電位差Vrを差
動増幅器４０の同相、反転入力端子４１，４２に
印加し、この差動増幅器４０からの出力を加算器
２２に送つて上記入力端子２５からの入力と加算
し、反転増幅器２３を介して出力端子２４に送る
とともに、差動増幅器４０からの出力の一部をレ
ベル検波して制御信号とし、この制御信号をフロ
ーテイング形可変インピーダンス回路３１の制御
端子３０に送つて、そのインピーダンスを制御す
ることを特徴としている。
ノイズリダクシヨン回路によれば、入力端子２１
あるいは出力端子２２からの信号を切換スイツチ
２５により選択的に切換えて可変フイルタ２６に
送り、この可変フイルタ２６をフローテイング形
可変インピーダンス回路３１とコンデンサ３２と
で構成し、フローテイング形可変インピーダンス
回路３１の両端子３５，３６間の電位差Vrを差
動増幅器４０の同相、反転入力端子４１，４２に
印加し、この差動増幅器４０からの出力を加算器
２２に送つて上記入力端子２５からの入力と加算
し、反転増幅器２３を介して出力端子２４に送る
とともに、差動増幅器４０からの出力の一部をレ
ベル検波して制御信号とし、この制御信号をフロ
ーテイング形可変インピーダンス回路３１の制御
端子３０に送つて、そのインピーダンスを制御す
ることを特徴としている。
したがつて、このようなノイズリダクシヨン回
路を集積化する場合には、外付部品として必要な
ものは１個のコンデンサ３２のみであり、しか
も、このコンデンサ３２の一端は接地されるた
め、実際のコンデンサの配線に必要な集積回路の
ピンは１本ですみ、集積回路のピン数の低減およ
び配線作業の簡略化が図れる。また、フローテイ
ング形可変インピーダンス回路３１のコンダクタ
ンスが、集積回路内部の抵抗値偏差や温度依存性
の影響を打ち消すことにより、抵抗等の回路素子
の絶対値の精度を高めている。したがつて、回路
内部の素子値偏差や温度依存性の影響を受けるこ
となく、性能が高く効率の良いノイズリダクシヨ
ン回路の集積化が可能となる。
路を集積化する場合には、外付部品として必要な
ものは１個のコンデンサ３２のみであり、しか
も、このコンデンサ３２の一端は接地されるた
め、実際のコンデンサの配線に必要な集積回路の
ピンは１本ですみ、集積回路のピン数の低減およ
び配線作業の簡略化が図れる。また、フローテイ
ング形可変インピーダンス回路３１のコンダクタ
ンスが、集積回路内部の抵抗値偏差や温度依存性
の影響を打ち消すことにより、抵抗等の回路素子
の絶対値の精度を高めている。したがつて、回路
内部の素子値偏差や温度依存性の影響を受けるこ
となく、性能が高く効率の良いノイズリダクシヨ
ン回路の集積化が可能となる。
なお、本発明は、上記実施例のみに限定される
ものではなく、たとえばフローテイング形可変イ
ンピーダンスの具体的回路は、この他種々の構成
が可能である。
ものではなく、たとえばフローテイング形可変イ
ンピーダンスの具体的回路は、この他種々の構成
が可能である。
第１図はノイズリダクシヨン回路の従来例を示
す回路図、第２図はノイズリダクシヨン回路に用
いられる可変フイルタの周波数特性の一例を示す
グラフ、第３図は本発明の基本的構成を示すブロ
ツク回路図、第４図は本発明の好ましい実施例を
示すブロツク回路図、第５図および第６図は第４
図の可変フイルタ２６の等価回路図、第７図は第
４図のフローテイング形可変インピーダンス回路
３１の一具体例を示す回路図である。 ２１…入力端子、２２…加算器、２３…反転増
幅器、２４…出力端子、２５…切換スイツチ、２
６…可変フイルタ、３１…フローテイング形可変
インピーダンス回路、３２…コンデンサ、４０…
差動増幅器。
す回路図、第２図はノイズリダクシヨン回路に用
いられる可変フイルタの周波数特性の一例を示す
グラフ、第３図は本発明の基本的構成を示すブロ
ツク回路図、第４図は本発明の好ましい実施例を
示すブロツク回路図、第５図および第６図は第４
図の可変フイルタ２６の等価回路図、第７図は第
４図のフローテイング形可変インピーダンス回路
３１の一具体例を示す回路図である。 ２１…入力端子、２２…加算器、２３…反転増
幅器、２４…出力端子、２５…切換スイツチ、２
６…可変フイルタ、３１…フローテイング形可変
インピーダンス回路、３２…コンデンサ、４０…
差動増幅器。
Claims (1)
- １ 入力端子からの入力信号が供給される加算回
路と、この加算回路からの加算出力を反転増幅し
て出力端子に送る増幅器と、上記入力端子あるい
は出力端子のいずれか一方からの信号が一端に供
給されるフローテイング形可変インピーダンス回
路と、この可変インピーダンス回路の他端と接地
との間に挿入接続されるコンデンサと、上記フロ
ーテイング形可変インピーダンス回路の両端から
の電圧が同相、反転入力端子に印加される差動増
幅器とを有し、この差動増幅器からの出力を上記
加算器に送るとともに、該差動増幅器からの出力
を検出して制御信号として上記フローテイング形
可変インピーダンス回路に送り、この可変インピ
ーダンス回路のインピーダンスを制御することを
特徴とするノイズリダクシヨン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5427380A JPS56152309A (en) | 1980-04-25 | 1980-04-25 | Noise reduction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5427380A JPS56152309A (en) | 1980-04-25 | 1980-04-25 | Noise reduction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56152309A JPS56152309A (en) | 1981-11-25 |
| JPS6351409B2 true JPS6351409B2 (ja) | 1988-10-13 |
Family
ID=12965963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5427380A Granted JPS56152309A (en) | 1980-04-25 | 1980-04-25 | Noise reduction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56152309A (ja) |
-
1980
- 1980-04-25 JP JP5427380A patent/JPS56152309A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56152309A (en) | 1981-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4320351A (en) | Differential amplifying system with bootstrapping | |
| US5317217A (en) | Universal active filter | |
| GB2071944A (en) | Gain control circuit | |
| US4254380A (en) | Bridge amplifier | |
| US4445054A (en) | Full-wave rectifying circuit | |
| EP0142081A2 (en) | Signal processing circuit | |
| JPH0474882B2 (ja) | ||
| US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
| EP0052117B1 (en) | Current mode biquadratic active filter | |
| JPH0516206B2 (ja) | ||
| US4514704A (en) | Variable filter circuit | |
| US5241227A (en) | Active high band weighting circuit of noise reduction circuit | |
| US4403201A (en) | Bandpass filter circuit | |
| US5594387A (en) | Amplifier circuit having nagative feedback loop for self-bias | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US6211731B1 (en) | Impedance altering apparatus | |
| JPS6316053B2 (ja) | ||
| US4456885A (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| US5734284A (en) | RC circuit | |
| KR100186796B1 (ko) | 필터 회로 | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPH04304008A (ja) | 電荷増幅器 | |
| JPH0241934Y2 (ja) |