JPS6352467A - 抵抗素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、抵抗素子技術、さらには半導体集積回路装
置内に形成される抵抗素子に適用して有効な技術に関す
るもので、たとえば、温度依存性が低減された抵抗素子
を形成する技術に関するものである。

ＣＵｅ来の技１（ｉ］ 半導体集積回路装置内に形成される抵抗とじては、たと
えば、株式会社コロナ社発行「集積回路工学（１）」柳
井　大義、永１）穣　共著、１２１〜１２６頁（モノリ
シック抵抗）に記載されているような拡散層抵抗が多く
用いられる。この拡散層抵抗は、拡散されている導電不
純物濃度によって比較的広い範囲で抵抗値を設定するこ
とができるので、半導体集積回路装置内ではいわゆるモ
ノリシック抵抗として比較的少（用いられている。

［発明が解決しようとする問題点コ しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかとされた。

すなわち、たとえば上述した拡散層抵抗は、その抵抗値
の温度依存性が概して大きく、このため精度あるいは安
定性を要求される用途には適さない、という問題点があ
った。

一方、比較的安定な温度特性をもつ抵抗として、アルミ
ニウムなどの金属薄膜を利用した、いわゆる金属薄膜抵
抗がある。しかし、この金属薄膜抵抗は、高抵抗値を得
ることが難しいために、その用途が限られている。

本発明の目的は、抵抗素子の温度特性を制御する技術を
提供することにある。

本発明の池の目的は、半導体集積回路装置内にて形成す
るのに適した形態でもって、温度依存性がほとんど低減
された、あるいは圧急の温度特性をもつ抵抗を比較的広
い抵抗ｆｆＸ範囲の中から任意に選んで形成できるよう
にする、という技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添ｆ＋図面からあきらかになるで
あろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、多結晶シリコンによって構成された第１．第
２の２つの抵抗素子を接続してなる合成抵抗素子を構成
するとともに、第１．第２の２つの抵抗素子を構成する
多結晶シリコン中の導電不純物濃度を互いに異ならせる
ことにより、その合成抵抗素子に所望の温度特性をもた
せる、というものである。

［作用］ 多結晶シリコン抵抗の抵抗値は、その中にドープされた
導電不純物の濃度に依存するが、その温度特性の状態も
上記導電不純物濃度に依存する。

すなわち、多結晶シリコン抵抗は、第３図に示すように
、その温度の変１ヒに対する抵抗の変化割合いわゆる温
度係数の大きさが上記導電不純物濃度に依存する。この
場合、導電不純物濃度が低くなるほど温度係数が負方向
に減少し、反対に導電不純物濃度が高くなるほど温度１
系数が正方回へ増大する傾向を示す。

したがって、たとえば合成抵抗素子をなす第１、第２の
２つの抵抗素子のうち、その一方の導電不純物濃度を高
めるとともに、その他方の導電不純物濃度を低めること
により、正方向の温度特性と負方向の温度特性を相殺し
て温度依存性がほとんど無視し得る程に低減された抵抗
素子を可能し、さらに要すれば、両抵抗素子の導電不純
ｆｌｌＪＪ度を還ぶことによって任意の温度特性もつ抵
抗素子を可能にする、という目的が達成される。

［実施例コ 以下、本発明の好適な実施例３図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図はこの発明による技術が適用された半導体集積回
路装置の要部を示す。

同図に示す半導体業績回路装置は、ｎ−型シリコンエピ
タキシャル層３が形成された半導体基板１を用いて形成
されている。そして、同図に示す部分には、ｐチャン寸
・ルＭ　ＯＳ　トランジスタＭおよび抵抗素子Ｒが形成
されている。

ｐチャンネルＭ　ＯＳ　１−ランジスタＩＶＨｉ、ｐ十
型ソース・ドレイン拡散層４．４、ゲート酸化膜５Ｇ、
ゲート電極７Ｇなどによって形成され、アルミニウム配
線８によってソースおよびトレインの各電極がそれぞれ
に取り出されている。

抵抗素子Ｒは、表面酸ｆヒｗＡ５上に所定の厚みに層状
に堆積され、かつ所定の平面形状にバターニングされた
多結晶シリコン７によって構成されている。

ここで、上記抵抗素子Ｒは第１．第２の２つの抵抗素子
Ｒ１，Ｒ２を直列接続して構成されている。この２つの
抵抗素子ＲＩ　Ｒ２を接続・合成してなる抵抗素子Ｒが
、第２図に示すように、上記ｐチャンネルＭＯ３）ラン
ジスタＭに接続されて使用されている。

この場合、第１の抵抗素子Ｒ１と第２の抵抗素子Ｒ２は
、第１図に示すように、互いに一体に連接されて形成さ
れた多結晶シリコン７によって構成される。これととも
に、第１の抵抗素子Ｒ１を構成する多結晶シリコン部７
１には、ｐ導電付与型不純物が比較的高濃度にドープさ
れている。また、第２の抵抗素子Ｒ２を構成する多結晶
シリコン部７２には、ｐ導電型不純物が低濃度にドープ
されている。

第１の抵抗素子Ｒ１の温度特性は、その抵抗素子Ｒ１を
構成する多結晶シリコン部７１にドープされたｐ導電１
オ与型不純物の濃度が高いことにより、第３図に示すよ
うに、正の温度係数（十Δ）をもつようになっている。

一方、第２の抵抗素子Ｒ２の温度特性は、その抵抗素子
Ｒ２を構成する多結晶シリコン部７２にドープされてい
るｐ導電付与型不純物の濃度が低いことにより、第３図
に示すように、第１の抵抗素子Ｒ１とは反対に、負の温
度係数（−Δ）をもつようになっている。さらに、この
第２の抵抗素子Ｒ２を構成する多結晶シリコン部７２の
不純物濃度は、上記第１の抵抗素子Ｒ１の正の温度係数
（−４−Δ）をちょうど相殺するような温度係数く一部
）もたらすような濃度に選ばれている。

これにより、上記第１．第２の２つの抵抗素子Ｒ１，Ｒ
２を直列に合成してなる抵抗素子Ｒは、その温度係数が
ほぼゼロになるような温度特性をもつことができるよう
になっている。つまり、温度依存性が低減された、また
は無視し得る抵抗素子Ｒが得られるようになっている。

以上のように、多結晶シリコンの抵抗の温度特性が、第
３図に示すように、不純物濃度によって負から正まで変
化することを利用して、温度係数がゼロあるいは任意の
温度特性をもつ抵抗素子Ｒが形成されている。

第４図および第５図は、上記抵抗素子Ｒを形成する部分
の工程を示す。

先ず、第４図に示す工程では、抵抗素子を横吠するため
にパターニング形成された多結晶シリコン７の一部（７
１）以外をフォトレジスト膜９で部分的にマスクした後
、ホウ素（Ｂ）などのｐ導電付与型不純物を比較的高濃
度にイオン打込みする。このイオン打込は、ｐチャンネ
ルＭＯＳトランジスタのｐ十型ソース・ドレイン拡散層
を形成するためのイオン打込と一緒に行われる。

次に、第５図に示すように、上記多結晶シリコン７のう
ち、イオン打込みされなかった残りの部分（７２）に、
ホウ素（Ｂ）などのｐ導電付与型不純物を低濃度にイオ
ン打込みする。このイオン打込は、図示の例ではフォト
レジスト膜ってマスクした後に行っている。

この後、第４図および第５図に示した工程にてそれぞれ
に打ち込んだｐ導ｆ、付与型不純物を引き沖ばし拡散さ
せ、さらにアルミニウム配線８による電極形成などの後
工程を経ることにより、第６図に示すように、高不純物
濃度の多結晶シリコン部７１によって正の温度特性をも
つ第１の抵抗素子Ｒ１と、低不純物濃度の多結晶シリコ
ン部７２によって負の温度特性をもつ第２の抵抗素子Ｒ
２とが、互いに一体に連接した状態で形成される。

そして、両抵抗素子Ｒ１，Ｒ２が直列に接続されること
によって、温度特性が相殺されて温度依存性が低減され
た抵抗素子Ｒが構成される。

第７図および第８図は、ｐｎｐ型バイポーラ・トランジ
スタＱに接続される抵抗素子Ｒを形成する部分の工程を
示す。

第７１′２Ｉおよび第８図において、半導体基板１は、
ｐ−型シリコン半導体基板２に［１−型シリコンエピタ
キシャル層３を形状したものが使用されている。

バイポーラ・トランジスタＱの素子領域は、ｎ＋型埋込
層１１の上で、かつｐ型分離拡散層１２で囲まれた中に
形成される。この中に、ｎ十型コレクタ拡散層１３、ｐ
型ベース拡散層１５、およびｎ十型エミッタ拡散層１５
が形成されている。

抵抗素子Ｒは、表面酸１ヒ膜５上に所定の厚みに層状に
堆積され、かつ所定の平面形状にパターニングされた多
結晶シリコン７によって構成されている。

先ず、第７図に示す工程では、抵抗素子Ｒを構成するた
めにパターニング形成された多結晶シリコン７の一部（
７１）以外をフォトレジスト膜９で部分的にマスクした
後、ヒ素Ａ　ｓなどのｐ導電付与型不純物を比較的高濃
度にイオン打込みする。

次に、第８図に示すように、フォトレジスｌ、　ｊ１９
を取り去った後に、ヒ素Ａｓなどのｐ導電付与型不純物
を僅かだけ全面的に追加打込みする。

これにより、前述した場合と同様に、高不純物濃度の多
結晶シリコン部７１によって正の温度特性をもつ第１の
抵抗素子Ｒ１と、低不１沌物ｊａ度の多結晶シリコン部
７２によって負の温度特性をもつ第２の抵抗素子Ｒ２と
が、互いに一体に連接した状態で形成される。そして、
両抵抗素子Ｒ１゜Ｒ２が直列に接続されることによって
、温度特性が相殺されて温度依存性が低減された抵抗素
子Ｒがｔｒｉ成される。この場合、Ｒ１，Ｒ２は一体て
（まなく、別々に形成してもよい。

以上、本発明者によってなされた発明を実施例にもとづ
き具体的に説明しなか、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、第１．第
２の抵抗素子に第３の抵抗素子を加えて任意の温度特性
をもつ抵抗素子を合成するようにしてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体県債回路装置
に適用した場合について説明したが、それに限定される
ものではなく、たとえばハイブリッド型集積回路のよう
な、半導体以外の基板を用いる集積回路装置などにも適
用できる。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、半導体！Ｊｃ債回路装置内にて形成するのに
適した形態でちって、温度（衣存性が（ｌとんど無視し
得る程低い、あるいは任意の温度特性をもつ抵抗を比較
的広い抵抗値範囲の中から任意に選んで形成できる、と
いう効果が得られる。

【図面の簡単な説明】

第１図はこの発明による技術が適用された半導体集積回
路装置の要部を示す断面図、 第２図は第１図に示した部分の等価口路図、第３図は第
１図に示した半導体集積回路装置内に形成されている多
結晶シリコン抵抗の不純物濃度と温度特性の関係を示す
グラフ、 第４図は第１図に示した半導体県債回路装置を製造する
ための工程の一部を示す断面図、第５図は第・１図に示
した工程の後に行われる工程を示す断面図、 第６図は第４図および第５図の工程を経て形成される半
導体県債回路装置の一部を示す断面図、第７図はこの発
明による技術が適用されｆＳ池のタイプの半導体集積回
路装面を製造するための工程の一部を示す断面図、 第８図は第７図に示した工程の後に行われる工程を示す
断面図である。 １・・・半導体基板、５・・・表面酸化収、７・・・抵
抗素子Ｒｔ！−ｔｉ’！成する多結晶シリコン、７１・
・・第１の抵抗素子Ｒ１の部分を構成する多結晶シリコ
ン部、７２・・・第２の抵抗素子Ｒ２の部分を構成する
多結晶シリコン部。 第　　３　　図 第　　５　　図 Ｉ　　′　　”　　　　　１ｊ１ ３　　　　◇Ｑ　　　８

Claims (1)

1. 【特許請求の範囲】 １、温度依存性のある第１の抵抗素子と、この第１の抵
   抗素子の温度特性と反対方向の温度特性を有する第２の
   抵抗素子とを接続することによって所定の温度特性が合
   成された抵抗素子。 ２、上記第２の抵抗素子が多結晶シリコンで構成され、
   この多結晶シリコンにドープされている導電不純物の濃
   度によって第２の抵抗素子に所定の温度特性が付与され
   ていることを特徴とする特許請求の範囲第１項記載の抵
   抗素子。 ３、上記第２の抵抗素子を構成する多結晶シリコンには
   、上記第１の抵抗素子の温度依存性を相殺するような抵
   抗値をもたらす濃度の導電不純物がドープされているこ
   とを特徴とする特許請求の範囲第１項または第２項に記
   載の抵抗素子。 ４、上記第１の抵抗素子と第２の抵抗素子が共に多結晶
   シリコンによって構成されるとともに、各抵抗素子を構
   成する多結晶シリコンにそれぞれにドープされている導
   電不純物濃度が互いに異なっていることを特徴とする特
   許請求の範囲第１項から第３項までのいずれかに記載の
   抵抗素子。 ５、上記第１の抵抗素子と第２の抵抗素子が互いに一体
   に連接されて形成された多結晶シリコンによって構成さ
   れるとともに、いずれか片方の抵抗素子を構成する多結
   晶シリコン部の導電不純物濃度が選択的に低められてい
   ることを特徴とする特許請求の範囲第１項から第４項ま
   でのいずれかにの抵抗素子。