JPS6352492B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、制御信号が供給されている時ほぼ定
常的な電流のベースへの注入によりオン状態化さ
れる、すなわち導通せしめられる主トランジスタ
を少くとも１個用いるタイプの、負荷に流れる電
流を通過せしめ又は完全に遮断するスイツチング
回路に関する。

スイツチング回路は、連続的電流を供給される
近接検出器や誘導存在検出器（inductive
presence detector）、ないし光電池におけるレス
ト信号及び稼働信号のスイツチングにも用いられ
る。

本発明の解決しようとする問題は、負荷端子に
おける過負荷又は短絡に対する前記主トランジス
タの保護の問題である。

公知の解決方法においては、この問題は、前記
主トランジスタのコレクタ−エミツタ間電圧を基
準電圧と比較し、該コレクタ−エミツタ間電圧が
該基準電圧を越えた時直ちに該主トランジスタを
オフ状態化するための手段を前記スイツチング回
路に設けることにより解決されていた。

1976年５月10日のフランス特許出顔第76・
13927号に記載されたスイツチング回路において
は、前記手段は第１の補助トランジスタを有し、
該２つのトランジスタのエミツタは共通接続さ
れ、前記主トランジスタのコレクタと前記第１の
補助トランジスタのベースとは、相互に逆向きの
２つのダイオードと、無安定マルチバイブレータ
として前記第１の補助トランジスタに結合された
第２の補助トランジスタとによつて共通点に結合
されており、前記第１の補助トランジスタのコレ
クタは主トランジスタのベースに接続されてい
る。

前記主トランジスタのコレクタ−エミツタ間の
電圧が最大許容値より低い値である間は、前記第
１の補助トランジスタはオフ状態化され、前記第
２の補助トランジスタは導通状態である。この最
大許容値以上では、前記第１の補助トランジスタ
はオン状態化され、その結果、前記主トランジス
タはオフ状態化される。更に、前記第１の補助ト
ランジスタのオン状態化により前記第２の補助ト
ランジスタがオフ状態化されて前記無安定マルチ
バイブレータが他方の状態に移行し、これにより
前記主トランジスタのベースに１つのパルスが供
給され、若し負荷が正常な状態にあるならば該主
トランジスタは飽和状態に移行してその状態に留
まることが出来る。よつて短絡状態が消失した
後、前記回路は自動的にリセツトされる。

本発明は、前記制御信号が積分された周期的パ
ルスである場合にのみ使用され得る、前記の比較
及びオフ状態化のための手段の単純化されたもの
を提案する。前記回路が検出器であつて、該検出
器がマルチバイブレータの供給するパルスにより
励起される発光ダイオードを有し、該発光ダイオ
ードと、必要な場合には波形整形の後その電流が
前記制御信号供給のため積分されるフオトトラン
ジスタからなるレシーバとが協働する場合には、
特に興味ある応用がなされる。この種の回路は、
本発明の出願人が“２線路タイプの、物体の光電
存在検出器”（“Photo−electric presence
detector for an object、of the two wire
type”）と題して79年５月29日に出願したフラン
ス特許出願第79.13316号に記載されている。

本発明においては、比較及びブロツクのための
上記手段は補助トランジスタを含み、この補助ト
ランジスタは、負荷に過負荷が加わつた結果前記
主トランジスタの両端子間の電圧降下が増大する
と、通常はオフ状態の前記補助トランジスタがオ
ン状態となり、該補助トランジスタのオン状態化
により前記主トランジスタがオフ状態となるよう
に該主トランジスタに結合されており、前記制御
信号を作る回路からのパルスは前記補助トランジ
スタを周期的にオフ状態化して過負荷消失後直ち
に前記主トランジスタが自動的にオン状態化する
ことを確実にするため前記補助トランジスタに入
力される。

本発明の他の特徴及び利点は以下の詳細な記述
から明らかとなる。

参照符T₁は制御トランジスタを指示しており、
そのベースには、入力端子Ｅに入力されて抵抗
R₁，R₂からなるブリツジにより分圧される間欠
的な制御信号が入力される。

制御トランジスタT₁がオン状態であるとき、
この実施例ではPNP型の主トランジスタT₅のベ
ースは、２つの抵抗R₃，R₄を流れる電流により
主トランジスタT₅がオン状態となる様にバイア
スされている。抵抗R₃，R₄に印加される電圧V_S
は、トランジスタT₄、抵抗R₈及びゼナーダイオ
ードZ₁により安定化され、コンデンサC₁により
濾波される。

よつて、主トランジスタT₅のベース電流は制
御信号が存在する時一定である。

例えば短絡によつて負荷R_Cに過負荷が加わつ
た場合、この実施例ではPNP型の、補助トラン
ジスタT_3aが次に述べる理由によりオン状態とな
る。

すなわち、補助トランジスタT_3aのベースは抵
抗R₉，R₁₀，R₁₁によりバイアスされるのである
が、抵抗R₉及びR₁₀の接続点は前記ベースに接続
され、抵抗R₁₀，R₁、の接続点Ａはダイオード
D_2aを介して主トランジスタT₅のコレクタ回路の
点Ｂに接続されている。主トランジスタT₅が正
常に飽和しているとき、点Ｂにおける電圧はダイ
オードD_2aを導通せしめるに充分である。飽和状
態における主トランジスタT₅のエミツタ−コレ
クタ間及びダイオードD_2aにおける電圧降下の和
は、点Ａの電位が若し補助トランジスタT_3aがオ
ン状態である場合にそのベース電流が（抵抗
R₁₀，R₁₁を）流れることによつて生じるはずの
電位より高くなる値を有する（補助トランジスタ
はこのようにしてのみブロツクないしオフ状態化
され得る）。

負荷R_Cに過負荷が加わつたとき、主トランジ
スタT₅のエミツタ−コレクタ間の電圧降下が増
大し、点Ｂにおける電圧はダイオードD_2aをオン
状態とするには不充分となる。このとき補助トラ
ンジスタT_3aは導通し始める。その結果、抵抗R₄
及び制御トランジスタT₁における電圧降下が増
大する。すなわち、主トランジスタT₅のベース
電位が上昇し、よつて主トランジスタT₅はオフ
状態となる。この作用は累積的であり、主トラン
ジスタT₅はその過熱を防ぐに充分な速さでオフ
状態となる。

制御信号を作る回路（図示せず）で発生したパ
ルスは補助トランジスタT_3aのエミツタに入力さ
れる。例えば、点Ｃはこの目的のために前述の発
光ダイオードのカソードに接続され、この発光ダ
イオードを励起するマルチバイブレータにより発
生されたパルスを入力される。

過負荷の効果は明らかに、制御トランジスタ
T₁がオン状態で、その結果主トランジスタT₅及
び補助トランジスタT_3aが導通し得る時にのみ考
慮される。各パルスが入力されている間は、補助
トランジスタT_3aは必然的にオフ状態化されてい
る（前記パルスはこの目的のため適当な極性で入
力される）。

よつて、主トランジスタはこの間オン状態化さ
れる。過負荷の消失後に最初に入力されたパルス
によりこの回路は自動的にリセツトされる。しか
しながら、過負荷が存在する時、パルスが入力さ
れている間は大電流が主トランジスタを流れるこ
とに注意するべきである。このことは前記特許に
記載された制御回路におけるように前記パルスの
デユーテイー比が小さい場合にのみ許容出来るの
であるが、該特許の制御回路においてはパルス幅
４マイクロ秒のパルスが約１ミリ秒の間隔により
隔てられている。

負荷に過負荷の加わる可能性の無い時に制御信
号が到着した際の、制御トランジスタT₁のオフ
状態からオン状態への移行について説明する。こ
の時点において前記パルスが入力されていなけれ
ば補助トランジスタT_3aはオフ状態化されていな
いので制御トランジスタT₁の電流を吸収し、よ
つて、主トランジスタT₅は次のパルスが到着し
た瞬間にのみオン状態化され得、補助トランジス
タT_3aはこの瞬間にオフ状態化されて過負荷が生
じない限りオフ状態を維持する。従つて、このス
イツチング回路のスイツチング動作に僅かな遅延
時間が伴うことが理解されよう。

しかしながら、この遅延時間は、前記パルスの
周期より短かく、よつて僅かにミリ秒のオーダー
であつて、この実施例においては実際上何らの不
都合も生じない。

以上に説明した本発明のスイツチング回路が、
負荷を流れる電流が緩慢に且つ漸進的に増加する
場合にも作動することは注目に値するであろう。

本発明の範囲内で、以上に説明し図示した回路
の細部を様々に改変し得ることは明らかである。

【図面の簡単な説明】

図は本発明の好ましい一実施例を示す回路図で
ある。 主要部分の符号の説明、R_C……負荷、T₁……
制御トランジスタ、T_3a……補助トランジスタ、
T₅……主トランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 制御信号が供給されて制御トランジスタが導
   通せしめられている時該制御トランジスタによつ
   てほぼ定常的な電流をそのベースに注入されるこ
   とにより導通せしめられて負荷に電流を供給する
   主トランジスタを有し、前記主トランジスタのコ
   レクタ・エミツタ間に流れる電流の電流路が電源
   に対して前記負荷と直列に接続されたスイツチン
   グ回路であつて、通常は非導通状態にされている
   補助トランジスタを含み、前記補助トランジスタ
   は前記負荷に過負荷が加わつた結果として前記主
   トランジスタのコレクタ・エミツタ間に流れる電
   流の電流路の電圧降下が増大したとき導通せしめ
   られ次いでその結果として該主トランジスタが非
   導通状態にされる様に該補助トランジスタは該主
   トランジスタに結合されており、前記補助トラン
   ジスタのコレクタ・エミツタ間に流れる電流の電
   流路は前記制御トランジスタのコレクタ・エミツ
   タ間に流れる電流の電流路と直列に接続され、前
   記補助トランジスタのコレクタ・エミツタ間に流
   れる電流の電流路の一端は前記主トランジスタの
   ベースに接続され、前記補助トランジスタのベー
   スは前記電源の２極間に接続された抵抗ブリツジ
   によつてバイアスされ、前記抵抗ブリツジは前記
   主トランジスタのコレクタ・エミツタ間に流れる
   電流の電流路中の前記負荷の一端にダイオードを
   介して接続された接続点を有し、前記補助トラン
   ジスタのコレクタ・エミツタ間に流れる電流の電
   流路の他端には前記補助トランジスタを導通せし
   めるような極性を有する補助信号が継続して供給
   されると共に前記制御トランジスタが導通せしめ
   られているとき前記制御信号の存在期間に亘つて
   前記補助トランジスタを周期的に非導通状態にす
   るために繰り返しパルスが供給されるようにし
   て、前記過負荷が消滅したとき前記主トランジス
   タを導通せしめることを可能にしたことを特徴と
   するスイツチング回路。