JPS6354728A - エツチング方法 - Google Patents

エツチング方法

Info

Publication number
JPS6354728A
JPS6354728A JP61197182A JP19718286A JPS6354728A JP S6354728 A JPS6354728 A JP S6354728A JP 61197182 A JP61197182 A JP 61197182A JP 19718286 A JP19718286 A JP 19718286A JP S6354728 A JPS6354728 A JP S6354728A
Authority
JP
Japan
Prior art keywords
resist layer
sample
plasma
etching method
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61197182A
Other languages
English (en)
Inventor
Yoshimichi Hirobe
広部 嘉道
Kazuo Nojiri
野尻 一男
Hideaki Azuma
東 英昭
Masato Sadaoka
征人 定岡
Koichiro Kawamura
河村 光一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61197182A priority Critical patent/JPS6354728A/ja
Publication of JPS6354728A publication Critical patent/JPS6354728A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、エツチング技術、特に、半導体装置の製造に
おけるウェハ処理工程での半導体ウェハのエツチングに
適用して有効な技術に関する。
[従来の技術; ウェハ処理工程における半導体ウェハのエツチングにつ
いては、株式会社日本工業技術センター、1982年1
1月発行「半導体プロセス技術」、P115に記載され
ている。
その慨要は、エツチングすべき薄膜が全面に被着された
半導体ウェハの表面にフォトレジストなどの感光剤を塗
布した後、所定の図形に透光部が形成されたフォトマス
クなどを原版とする露光処理を行うことによって、たと
えば露光部分のみを硬化させ、さらに溶剤などによって
非露光部分を除去する現像処理などを施すことによって
半導体ウェハの表面を所定の図形で隠蔽する感光剤の層
を形成し、この感光剤の層を保護膜としてエツチングを
行うことにより、半導体ウェハの表面に形成されている
所定の物質の薄膜などを、所定の図形に残存させて所定
の図形のパターンを形成するものである。
[発明が解決しようとする問題点コ ところで、上記のような過程で半導体ウェハの表面に所
定の図形に7オトレジストを被着させる場合、現像時に
おけるフォトレジストの残存などの欠陥を防止するため
、フォトレジストの硬化に必要な光量以上の光を照射し
て露光を行ったり、溶剤によるフォトレジストの溶解除
去に必要な最少現像時間以上の現像処理を行うと、半導
体ウェハの表面に被着されるフォトレジストの断面の幅
寸法が、目的の幅寸法よりも減少することは避けられず
、このフォトレジスト層を保護膜とするエツチングによ
って半導体ウェハに形成される所定の物質のパターンの
寸法が目的の寸法よりも小さくなるという問題を生じる
このた約、露光時の光量や現像時間などを最適な値から
微調整することによって前記の寸法変1ヒを回避するこ
とが考えられるが、エツチングによって形成されるパタ
ーンの寸法の安定性や再現性が損なわれるなど、種々の
問題があることを本発明者は見いだした。
本発明の目的は、再現性および均一性などを損なうこと
なく試料に形成されるパターンの寸法の精度を゛向上さ
せることが可能なエツチング技術を提供することにある
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
[問題点を解決するための手段] 本願において開示される発明のうち代表的なものの摂要
を簡単に説明すれば、次の通りである。
すなわち、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第1の段階と
、試料およびレジスト層の全面に所定の物質からなる薄
膜を被着させる第2の段階と、レジスト層の側壁部以外
に被着された薄膜を除去する第3の段階と、レジスト層
とこのレジスト層の側壁部に残存する薄膜とで隠蔽され
た試料に対してエツチングを施す第4の段階とを経てエ
ツチングが行われるようにしたものである。
[作用] 上記した手段によれば、たとえば、試料の表面を所定の
図形に隠蔽するレジスト層をフォトリソグラフィによっ
て形成する第1の段階において、レジスト層の幅寸法の
再現性および均一性などを保持する目的で適正な露光お
よび現像処理を行うことに起因して、レジスト層の幅寸
法が所期の寸法から減少する場合でも、第2および第3
の段階を経ることでレジスト層の側壁部に残存される所
定の物質の薄膜によってレジスト層の幅寸法の減少が補
正されるので、再現性および均一性などを損なうことな
くレジスト層を保護膜とするエツチングによって試料に
形成されるパターンの寸法の)n度を向上させることが
できる。
[実施例] 第1図(a)〜(d)は、本発明の一実施例であるエツ
チング方法を工程j碩に示す説明図であり、第2図は、
このエツチング方法が実施されるエツチング装置の要部
を示す説明図である。
始めに、第2図に示されるエツチング装置の概要を説明
する。
処理室1の内部には、導体で構成される試料台2が設け
られ、この試料台2の上には、たとえば半導体ウェハな
どの試料3が着脱自在に載置されている。
試料台2の周辺部には、接地電極4が配設されており、
試料台2に容量5を介して接続される高周波電#i6 
(交流電源)から、該試料台2と接地電極4との間に所
定の高周波電力が印加される構造とされているっ 処理室1には、導波管7を介して該処理室1の内部に所
定の周波数のマイクロ波を作用させるマグネトロン8(
プラズマ形成手段)が接続されている。また、処理室1
の周囲には、該処理室1の内部に磁場を形成するソレノ
イド・コイル9が配設されている。
そして、処理室1の内部にガス供給口10を通じて流入
される所定の組成の反応ガス11が、マグネトロン8か
ら導波管7を介して作用されるマイクロ波とソレノイド
・コイル9によって形成される磁場との相互作用によっ
てプラズマ化されるものである。
また、処理室1の底部には、排気口12が設けられ、図
示しない真空ポンプなどに接続されることによって、該
処理室1の内部が所定の真空度に排気される構造とされ
ている。
以下、本実施例の作用について説明する。
まず、処理室1の内部に位iされる、たとえば半導体ウ
ェハなどの試料3は、第1図(a)に示されるように、
半導体などからなる基板3aの全面にエツチングすべき
所定の物質からなる被エツチング膜3bが被着されてお
り、さらに、この被エツチングM3bは、露光および現
像などの第1の段階を経ることによって所定の図形に形
成されたレジスト層13が被着されている。
ここで、試料3に被着されているレジストN13の実際
の幅寸法W1 は、前記の第1の段階において、レジス
ト残りなどの欠陥を防止するとともに処理の再現性およ
び均−住などを安定にするため適正な露光および現像を
施すことにより、フォトマスクなどの原版から転写すべ
き所期の寸法WOよりも小さくなっている。
次に、処理室1の内部を所定の真空度に排気するととも
に、ガス供給口10を通じて、たとえば水素およびハロ
ゲンの少なくとも一つを含有する炭素化合物からなる反
応ガス11を流入させ、この反応ガス11はマグネトロ
ン8から導波管7を介して作用されるマイクロ波とソレ
ノイド・コイル9によって形成される磁場との相互作用
によってプラズマ化される。
さらに、試料台2と接地電極4との間に所定の高周波電
力を印加し、反応ガス11のプラズマと試料3との間に
、第3図に示されるように薄膜14の堆積速度がイオン
の入射によるエツチング速度よりも澄勢とt;る範囲の
直流バイアスを発生させることで、第1図(b)に示さ
れるように、該反応ガス11を構成する元素の重合物な
どからなる薄膜14が試料3および該試料3の表面に所
定の図形で被着されているレジスト層13の全域に被着
される第2の段階が実施される。
この時、前記の直流バイアスの値は、該直流バイアスに
よって加速されて反応ガス11のプラズマから試料3に
入射されるイオンの入射エネルギが、前記薄膜14の形
成を阻害しない範囲に制御される。
ここで、反応ガス11を構成する元素の重合物などから
なる薄膜14の厚さW2 は、レジスト層13の所期の
幅寸法W。と実際の幅寸法W1  との差のほぼ1/2
となるように、第2の段階の継続時間などの諸条件が設
定される。
また、反応ガス11としては、取り扱いの容易さなどか
ら、たとえばC2C13F3 やC4Fllなどが考え
られる。
その後、反応ガス11の組成を、たとえば02、  S
F6 、 NF3 などに切り換え、該反応ガス11の
プラズマを形成するとともに、反応ガス11のプラズマ
と試料台2に載置される試料3との間の直流バイアスを
適宜制御することにより、この直流バイアスによって加
速されて反応ガス11のプラズマから試料3の表面にほ
ぼ垂直に入射されるイオンの入射エネルギを大きくして
異方性のエツチングを進行させることにより、試料3お
よびレジスト層13の表面に被着されている薄膜14が
、レジスト層13の側壁部を除いて除去され、笑1図(
C)に示されるように、厚さW2 の薄膜14がレジス
ト層13の両側壁に残存される第30没階が行われる。
この結果、試料3の被エツチング膜3bを隠蔽するレジ
スト層13は、所期の幅寸法W。よりも小さな実際の幅
寸法W1 が両側壁部に残存する厚さW2 の薄膜14
に補正され、所期の幅寸法W。
にほぼ等しくされている。
さらに、反応ガス11のプラズマから直流バイアスによ
って加速されて試料30表面に入射するイオンによる異
方性のエツチングを継続させることで、第1図I’d)
に示されるように試料3の被エツチング1iJ3bをエ
ツチングすることで、所期の幅寸法W。のパターン3c
が正確に形成される第4の段階が行われる。
また、この第4の段階において直流バイアスの値を適宜
制御し、たとえば反応ガス11を構成する元素の重合物
などの被エツチング膜3bの側壁への堆使作用と、試料
3にほぼ垂直に入射するイオンによる異方性のエツチン
グ作用とを同時に進行させることで、反応ガス11のプ
ラズマに含まれるフリーラジカルなどによる化学的で等
方的なエツチング作用に起因する該被エツチング膜3b
の側壁部の侵食を防止することができる。
このように本実施例においては以下の効果を得ることが
できる。
(1)、半導体ウェハなどの試料3の表面を所定の図形
にI’llするレジスト層13をフォトリソグラフィに
よって形成する第1の段階と、マイクロ波と磁場とのt
b互作用によって反応ガス11のプラズマを形成するこ
とで、試料3およびレジスト層13の全面に反応ガス1
1を構成する元素の重合物などを堆積させて構成される
薄膜14を被着させる第2の段階と、反応ガス11のプ
ラズマに含まれるイオンを高周波電力の印加による直流
バイアスによって試料3に垂直に入射させる異方性のエ
ツチングによってレジスト層13の側壁部以外に被着さ
れた薄膜14を除去する第3の段階と、レジスト層13
と該レジスト113の側壁部に残存する薄膜14とで隠
蔽された試料3の被エツチング膜3bに対して反応ガス
11のプラズマに含まれるイオンを高周波電力の印加に
よる直流バイアスによって入射させて異方性のエツチン
グを施す第4の段階とを経てエツチングが行われるため
、たとえば、第1の段階において試料3に対して所定の
図形にレジスト層13を被着させる際の再現性や均一性
などを保持する目的で適正な露光および現像などを行う
ことに起因して、該レジスト層13の実際の幅寸法W1
 が所期の幅寸法W。よりも減少しても、第2および第
3の段階を経ることで、レジスト層13の両側壁部に残
存される薄膜14の厚さW2 によって、レジスト層1
3の実際の幅寸法W1  と所期の幅寸法Wo との差
を補正することができ、試料3に対する所定の図形のレ
ジスト層13を被着する際の再現性および均一性などを
損なうことなく、レジスト層13を保護膜とするエツチ
ングによって試料3の被エツチング膜3bに所期の幅寸
法W。でパターン3Cを形成することが可能となり、形
成されるパターン3Cの寸法精度が向上される。
(2)、前記(1)の結果、適正な露光および現像など
で試料3にレジスト層13を形成することに起因する該
レジスト層13の寸法の減少を、フォトマスクなどの原
版に形成された転写図形の寸法を予め大きくして補正す
ることが不可能な微細なパターン3Cの形成が可能とな
る。
(3)、前記(1)の結果、試料3にレジストN13を
形成する際の露光および現像などの諸条件を最適化する
ことができるので、たとえば露光光学系の解像度を最大
限に生かすことが可能となる。
〔4)、前記(1)〜(3)の結果、半導体装置の製造
における生産性が向上される。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、第1の段階に
おける露光操作は、通常の光を用いるものに限らず、X
線、さらには、電子線による直接描画など、いかなる方
式であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ウェハのエツ
チング技術に適用した場合について説明したが、それに
限定されるものではなく、たとえば、フォトリソグラフ
ィによって微細なパターンを形成することが必要とされ
る技術に広く適用できる。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第1の段階と
、前記試料および前記レジスト層の全面に所定の物質か
らなる薄膜を被着させる第2の段階と、前記レジスト層
の側壁部以外に被着された前記薄膜を除去する第3の段
階と、前記レジスト層と該レジスト層の側壁部に残存す
る前記薄膜とで隠蔽された前記試料に対してエツチング
を施す第4の段階とを経てエツチングが行われるので、
たとえば、試料の表面を所定の図形に隠蔽するレジスト
層をフォトリソグラフィによって形成する第1の段階第
1の段階において、レジスト層の幅寸法の再現性および
均一性などを保持する目的で適正な露光および現像処理
を行うことに起因して、レジスト層の幅寸法が所期の寸
法から減少する場合でも、第2および第3の段階を経る
ことでレジスト層の側壁部に残存される所定の物質の薄
膜によってレジスト層の幅寸法の減少が補正されるので
、再現性および均一性などを損なうことなくレジスト層
を保護膜とするエツチングによって試料に形成されるパ
ターンの寸法の精度を向上させることができる。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の一実施例であるエツ
チング方法を工程順に示す説明図、 第2図は、このエツチング方法が実施されるエツチング
装置の要部を示す説明図、 第3図は、本実施例の作用を説明する線図である。 1・・・処理室、2・・・試料台、3・・・試料、3a
・・・基板、3b・・・被エツチング膜、3C・・・パ
ターン、4・・・接地電極、5・・・容量、6・・・高
周波電源(交流電源)、7・・・導波管、8・・・マグ
ネトロン(ブラズ、マ形成手段)、9・・・ソレノイド
・コイル(プラズマ形成手段)、1・0・・・ガス供給
口、11・・・反応ガス、12・・・排気口、13・・
・レジスト層、14・・・薄膜、’vVo  ・・・レ
ジスト層130所期の幅寸法、Wl ・・・レジスト層
13の実際の幅寸法、W2  ・・・薄膜14の犀さ。

Claims (1)

  1. 【特許請求の範囲】 1、試料の表面を所定の図形に隠蔽するレジスト層をフ
    ォトリソグラフィによって形成する第1の段階と、前記
    試料および前記レジスト層の全面に所定の物質からなる
    薄膜を被着させる第2の段階と、前記レジスト層の側壁
    部以外に被着された前記薄膜を除去する第3の段階と、
    前記レジスト層と該レジスト層の側壁部に残存する前記
    薄膜とで隠蔽された前記試料に対してエッチングを施す
    第4の段階とからなることを特徴とするエッチング方法
    。 2、前記第2の段階における前記薄膜の形成が、水素お
    よびハロゲンの少なくとも一つを含有する炭素化合物か
    らなる反応ガスをプラズマ化することによって行われる
    ことを特徴とする特許請求の範囲第1項記載のエッチン
    グ方法。 3、前記炭素化合物が、CF_4、CHF_3、CH_
    2F_2、C_2F_6、C_3F_6、C_4F_6
    、C_2ClF_5、C_2Cl_2F_4、C_2C
    l_3F_3、CBrF_3、C_2Br_2F_4、
    CCl_4のうちの少なくとも一つを含むガスであるこ
    とを特徴とする特許請求の範囲第2項記載のエッチング
    方法。 4、前記第2および第3の段階と前記第4の段階とを連
    続して行うことを特徴とする特許請求の範囲第1項記載
    のエッチング方法。 5、前記第1の段階を経た被処理物が収容される処理室
    と、この処理室内に供給される所定の組成の反応ガスの
    プラズマを形成するプラズマ形成手段と、前記処理室内
    において前記試料を支持する試料台と前記反応ガスのプ
    ラズマとの間に交流電力を作用させる際に発生される直
    流バイアスを可変に制御することによって、前記反応ガ
    スのプラズマから前記試料に入射するイオンの入射エネ
    ルギを制御する交流電源とを備えたプラズマ処理装置を
    使用し、前記第2および第3の段階と、前記第4の段階
    とを前記処理室内において連続して行うことを特徴とす
    る特許請求の範囲第2項記載のエッチング方法。 6、前記処理室内における前記試料および前記レジスト
    層の全面に所定の物質からなる薄膜を被着させる第2の
    段階は、前記反応ガスのプラズマから前記試料に入射す
    るイオンの入射エネルギを、前記薄膜の形成を阻害しな
    い範囲に制御することで行われることを特徴とする特許
    請求の範囲第5項記載のエッチング方法。 7、前記プラズマ形成手段が、前記処理室内に磁場を形
    成するソレノイド・コイルと、前記処理室内にマイクロ
    波を作用させるマグネトロンとからなり、前記処理室内
    における前記反応ガスのプラズマの形成が、磁場とマイ
    クロ波との相互作用により行われることを特徴とする特
    許請求の範囲第5項記載のエッチング方法。 8、前記交流電源により、前記試料を支持する試料台と
    前記反応ガスのプラズマとの間に作用される交流電力が
    、周波数がほぼ100KHz〜27MHzの範囲の高周
    波電力であることを特徴とする特許請求の範囲第5項記
    載のエッチング方法。
JP61197182A 1986-08-25 1986-08-25 エツチング方法 Pending JPS6354728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61197182A JPS6354728A (ja) 1986-08-25 1986-08-25 エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61197182A JPS6354728A (ja) 1986-08-25 1986-08-25 エツチング方法

Publications (1)

Publication Number Publication Date
JPS6354728A true JPS6354728A (ja) 1988-03-09

Family

ID=16370167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61197182A Pending JPS6354728A (ja) 1986-08-25 1986-08-25 エツチング方法

Country Status (1)

Country Link
JP (1) JPS6354728A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288021A (ja) * 1986-10-17 1988-11-25 Hitachi Ltd プラズマ処理方法
US5595941A (en) * 1994-06-01 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288021A (ja) * 1986-10-17 1988-11-25 Hitachi Ltd プラズマ処理方法
US5595941A (en) * 1994-06-01 1997-01-21 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
US5688723A (en) * 1994-06-01 1997-11-18 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns
US5710066A (en) * 1994-06-01 1998-01-20 Mitsubishi Denki Kabushiki Kaisha Method of forming fine patterns

Similar Documents

Publication Publication Date Title
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
US10763123B2 (en) Method for processing workpiece
KR970005035B1 (ko) 플라즈마발생방법 및 그 장치
US8263499B2 (en) Plasma processing method and computer readable storage medium
JPWO2003007357A1 (ja) ドライエッチング方法
JPH0336300B2 (ja)
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
TWI707382B (zh) 被處理體之處理方法
US20030089680A1 (en) Method and apparatus for the etching of photomask substrates using pulsed plasma
TW202045749A (zh) 基板處理方法
US20060049137A1 (en) Multi-step process for etching photomasks
KR101097025B1 (ko) 플라즈마 처리 방법 및 컴퓨터 판독 가능한 기억 매체
JPS6354728A (ja) エツチング方法
CN116988065B (zh) 一种类光栅结构金属电极制造方法和电极
JP2851765B2 (ja) プラズマ発生方法およびその装置
JPS63116428A (ja) ドライエツチング方法
JP3172340B2 (ja) プラズマ処理装置
JP4865951B2 (ja) プラズマエッチング方法
US20240412979A1 (en) Method for dry etching using plasma
JPS6191930A (ja) 半導体基板の清浄方法
KR20240174720A (ko) 펄스 플라즈마를 이용한 건식 식각 방법
JP2007189153A (ja) 半導体装置の製造方法
JPS62249420A (ja) プラズマ処理装置
JPH0234453B2 (ja)
JP3176312B2 (ja) アルミ合金膜のドライエッチング方法