JPS6355238B2 - - Google Patents

Info

Publication number
JPS6355238B2
JPS6355238B2 JP21461084A JP21461084A JPS6355238B2 JP S6355238 B2 JPS6355238 B2 JP S6355238B2 JP 21461084 A JP21461084 A JP 21461084A JP 21461084 A JP21461084 A JP 21461084A JP S6355238 B2 JPS6355238 B2 JP S6355238B2
Authority
JP
Japan
Prior art keywords
multilayer substrate
glass
nitride
manufacturing
ceramic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP21461084A
Other languages
Japanese (ja)
Other versions
JPS61111598A (en
Inventor
Nobuo Kamehara
Etsuro Udagawa
Kazuaki Kurihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21461084A priority Critical patent/JPS61111598A/en
Publication of JPS61111598A publication Critical patent/JPS61111598A/en
Publication of JPS6355238B2 publication Critical patent/JPS6355238B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は微細パターンの形成が可能で且つ放熱
性の良いガラスセラミツクス多層基板の製造方法
に関する。 電算機の高速化と大容量化に対応してICやLSI
などの半導体装置はこれを構成する単位素子が微
少化され、また各素子間を回路接続する導体パタ
ーン幅が縮小されているが、一方では素子数が一
段と増加したVLSIが実用化されている。 またこれらの半導体装置のプリント配線基板へ
の搭載法も進歩しており、従来はIC,LSIなどの
半導体素子を個々にパツケージング外装を施し、
これをプリント配線基板に設けられているスルー
ホール或いはパツドに溶着する搭載方法がとられ
ていたが、現在ではセラミツクからなるプリント
配線基板に複数個のLSIチツプを装着し、その
まゝで或いは一括してパツケージングし、これを
取替単位としてプリント配線基板に搭載するLSI
モジユールの方向に移行しつつある。 本発明は、このような目的に適したセラミツク
回路基板の製造方法に関するものである。 〔従来の技術〕 複数個のLSIを装着するセラミツク回路基板の
必要条件として次の点が挙げられる。 多層構成で熱伝導の良いこと。 微細な導体パターンの形成が可能なこと。 信号の伝送特性が優れていること。 すなわちLSIは多数の端子数を備えて形成され
ているが、かゝるLSIが複数個装着されるために
セラミツク回路基板の裏面に設けたリードピンへ
回路接続する配線数は莫大なものとなる。 例えば10cm角の回路基板に2000〜3000本のリー
ドピンの装着が予定されている。 そのために回路基板は多層構造をとることが必
要であり、また導体パターンの線幅が極めて狭い
ことが必要となる。 またかゝる多層配線は信号線、電源線などによ
つて構成されているが、信号の周波数が高いため
に層間或いは配線間の漏話(クロストーク)や信
号の遅延が少ないことが必要であり。 また配線の発熱を抑制するために配線パターン
は抵抗が少なく、また回路基板は熱伝導のよい材
料で構成されていることが必要である。 然し、かかる条件を充分に満たしたセラミツク
回路基板は末だ実用化されていない。 従来、かかる目的に使用する回路基板としてガ
ラスセラミツクス多層基板が実用化されている。 すなわち厚さ約200μmのガラスセラミツクスグ
リンシートの上に銅(Cu)或いは金(Au)を主
構成材とする導電性ペーストをスクリーン印刷法
で塗布して導体パターンの形成を行うと共に必要
位置にバイアホールを形成し、かかる複数のグリ
ンシートを積層して焼成し、一体化するグリンシ
ート積層法で形成されていた。 ここでガラスセラミツクスが使用される理由は
誘電率が5程度と従来のアルミナと較べて約1/2
と少なく漏話が押さえられること、およびAu,
Cuなど導体抵抗の低い金属が使用できることに
よる。 すなわち従来のアルミナ基板の焼成温度は約
1600℃と高く、Au,Cuなど融点が1000℃付近の
金属元素を使用することができない。 一方ガラスセラミツクスは構成するガラスの種
類により異なるが焼成温度は900〜1000℃であり、
そのためAuやCuペーストを使用することができ
低抵抗な導体パターンを形成することができる。 然し、このようにして作られた多層基板は導体
パターンがスクリーン印刷法で形成されているた
めにパターン幅を70μm以下にすることは困難で
あり、またバイアホールも80μmが限界とされて
いた。 このように微細パターンの形成が必要であるに
拘わらず充分に目的が達成されていない。 〔発明が解決しようとする問題点〕 本発明の目的は熱伝導率のよい基板材料を用
い、パターン幅の狭い配線パターンを形成するこ
とにより高密度実装に適した回路基板を提供する
にある。 〔問題点を解決するための手段〕 上記の問題点はグリンシート積層法により形成
したガラスセラミツクス多層基板上に金属蒸着膜
を用いて導体パターンを、また窒化物を層間絶縁
層に用いて多層回路を形成することを特徴とする
ガラスセラミツクス多層基板の製造方法により達
成することができる。 〔作用〕 本発明はLSIモジユールに使用されるセラミツ
ク回路基板の必要条件を仔細に検討すると多層構
成をとる各層の総てに必ずしも微細パターンを必
要としないことから従来の基板をそのまま使用
し、微細パターンを必要とする上部層を窒化物で
層絶縁すると共に蒸着膜で配線パターンを形成し
て微細パターンを備えた回路基板を実現するもの
でる。 すなわち多層基板の中央部に配置される電源層
やアース層はそのパターンが微細であることを必
要としないことから従来のグリンシート積層法で
形成し、この上に形成される信号層を本発明に係
る窒化物で層間絶縁すると共に蒸着膜で微細パタ
ーンを形成するものである。 ここで本発明において層間絶縁に使用する窒化
物は窒化アルミニウム(Al N)或いは窒化硼素
(BN)であり、一方金属蒸着膜の材料は金
(Au)或いは銅(Cu)であつて、後者は従来の
パターン形成材料と変わらない。 Al NやBNは熱伝導率が大きく、誘電率も比
較的少なくまた化学的に安定な化合物であるが、
これを従来より層絶縁に使用されている酸化物と
比較すると次のようになる。
[Industrial Application Field] The present invention relates to a method for manufacturing a glass ceramic multilayer substrate that allows the formation of fine patterns and has good heat dissipation. ICs and LSIs respond to faster speeds and larger capacity computers.
In semiconductor devices such as these, the unit elements that make up these devices have been miniaturized, and the width of the conductor patterns that connect circuits between each device has been reduced. On the other hand, VLSI, which has a further increase in the number of elements, has been put into practical use. In addition, the mounting method of these semiconductor devices on printed wiring boards has also progressed, and in the past, semiconductor elements such as ICs and LSIs were individually packaged and packaged.
Previously, this was mounted by welding to through holes or pads provided on the printed wiring board, but now multiple LSI chips are mounted on a printed wiring board made of ceramic, and can be mounted as is or in bulk. LSI is packaged and mounted on a printed wiring board as a replacement unit.
There is a shift towards modules. The present invention relates to a method of manufacturing a ceramic circuit board suitable for such purposes. [Prior Art] The following points are necessary conditions for a ceramic circuit board on which a plurality of LSIs are mounted. Multi-layer structure with good heat conduction. Capable of forming fine conductor patterns. Excellent signal transmission characteristics. In other words, an LSI is formed with a large number of terminals, and since a plurality of such LSIs are mounted, the number of circuit connections to the lead pins provided on the back side of the ceramic circuit board becomes enormous. For example, it is planned that 2,000 to 3,000 lead pins will be attached to a 10cm square circuit board. Therefore, the circuit board needs to have a multilayer structure, and the line width of the conductor pattern needs to be extremely narrow. In addition, such multilayer wiring is composed of signal lines, power supply lines, etc., but because the signal frequency is high, it is necessary to have little crosstalk and signal delay between layers or wiring. . Furthermore, in order to suppress heat generation in the wiring, the wiring pattern must have low resistance, and the circuit board must be made of a material with good thermal conductivity. However, a ceramic circuit board that fully satisfies these conditions has not yet been put into practical use. Conventionally, glass ceramic multilayer substrates have been put into practical use as circuit boards used for such purposes. In other words, a conductive paste mainly composed of copper (Cu) or gold (Au) is applied onto a glass-ceramic green sheet approximately 200 μm thick using a screen printing method to form a conductor pattern, and vias are placed at the required positions. It was formed by a green sheet lamination method in which holes are formed, a plurality of such green sheets are stacked, fired, and integrated. The reason glass ceramics are used here is that their dielectric constant is around 5, which is about 1/2 that of conventional alumina.
crosstalk can be suppressed to a minimum, and Au,
This is because metals with low conductor resistance such as Cu can be used. In other words, the firing temperature of conventional alumina substrates is approximately
The temperature is as high as 1,600℃, and metal elements such as Au and Cu, which have melting points around 1,000℃, cannot be used. On the other hand, the firing temperature for glass ceramics is 900 to 1000℃, although it varies depending on the type of glass it is made of.
Therefore, Au or Cu paste can be used and a conductor pattern with low resistance can be formed. However, since the conductor patterns of the multilayer substrates made in this way are formed by screen printing, it is difficult to reduce the pattern width to 70 μm or less, and the limit for via holes is 80 μm. As described above, although formation of fine patterns is necessary, the purpose has not been fully achieved. [Problems to be Solved by the Invention] An object of the present invention is to provide a circuit board suitable for high-density packaging by using a substrate material with good thermal conductivity and forming a wiring pattern with a narrow pattern width. [Means for solving the problem] The above problem can be solved by using a multilayer circuit using a conductor pattern using a metal vapor deposition film and a nitride as an interlayer insulating layer on a glass ceramic multilayer substrate formed by the green sheet lamination method. This can be achieved by a method for manufacturing a glass-ceramic multilayer substrate, which is characterized by forming a glass-ceramic multilayer substrate. [Function] When the requirements for ceramic circuit boards used in LSI modules are carefully examined, it is found that fine patterns are not necessarily required for each layer in a multilayer structure. The upper layer requiring a pattern is insulated with nitride, and a wiring pattern is formed with a vapor-deposited film to realize a circuit board with a fine pattern. In other words, since the power supply layer and the ground layer placed in the center of the multilayer board do not need to have fine patterns, they are formed by the conventional green sheet lamination method, and the signal layer formed thereon is formed using the present invention. The nitride is used for interlayer insulation, and the deposited film is used to form a fine pattern. Here, in the present invention, the nitride used for interlayer insulation is aluminum nitride (AlN) or boron nitride (BN), while the material of the metal vapor deposition film is gold (Au) or copper (Cu), the latter being aluminum nitride (AlN) or boron nitride (BN). No different from traditional pattern forming materials. AlN and BN have high thermal conductivity, relatively low dielectric constant, and are chemically stable compounds.
A comparison of this with oxides conventionally used for layer insulation is as follows.

〔実施例〕〔Example〕

本発明はグリンシート積層法により形成したガ
ラスセラミツクス多層基板を基板とし、この上に
多層回路を形成するものである。 以下多層回路の形成法を実施例について説明す
る。 実施例 1 ガラスセラミツク単層の厚さ約200μm,Cu導
体層の厚さ約25μmで20層構成で形成されている
ガラスセラミツクス多層基板上にCuをマスク蒸
着して導体パターンの形成を行い、次にこの上に
スパツタ法によりAl N層間絶縁層を形成し、写
真食刻技術(ホトリソグラフイ)を用いてバイア
ホールを形成し、これを繰り返して5層よりなる
多層回路を形成した。 ここでスパツタ条件としてはホツトプレスで形
成したAl N円板を対極とし、アルゴン(Ar)ガ
スの真空度が10-1〜10-3Toorで行い、0.5μmの厚
さに形成した。 またCu導体パターンの幅およびパイアホール
の径は共に20μmである。 このようにして形成した多層基板はLSIを装着
するセラミツク回路基板の必要条件を満足し、
70ps/cmの伝送遅延時間を達成することができ
た。 実施例 2 ガラスセラミツクス単層の厚さ200μm、Au導
体層の厚さ約25μmで20層構成のガラスセラミツ
クス基板の上にAuをマスク蒸着して導体パター
ンの形成を行い、次にこの上に化学気相成長法
(CVD法)によりBNからなる層間絶縁層を形成
し、写真食刻技術を用いてバイアホールを形成
し、これを繰り返して5層よりなる多層回路を形
成した。 ここでBNを形成するCVD条件は反応ガスとし
て塩化硼素(BCl3)と塩化アンモン(NH4Cl)
の混合ガスを使用し、ガスの流速を毎分5リツト
ルに調節し、700℃の温度で反応させ、基板上に
BNを成長させた。 この場合の成長速度は約0.25μm/Hであり、
この方法で0.2μmの絶縁層を形成した。 またAu導体パターンの幅およびバイアホール
の径は共に20μmである。 このようにして形成したセラミツク多層基板は
LSIを装着するセラミツク回路基板の必要条件を
満足すると共に70PS/cmの伝送遅延時間を達成
することができる。 〔発明の効果〕 以上説明したように従来のガラスセラミツクス
多層基板の上に金属蒸着膜を用いて導体パターン
をまた窒化物を用いて層間絶縁層を形成する本発
明の実施により、熱伝導が良くまた微細な導体パ
ターンを備えた多層基板を作ることができる。
The present invention uses a glass ceramic multilayer substrate formed by a green sheet lamination method as a substrate, and a multilayer circuit is formed on this substrate. Hereinafter, a method for forming a multilayer circuit will be described with reference to an embodiment. Example 1 A conductive pattern was formed by depositing Cu using a mask on a glass-ceramic multilayer substrate consisting of 20 layers, with a glass-ceramic single layer approximately 200 μm thick and a Cu conductor layer approximately 25 μm thick. An AlN interlayer insulating layer was formed thereon by sputtering, via holes were formed using photolithography, and this process was repeated to form a multilayer circuit consisting of five layers. Here, the sputtering conditions were such that an AlN disk formed by hot pressing was used as a counter electrode, the vacuum degree of argon (Ar) gas was 10 -1 to 10 -3 Torr, and the thickness was 0.5 μm. Furthermore, the width of the Cu conductor pattern and the diameter of the via hole are both 20 μm. The multilayer board formed in this way satisfies the requirements for a ceramic circuit board on which an LSI is mounted.
We were able to achieve a transmission delay time of 70 ps/cm. Example 2 A conductive pattern was formed by depositing Au using a mask on a glass ceramic substrate with a 20-layer structure consisting of a glass ceramic single layer with a thickness of 200 μm and an Au conductor layer with a thickness of about 25 μm. An interlayer insulating layer made of BN was formed using a chemical vapor deposition method (CVD method), via holes were formed using photolithography, and this process was repeated to form a multilayer circuit consisting of five layers. Here, the CVD conditions for forming BN are boron chloride (BCl 3 ) and ammonium chloride (NH 4 Cl) as reaction gases.
Using a mixed gas of
BN grew. The growth rate in this case is approximately 0.25μm/H,
A 0.2 μm insulating layer was formed using this method. Furthermore, the width of the Au conductor pattern and the diameter of the via hole are both 20 μm. The ceramic multilayer substrate formed in this way is
It satisfies the requirements for the ceramic circuit board on which the LSI is mounted, and can achieve a transmission delay time of 70PS/cm. [Effects of the Invention] As explained above, by implementing the present invention in which a conductor pattern is formed using a metal vapor deposition film and an interlayer insulating layer is formed using a nitride on a conventional glass-ceramic multilayer substrate, good heat conduction can be achieved. Furthermore, multilayer substrates with fine conductor patterns can be made.

Claims (1)

【特許請求の範囲】 1 グリンシート積層法により形成したガラスセ
ラミツクス多層基板上に金属蒸着膜を用いて導体
パターンを、また窒化物を層間絶縁層に用いて多
層回路を形成することを特徴とするガラスセラミ
ツクス多層基板の製造方法。 2 前記窒化物が窒化アルミニウムよりなること
を特徴とする特許請求の範囲第1項記載のガラス
セラミツクス多層基板の製造方法。 3 前記窒化物が窒化硼素よりなることを特徴と
する特許請求の範囲第1項記載のガラスセラミツ
クス多層基板の製造方法。 4 前気金属蒸着膜の構成材が銅よりなることを
特徴とする特許請求の範囲第1項記載のガラスセ
ラミツクス多層基板の製造方法。 5 前記金属蒸着膜の構成材が金よりなることを
特徴とする特許請求の範囲第1項記載のガラスセ
ラミツクス多層基板の製造方法。
[Claims] 1. A multilayer circuit is formed on a glass ceramic multilayer substrate formed by a green sheet lamination method, using a conductor pattern using a metal vapor deposition film and using nitride as an interlayer insulating layer. A method for manufacturing a glass-ceramics multilayer substrate. 2. The method of manufacturing a glass ceramic multilayer substrate according to claim 1, wherein the nitride is made of aluminum nitride. 3. The method of manufacturing a glass ceramic multilayer substrate according to claim 1, wherein the nitride is made of boron nitride. 4. The method for manufacturing a glass-ceramic multilayer substrate according to claim 1, wherein the constituent material of the pre-evaporated metal film is copper. 5. The method of manufacturing a glass ceramic multilayer substrate according to claim 1, wherein the constituent material of the metal vapor deposited film is made of gold.
JP21461084A 1984-10-13 1984-10-13 Manufacture of glass ceramic multilayer circuit board Granted JPS61111598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21461084A JPS61111598A (en) 1984-10-13 1984-10-13 Manufacture of glass ceramic multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21461084A JPS61111598A (en) 1984-10-13 1984-10-13 Manufacture of glass ceramic multilayer circuit board

Publications (2)

Publication Number Publication Date
JPS61111598A JPS61111598A (en) 1986-05-29
JPS6355238B2 true JPS6355238B2 (en) 1988-11-01

Family

ID=16658566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21461084A Granted JPS61111598A (en) 1984-10-13 1984-10-13 Manufacture of glass ceramic multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS61111598A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61163696A (en) * 1985-01-11 1986-07-24 日本特殊陶業株式会社 Multilayer circuit board
JPS6273799A (en) * 1985-09-27 1987-04-04 日本電気株式会社 Multilayer ceramic circuit substrate
JPS6327094A (en) * 1986-07-18 1988-02-04 富士通株式会社 Manufacture of ceramic substrate for optical transmission
US7138330B2 (en) * 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
US20040061232A1 (en) 2002-09-27 2004-04-01 Medtronic Minimed, Inc. Multilayer substrate
US8003513B2 (en) 2002-09-27 2011-08-23 Medtronic Minimed, Inc. Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures

Also Published As

Publication number Publication date
JPS61111598A (en) 1986-05-29

Similar Documents

Publication Publication Date Title
US3968193A (en) Firing process for forming a multilayer glass-metal module
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
US4221047A (en) Multilayered glass-ceramic substrate for mounting of semiconductor device
EP0240746B1 (en) Metal layers for use in electronic circuit interconnection system
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US3694699A (en) Ceramic based substrates for electronic circuits with improved heat dissipating properties and circuits including the same
US5861322A (en) Process for manufacturing an interconnection substrate to connect a chip onto a reception substrate
JPS6355238B2 (en)
US5562837A (en) Method for connecting electronic circuits in a multi-chip module having a co-fired substrate and multi-chip module obtained thereby
JPS6010696A (en) Method of producing thin film ceramic circuit board
JP2965223B2 (en) Composite board for heat dissipation
JP2687604B2 (en) Method of manufacturing printed circuit board
JP2001320172A (en) Thin film multilayer circuit board
Roy Ceramic packaging for electronics
JPS62117356A (en) Wiring substrate for semiconductor device and manufacture thereof
JPH11330292A (en) Multilayer substrate
JPH04130757A (en) Ceramic package for semiconductor element
JPS6180896A (en) multilayer wiring board
JPS6010698A (en) Multilayer circuit board and method of producing same
JPS6221290A (en) Wiring board for semiconductor device and manufacture thereof
JPS62119951A (en) Multilayer interconnection substrate
JPS62219694A (en) Multilayer ceramic circuit board
JPS62118549A (en) Low capacitance package
JPH04192548A (en) Ceramic package for semiconductor element use
JPS62124799A (en) Glass ceramic multilayer substrate