JPS6355287B2 - - Google Patents
Info
- Publication number
- JPS6355287B2 JPS6355287B2 JP56126137A JP12613781A JPS6355287B2 JP S6355287 B2 JPS6355287 B2 JP S6355287B2 JP 56126137 A JP56126137 A JP 56126137A JP 12613781 A JP12613781 A JP 12613781A JP S6355287 B2 JPS6355287 B2 JP S6355287B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- address signal
- computer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明はデジタルリレーに関するものである。
第１図はデジタルリレーの基本構成を示し、電
力系統１の電流、電圧のアナログデータを夫々
CTおよびPTを介して取り込み、このアナログデ
ータを入力変換器２を介してＡ／Ｄ変換器３に加
えてデジタルデータに変換し、さらにこのデジタ
ルデータをコンピユータ４に加えてデジタル演算
処理を行い、電力系統１の事故時にはコンピユー
タ４から動作出力を出して電力系統１に設けられ
たしや断器を引外して電力系統１の保護を行つて
いる。
力系統１の電流、電圧のアナログデータを夫々
CTおよびPTを介して取り込み、このアナログデ
ータを入力変換器２を介してＡ／Ｄ変換器３に加
えてデジタルデータに変換し、さらにこのデジタ
ルデータをコンピユータ４に加えてデジタル演算
処理を行い、電力系統１の事故時にはコンピユー
タ４から動作出力を出して電力系統１に設けられ
たしや断器を引外して電力系統１の保護を行つて
いる。
ところで上記のデジタルリレーにおいては動作
値と復帰値を異らせ、いわゆるヒステリシス特性
を持たせる必要がある。従来においてはコンピユ
ータ４において一担動作すると動作フラグを立
て、動作フラグの状態によつてメモリの２個所の
アドレスにある動作レベルおよび復帰レベルとコ
ンピユータ４の演算結果とを比較することにより
上記のヒステリシス特性を持させていた。しかる
にこの場合ソフトウエアの処理時間が長くなり、
デジタルリレーのように極めて高速に処理しなけ
ればならない装置においては高速のコンピユータ
を用いなければ追従処理できないという欠点があ
つた。
値と復帰値を異らせ、いわゆるヒステリシス特性
を持たせる必要がある。従来においてはコンピユ
ータ４において一担動作すると動作フラグを立
て、動作フラグの状態によつてメモリの２個所の
アドレスにある動作レベルおよび復帰レベルとコ
ンピユータ４の演算結果とを比較することにより
上記のヒステリシス特性を持させていた。しかる
にこの場合ソフトウエアの処理時間が長くなり、
デジタルリレーのように極めて高速に処理しなけ
ればならない装置においては高速のコンピユータ
を用いなければ追従処理できないという欠点があ
つた。
本発明は上記の欠点を除去して、コンピユータ
における動作レベルと復帰レベルのアドレスをハ
ードウエアで切換えることによつて動作値を復帰
値のヒステリシス特性を持たせ、これによつてヒ
ステリシス特性の高速処理を可能として高速コン
ピユータでなく通常のコンピユータによつてヒス
テリシス特性の処理を行うことができるデジタル
リレーを提供することを目的とする。
における動作レベルと復帰レベルのアドレスをハ
ードウエアで切換えることによつて動作値を復帰
値のヒステリシス特性を持たせ、これによつてヒ
ステリシス特性の高速処理を可能として高速コン
ピユータでなく通常のコンピユータによつてヒス
テリシス特性の処理を行うことができるデジタル
リレーを提供することを目的とする。
以下本発明の実施例を図面とともに説明する。
第２図はコンピユータ４の内部を示し、５は中央
処理装置（CPU）、６は入出力装置（Ｉ／Ｃ）、
７はアドレス回路、８はデジタルリレーの動作レ
ベルおよび復帰レベルを記憶するメモリで、アド
レス回路７にはデジタルリレーの動作出力を出す
出力線９から動作出力を加えられるとともに中央
処理装置５からアドレスバス１０を介して動作レ
ベルのアドレス信号を加えられ、アドレス回路７
は、前記の動作出力がない場合には中央処理装置
５からの動作レベルのアドレス信号をそのままメ
モリ８に加え、前記の動作出力がある場合にはこ
の動作出力の信号と中央処理装置５からの動作レ
ベルのアドレス信号とによつて復帰レベルのアド
レス信号を作り出してメモリ８に加える。本実施
例に係るデジタルリレーの基本構成は第１図と同
じである。
第２図はコンピユータ４の内部を示し、５は中央
処理装置（CPU）、６は入出力装置（Ｉ／Ｃ）、
７はアドレス回路、８はデジタルリレーの動作レ
ベルおよび復帰レベルを記憶するメモリで、アド
レス回路７にはデジタルリレーの動作出力を出す
出力線９から動作出力を加えられるとともに中央
処理装置５からアドレスバス１０を介して動作レ
ベルのアドレス信号を加えられ、アドレス回路７
は、前記の動作出力がない場合には中央処理装置
５からの動作レベルのアドレス信号をそのままメ
モリ８に加え、前記の動作出力がある場合にはこ
の動作出力の信号と中央処理装置５からの動作レ
ベルのアドレス信号とによつて復帰レベルのアド
レス信号を作り出してメモリ８に加える。本実施
例に係るデジタルリレーの基本構成は第１図と同
じである。
上記のデジタルリレーにおいては、動作出力が
ない場合にはアドレス回路７は中央処理装置５が
出す動作レベルのアドレス信号をそのままメモリ
８に加え、メモリ８に記憶されている動作レベル
はデータバス１１を介して中央処理装置５に伝え
られる。中央処理装置５においてはＡ／Ｄ変換器
３からのデジタルデータに基いて演算が行われて
おり、この演算結果とメモリ８からの動作レベル
とを比較し演算結果が動作レベルを上回つた場合
には中央処理装置５からデータバス１１および入
出力装置６を介して出力線９から動作出力が出さ
れてしや断器のしや断が行われる。次に、この動
作出力が出されるとアドレス回路７は該動作出力
と中央処理装置５からの動作レベルのアドレス信
号とから復帰レベルのアドレス信号を作り出し、
メモリ８に加える。このため、メモリ８に記憶さ
れている復帰レベルがデータバス１１を介して中
央処理装置５に伝えられ、この復帰レベルは中央
処理装置５において演算結果と比較され、演算結
果が復帰レベル以下になつたら中央処理装置５か
ら入出力装置６を介して出されていた動作出力は
なくなり、デジタルリレーは復帰状態となる。
ない場合にはアドレス回路７は中央処理装置５が
出す動作レベルのアドレス信号をそのままメモリ
８に加え、メモリ８に記憶されている動作レベル
はデータバス１１を介して中央処理装置５に伝え
られる。中央処理装置５においてはＡ／Ｄ変換器
３からのデジタルデータに基いて演算が行われて
おり、この演算結果とメモリ８からの動作レベル
とを比較し演算結果が動作レベルを上回つた場合
には中央処理装置５からデータバス１１および入
出力装置６を介して出力線９から動作出力が出さ
れてしや断器のしや断が行われる。次に、この動
作出力が出されるとアドレス回路７は該動作出力
と中央処理装置５からの動作レベルのアドレス信
号とから復帰レベルのアドレス信号を作り出し、
メモリ８に加える。このため、メモリ８に記憶さ
れている復帰レベルがデータバス１１を介して中
央処理装置５に伝えられ、この復帰レベルは中央
処理装置５において演算結果と比較され、演算結
果が復帰レベル以下になつたら中央処理装置５か
ら入出力装置６を介して出されていた動作出力は
なくなり、デジタルリレーは復帰状態となる。
以上のように本発明においては、電力系統から
得られたデータに基いてコンピユータにより演算
処理を行うデジタルリレーにおいて、動作出力と
コンピユータの中央処理装置からの動作レベルの
アドレス信号を加えられ、動作出力がない場合に
は該アドレス信号をそのまま動作レベルと復帰レ
ベルを記憶するメモリに加えるとともに動作出力
がある場合には復帰レベルのアドレス信号を作り
出して該メモリに加えるアドレス回路を設けてい
る。従つて、デジタルリレーの動作値と復帰値の
ヒステリシス特性は従来のようにソフトウエアで
なくハードウエアで持たせることができ、中央処
理装置は常に動作レベルのアドレス信号を出せば
良い。このため、ソフトウエアの処理時間を短く
することができ、高速のコンピユータでなく通常
のコンピユータによつてもヒステリシス特性付与
のための処理が可能となる。
得られたデータに基いてコンピユータにより演算
処理を行うデジタルリレーにおいて、動作出力と
コンピユータの中央処理装置からの動作レベルの
アドレス信号を加えられ、動作出力がない場合に
は該アドレス信号をそのまま動作レベルと復帰レ
ベルを記憶するメモリに加えるとともに動作出力
がある場合には復帰レベルのアドレス信号を作り
出して該メモリに加えるアドレス回路を設けてい
る。従つて、デジタルリレーの動作値と復帰値の
ヒステリシス特性は従来のようにソフトウエアで
なくハードウエアで持たせることができ、中央処
理装置は常に動作レベルのアドレス信号を出せば
良い。このため、ソフトウエアの処理時間を短く
することができ、高速のコンピユータでなく通常
のコンピユータによつてもヒステリシス特性付与
のための処理が可能となる。
第１図はデジタルリレーの基本構成図、第２図
は本発明に係るデジタルリレーにおけるコンピユ
ータ内の構成図。 １…電力系統、３…Ａ／Ｄ変換器、４…コンピ
ユータ、５…中央処理装置、７…アドレス回路、
８…メモリ、９…出力線、１０…アドレスバス、
１１…データバス。
は本発明に係るデジタルリレーにおけるコンピユ
ータ内の構成図。 １…電力系統、３…Ａ／Ｄ変換器、４…コンピ
ユータ、５…中央処理装置、７…アドレス回路、
８…メモリ、９…出力線、１０…アドレスバス、
１１…データバス。
Claims (1)
- １ 電力系統から得られる電流、電圧ののアナロ
グデータをデジタルデータに変換するとともに該
デジタルデータに基いてコンピユータによりデジ
タル演算処理を行うデジタルリレーにおいて、コ
ンピユータにおける動作出力と中央処理装置の動
作レベルのアドレス信号とを加えられ、前記動作
出力がある場合には復帰レベルのアドレス信号を
作り出してこのアドレス信号を動作レベルおよび
復帰レベルを記憶するメモリに加えるとともに前
記動作出力がない場合には前記動作レベルのアド
レス信号を前記メモリに加えるアドレス回路を設
けたことを特徴とするデジタルリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126137A JPS5829317A (ja) | 1981-08-12 | 1981-08-12 | デジタルリレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56126137A JPS5829317A (ja) | 1981-08-12 | 1981-08-12 | デジタルリレ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5829317A JPS5829317A (ja) | 1983-02-21 |
| JPS6355287B2 true JPS6355287B2 (ja) | 1988-11-01 |
Family
ID=14927583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126137A Granted JPS5829317A (ja) | 1981-08-12 | 1981-08-12 | デジタルリレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829317A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02195586A (ja) * | 1989-01-24 | 1990-08-02 | Shinano Kenshi Kk | Ｃｄ―ｉディスク |
-
1981
- 1981-08-12 JP JP56126137A patent/JPS5829317A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02195586A (ja) * | 1989-01-24 | 1990-08-02 | Shinano Kenshi Kk | Ｃｄ―ｉディスク |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5829317A (ja) | 1983-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0147604B1 (en) | Digital protective relay system | |
| JPH0753037B2 (ja) | インバータの保護装置 | |
| JPS6355287B2 (ja) | ||
| US4689709A (en) | Digital distance relay | |
| JPH0132736B2 (ja) | ||
| JP2642349B2 (ja) | 送電線保護継電装置 | |
| JP3019607B2 (ja) | 過電流継電器 | |
| JPH07312825A (ja) | 過電流継電装置 | |
| SU907677A1 (ru) | Преобразователь с защитой | |
| JPS62138011A (ja) | 保護継電器 | |
| JPS6022772Y2 (ja) | デイジタル保護継電装置 | |
| JP2703354B2 (ja) | ディジタル形短絡距離継電装置 | |
| JP3217353B2 (ja) | ディジタル形母線保護装置 | |
| SU799063A1 (ru) | Устройство дл токовой защитыРАзВЕТВлЕННОй НАгРузКи | |
| JPS58139634A (ja) | 分路リアクトルの保護装置 | |
| SU1480004A2 (ru) | Устройство дифференциальной защиты электроустановки | |
| KR970004359B1 (ko) | 디지틀 보호 계전기의 전류, 전압신호의 애널로그 입력 인터페이스 장치 | |
| JPH02146919A (ja) | ディジタル保護継電器の整定方式 | |
| JP3200821B2 (ja) | 半導体集積回路システム | |
| SU746804A1 (ru) | Устройство дл дифференциальной токовой защиты шин | |
| JPH0638362A (ja) | 母線保護装置 | |
| SU752549A1 (ru) | Устройство дл защиты шин трехфазной сети от междуфазных дуговых замыканий | |
| JPH0546772B2 (ja) | ||
| JP3321263B2 (ja) | ディジタル形距離継電器 | |
| SU1035722A1 (ru) | Устройство дл защиты шин от короткого замыкани |