JPS6355799A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6355799A JPS6355799A JP61200415A JP20041586A JPS6355799A JP S6355799 A JPS6355799 A JP S6355799A JP 61200415 A JP61200415 A JP 61200415A JP 20041586 A JP20041586 A JP 20041586A JP S6355799 A JPS6355799 A JP S6355799A
- Authority
- JP
- Japan
- Prior art keywords
- code
- written
- line
- data
- device identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、冗長回路を備えた半導体記憶装置に関し、
殊にデバイス識別コードを有する半導体記憶装置に関す
るものである。
殊にデバイス識別コードを有する半導体記憶装置に関す
るものである。
デバイス識別コードとは半導体記憶装置のメーカ、ピン
配置２品種、容量、書込み電圧（ＥＦ’Ｒ０Ｍの場合）
等の情報を示すもので、ユーザ側にその半導体記憶装置
に関する知識が無い場合でも何ら支障なく使用できるよ
うに記憶装置に予め書き込まれたコードであり、このコ
ードは例えば次のように利用される。即ちデバイス識別
コードを有する半導体記憶装置がＥＦＲＯＭの場合、Ｒ
ＯＭライタはその書込みの際にＥＦＲＯＭよりそのデバ
イス識別コードを読み取って当８ｇ ＲＯＭの種類に応
じた適切な書込み電圧を所要のピンに誤りなく印加して
くれるというものであり、これによりユーザは何ら知識
が無い場合でも情報を安定かつ確実にＲＯＭに書込むこ
とができる。
配置２品種、容量、書込み電圧（ＥＦ’Ｒ０Ｍの場合）
等の情報を示すもので、ユーザ側にその半導体記憶装置
に関する知識が無い場合でも何ら支障なく使用できるよ
うに記憶装置に予め書き込まれたコードであり、このコ
ードは例えば次のように利用される。即ちデバイス識別
コードを有する半導体記憶装置がＥＦＲＯＭの場合、Ｒ
ＯＭライタはその書込みの際にＥＦＲＯＭよりそのデバ
イス識別コードを読み取って当８ｇ ＲＯＭの種類に応
じた適切な書込み電圧を所要のピンに誤りなく印加して
くれるというものであり、これによりユーザは何ら知識
が無い場合でも情報を安定かつ確実にＲＯＭに書込むこ
とができる。
第２図はデバイス識別コードを有する従来のＥＰ ＲＯ
Ｍ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）のメモリ構造を示
す回路図である。図において、１はデバイス識別コード
用のトランジスタ、２はメモリセルトランジスタ２ａを
有するメモリセルアレイ本体、２０はリペア用トランジ
スタ２０ａを有する冗長回路、３．４はデバイスコード
を書込んであるトランジスタ、メーカコードを番き込ん
であるトランジスタ（デバイス識別コード記憶素子）
、Ｂｌ＋ Ｂｚ、 Ｂｉ、・・・、Ｂ、はビットライン
、Ｗ ｌ、 Ｗ ｔ、 Ｗ ：ｌ、・・４．Ｗ、ｌはワ
ードライン、ＢＳ３、ＢＳ４はコラムリペアラインを示
す。
Ｍ （Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）のメモリ構造を示
す回路図である。図において、１はデバイス識別コード
用のトランジスタ、２はメモリセルトランジスタ２ａを
有するメモリセルアレイ本体、２０はリペア用トランジ
スタ２０ａを有する冗長回路、３．４はデバイスコード
を書込んであるトランジスタ、メーカコードを番き込ん
であるトランジスタ（デバイス識別コード記憶素子）
、Ｂｌ＋ Ｂｚ、 Ｂｉ、・・・、Ｂ、はビットライン
、Ｗ ｌ、 Ｗ ｔ、 Ｗ ：ｌ、・・４．Ｗ、ｌはワ
ードライン、ＢＳ３、ＢＳ４はコラムリペアラインを示
す。
なお外部からのアドレス入力により所定のアドレスを選
択する機構及び冗長回路のうちメモリセルアレイ本体の
不良ビットとリペア用トランジスタとを置換する機構等
は図示していない。
択する機構及び冗長回路のうちメモリセルアレイ本体の
不良ビットとリペア用トランジスタとを置換する機構等
は図示していない。
次に動作について説明する。第２図において、デバイス
コードを読出す場合、ワードラインのうちのＷＳを選択
し、かつビットラインのうちのＢ１を選択する事により
、デバイスコードのデータを読出すことができる。また
メーカコードを読出す場合、ワードラインのうちのＷＳ
を選択し、かつビットラインのうちの８１を選択する事
により、メーカコードのデータを読出すことができる。
コードを読出す場合、ワードラインのうちのＷＳを選択
し、かつビットラインのうちのＢ１を選択する事により
、デバイスコードのデータを読出すことができる。また
メーカコードを読出す場合、ワードラインのうちのＷＳ
を選択し、かつビットラインのうちの８１を選択する事
により、メーカコードのデータを読出すことができる。
ここでもしメモリセルアレイ本体中に不良ビットが存在
した場合、冗長機能によって、そのビットラインはコラ
ムリペアラインのＢＳ３． もしくはＢＳ４にリペアさ
れ、該リペア後は最初選択されるはずであったビットラ
インの代わりにコラムリペアラインＢＳ３．又はＢＳ４
が選択される。
した場合、冗長機能によって、そのビットラインはコラ
ムリペアラインのＢＳ３． もしくはＢＳ４にリペアさ
れ、該リペア後は最初選択されるはずであったビットラ
インの代わりにコラムリペアラインＢＳ３．又はＢＳ４
が選択される。
従来のデバイス識別コードを備えたＥＦＲＯＭは以上の
様に構成されているので、もしデバイス識別コードのデ
ータを書き込んであるビットラインに不良が生じた場合
、リペアを行うことにより不良救済用のビットラインが
アクセスされるので、デバイス識別コードのデータが全
く読み出せなくなるとりう問題がある。
様に構成されているので、もしデバイス識別コードのデ
ータを書き込んであるビットラインに不良が生じた場合
、リペアを行うことにより不良救済用のビットラインが
アクセスされるので、デバイス識別コードのデータが全
く読み出せなくなるとりう問題がある。
この発明は上記のような問題点を解消するためになされ
たもので、デバイス識別コードのデータを書き込んであ
るビットラインに不良が生じた場合、リペアを行っても
デバイス識別コードのデータを読出すことが出来る半導
体記憶装置を得る事を目的とする。
たもので、デバイス識別コードのデータを書き込んであ
るビットラインに不良が生じた場合、リペアを行っても
デバイス識別コードのデータを読出すことが出来る半導
体記憶装置を得る事を目的とする。
この発明に係る半導体記憶装置は、予め２本以上のコラ
ムリペアを備え、それぞれにデバイス識別コードのデー
タ（デバイスコード、メーカコード）を割り当て、デバ
イスコードのデータが書き込んであるビットラインが不
良の場合、デバイスコードを書き込んであるコラムリペ
アラインにリペアし、メーカコードのデータが書き込ん
であるビットラインが不良の場合はメーカコードを書き
込んであるコラムリペアラインにリペアしうる様にした
ものである。
ムリペアを備え、それぞれにデバイス識別コードのデー
タ（デバイスコード、メーカコード）を割り当て、デバ
イスコードのデータが書き込んであるビットラインが不
良の場合、デバイスコードを書き込んであるコラムリペ
アラインにリペアし、メーカコードのデータが書き込ん
であるビットラインが不良の場合はメーカコードを書き
込んであるコラムリペアラインにリペアしうる様にした
ものである。
この発明においては、予め２本以上のコラムリペアを備
え、それぞれにデバイス識別コードのデータ（デバイス
コニド、メーカコード）が割り当てられているから、デ
バイス識別コードのデータが書き込んであるビットライ
ンが不良になった場合、デバイス識別コードのデータが
書き込んであるコラムリペアに置換える事により、即ち
、デバイスコードのデータが書き込んであるビットライ
ンが不良の場合はデバイスコードを書き込んであるコラ
ムリペアラインにリペアし、メーカコードのデータが書
き込んであるビットラインが不良の場合はメーカコード
を書き込んであるコラムリペアラインにリペアすること
により、デバイス識別用コードのデータが有効に働くこ
とができる。
え、それぞれにデバイス識別コードのデータ（デバイス
コニド、メーカコード）が割り当てられているから、デ
バイス識別コードのデータが書き込んであるビットライ
ンが不良になった場合、デバイス識別コードのデータが
書き込んであるコラムリペアに置換える事により、即ち
、デバイスコードのデータが書き込んであるビットライ
ンが不良の場合はデバイスコードを書き込んであるコラ
ムリペアラインにリペアし、メーカコードのデータが書
き込んであるビットラインが不良の場合はメーカコード
を書き込んであるコラムリペアラインにリペアすること
により、デバイス識別用コードのデータが有効に働くこ
とができる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体記憶装置を示し、図
において、第２図と同一符号は同一のものを示す。５．
６はデバイスコードのリペア用のトランジスタ、メーカ
コードのリペア用のトランジスタ（リペア用デバイス識
別コード記憶素子）、ＢＳｌはデバイスコードのデータ
が書き込んであるコラムリペアライン、ＢＳ２はメーカ
コードのデータを書き込んであるコラムリペアラインで
ある。
図は本発明の一実施例による半導体記憶装置を示し、図
において、第２図と同一符号は同一のものを示す。５．
６はデバイスコードのリペア用のトランジスタ、メーカ
コードのリペア用のトランジスタ（リペア用デバイス識
別コード記憶素子）、ＢＳｌはデバイスコードのデータ
が書き込んであるコラムリペアライン、ＢＳ２はメーカ
コードのデータを書き込んであるコラムリペアラインで
ある。
第１図において、デバイスコードのデータが書き込んで
あるビットラインＢ１が不良の場合、冗長回路にてそれ
までビットラインＢ１を選択していたのを、コラムリペ
アラインＢＳＩを選択する様にする。トランジスタ５に
はトランジスタ３と同じデバイスコードのデータが予め
書き込んであるので、正確なデバイスコードのデータが
読み出せる、又、メーカコードのデータが書き込まれて
いるビットラインＢｍが不良の場合、該ビットラインＢ
ｍを選択する代わりにコラムリペアラインＢＳ２を選択
すればよい。トランジスタ６にはあらかじめトランジス
タ４と同じメーカコードのデータが書き込んであるので
、正確なメーカコードが読みだせる。
あるビットラインＢ１が不良の場合、冗長回路にてそれ
までビットラインＢ１を選択していたのを、コラムリペ
アラインＢＳＩを選択する様にする。トランジスタ５に
はトランジスタ３と同じデバイスコードのデータが予め
書き込んであるので、正確なデバイスコードのデータが
読み出せる、又、メーカコードのデータが書き込まれて
いるビットラインＢｍが不良の場合、該ビットラインＢ
ｍを選択する代わりにコラムリペアラインＢＳ２を選択
すればよい。トランジスタ６にはあらかじめトランジス
タ４と同じメーカコードのデータが書き込んであるので
、正確なメーカコードが読みだせる。
尚、上記実施例ではコラムリペアラインをデバイスコー
ド、メーカコード各１本づつとしたが、それ以上の本数
であっても全く差し支えない。又、上記実施例ではＥＰ
ＲＯＭの場合について説明したが、ＥＰＲＯＭＳＳＲＡ
Ｍ−ＤＲＡＭ等、全て曳 の半導体記憶装置に適用できる事はいうまでもない。
ド、メーカコード各１本づつとしたが、それ以上の本数
であっても全く差し支えない。又、上記実施例ではＥＰ
ＲＯＭの場合について説明したが、ＥＰＲＯＭＳＳＲＡ
Ｍ−ＤＲＡＭ等、全て曳 の半導体記憶装置に適用できる事はいうまでもない。
またデバイス識別コードもメーカコード及びデバイスコ
ードについてのみ示したが、考えうる他のコードであっ
てもよいことは勿論である。
ードについてのみ示したが、考えうる他のコードであっ
てもよいことは勿論である。
以上の様に、この発明に係る半導体記憶装置によれば、
デバイス識別コードのデータを予め２本以上のコラムリ
ペアラインにも書き込むように構成したので、デバイス
識別コードのデータが書き込んであるビットラインに不
良がある場合でもコラムリペアによって読みだせる為、
リペアを行ってもデバイス識別コードを有効に働かせる
事が出来るという効果がある。
デバイス識別コードのデータを予め２本以上のコラムリ
ペアラインにも書き込むように構成したので、デバイス
識別コードのデータが書き込んであるビットラインに不
良がある場合でもコラムリペアによって読みだせる為、
リペアを行ってもデバイス識別コードを有効に働かせる
事が出来るという効果がある。
第１図はこの発明の一実施例によるＥＰＲＯＭのメモリ
構造を示す回路図、第２図は従来のＥＰＲＯＭのメモリ
構造を示す回路図である。 図において、１はデバイス識別コード用のトランジスタ
、２はメモリセルアレイ本体、２ａはメモリセルトラン
ジスタ、２０は冗長回路、２０ａはリペア用トランジス
タ、３．４はデバイスコードのデータが書き込まれてい
るトランジスタ、メーカコードのデータが書き込まれて
いるトランジスタ（デバイス識別コード記憶素子）、５
．６はデバイスコードのリペア用のトランジスタ、メー
カコードのリペア用のトランジスタ（リペア用デバイス
識別コード記憶素子） 、Ｗｔ、Ｗｔ、Ｗｓ、・・・。 Ｗａはワードライン、ＷＳはデバイス識別コード用ワー
ドライン、Ｂ ｌ、 Ｂ ｚ、 Ｂ ！、・・・＋ＢＩ
Ｉはとてトライン、ＢＳＩはデバイスコードのデータが
書き込んであるコラムリペアライン、ＢＳ２はメーカコ
ードのデータが書き込んであるコラムリペアライン、Ｂ
Ｓ３．ＢＳ４はコラムリペアラインを示す。 なお図中同一符号は同−又は相当部分を示す。
構造を示す回路図、第２図は従来のＥＰＲＯＭのメモリ
構造を示す回路図である。 図において、１はデバイス識別コード用のトランジスタ
、２はメモリセルアレイ本体、２ａはメモリセルトラン
ジスタ、２０は冗長回路、２０ａはリペア用トランジス
タ、３．４はデバイスコードのデータが書き込まれてい
るトランジスタ、メーカコードのデータが書き込まれて
いるトランジスタ（デバイス識別コード記憶素子）、５
．６はデバイスコードのリペア用のトランジスタ、メー
カコードのリペア用のトランジスタ（リペア用デバイス
識別コード記憶素子） 、Ｗｔ、Ｗｔ、Ｗｓ、・・・。 Ｗａはワードライン、ＷＳはデバイス識別コード用ワー
ドライン、Ｂ ｌ、 Ｂ ｚ、 Ｂ ！、・・・＋ＢＩ
Ｉはとてトライン、ＢＳＩはデバイスコードのデータが
書き込んであるコラムリペアライン、ＢＳ２はメーカコ
ードのデータが書き込んであるコラムリペアライン、Ｂ
Ｓ３．ＢＳ４はコラムリペアラインを示す。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）冗長回路を備えた半導体記憶装置において、メモ
リセルアレイ本体のビットラインに接続されデバイス識
別コードが書き込まれたデバイス識別コード記憶素子と
、 上記冗長回路のビットラインに接続され上記デバイス識
別コードと同じ内容のコードが書き込まれたリペア用デ
バイス識別コード記憶素子とを備えたことを特徴とする
半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200415A JPS6355799A (ja) | 1986-08-26 | 1986-08-26 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200415A JPS6355799A (ja) | 1986-08-26 | 1986-08-26 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355799A true JPS6355799A (ja) | 1988-03-10 |
Family
ID=16423936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61200415A Pending JPS6355799A (ja) | 1986-08-26 | 1986-08-26 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355799A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7460399B1 (en) | 1989-04-13 | 2008-12-02 | Sandisk Corporation | Flash EEprom system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144098A (ja) * | 1983-02-08 | 1984-08-17 | Fujitsu Ltd | 半導体記憶装置 |
-
1986
- 1986-08-26 JP JP61200415A patent/JPS6355799A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144098A (ja) * | 1983-02-08 | 1984-08-17 | Fujitsu Ltd | 半導体記憶装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7460399B1 (en) | 1989-04-13 | 2008-12-02 | Sandisk Corporation | Flash EEprom system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008694B1 (ko) | 마스크 rom | |
| JP3019869B2 (ja) | 半導体メモリ | |
| EP0381405B1 (en) | Semiconductor memory device having mask rom structure | |
| KR950008541B1 (ko) | 반도체 기억장치의 용장회로 | |
| KR101139534B1 (ko) | 반도체 기억장치 | |
| JP2007257791A (ja) | 半導体記憶装置 | |
| JPH03162800A (ja) | 半導体メモリ装置 | |
| JP2582439B2 (ja) | 書き込み可能な半導体記憶装置 | |
| JPH01224999A (ja) | 半導体記憶装置 | |
| EP0472209A2 (en) | Semiconductor memory device having redundant circuit | |
| KR960011542B1 (ko) | 반도체 메모리 장치 | |
| JPS6236317B2 (ja) | ||
| US5386387A (en) | Semiconductor memory device including additional memory cell block having irregular memory cell arrangement | |
| US20050232036A1 (en) | Semiconductor memory device and method of driving the same | |
| US6366508B1 (en) | Integrated circuit memory having column redundancy with no timing penalty | |
| US20030145250A1 (en) | Dynamic built-in self-skip method used for shared memory fault recovery | |
| JP2005285281A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| US7073102B2 (en) | Reconfiguration device for faulty memory | |
| JPWO2004095471A1 (ja) | 半導体記憶装置 | |
| JP3866345B2 (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| US5058068A (en) | Redundancy circuit with memorization of output contact pad position | |
| JPS58125299A (ja) | 冗長度を有するメモリ装置 | |
| JP3732740B2 (ja) | 冗長部付きの集積メモリ | |
| KR20080112614A (ko) | 리던던시 메모리 셀 억세스 회로, 이를 포함하는 반도체메모리 장치, 및 반도체 메모리 장치의 테스트 방법 | |
| JP3437689B2 (ja) | 半導体記憶装置 |