JPS6355996A - 半導体発光素子 - Google Patents
半導体発光素子Info
- Publication number
- JPS6355996A JPS6355996A JP20103886A JP20103886A JPS6355996A JP S6355996 A JPS6355996 A JP S6355996A JP 20103886 A JP20103886 A JP 20103886A JP 20103886 A JP20103886 A JP 20103886A JP S6355996 A JPS6355996 A JP S6355996A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- grooves
- active layer
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体発光素子、特に横モード制御半導体レー
ザの構造に関するものである。
ザの構造に関するものである。
従来の横モード制御半導体レーザは、第４図（Ｃ）に示
すような構造をしている、この半導体レーザの構造およ
び製作工程をＡ （！ Ｇ ａ Ｉ ｎ Ｐ可視光レー
ザを例にとって説明する。第４図（ａ）に示すようにＧ
ａＡｓ半導体基板上に（ＡｅｘＧａｒ−ｘ ） ｏ、５
Ｉ ｎ、）、５Ｐクラッド層２，３と活性層１よりな
るダブルへテロ構造、そしてその上にＧａＡｓキャップ
層４を積層する。次に第４図（ｂ）のようにエツチング
用マスク２０を用い、クラッド層３の内部までエツチン
グしてメサ形状３０を作製する。次にメサ３０の側面に
２回目の結晶成長を行なってクラッド層３とは導電型の
異なるＧａＡｓ埋め込み層５を積層し第４図（Ｃ）の構
造を作製する。半導体レーザは、さらにエツチング用マ
スク２０を除去し電極を形成して完成される。
すような構造をしている、この半導体レーザの構造およ
び製作工程をＡ （！ Ｇ ａ Ｉ ｎ Ｐ可視光レー
ザを例にとって説明する。第４図（ａ）に示すようにＧ
ａＡｓ半導体基板上に（ＡｅｘＧａｒ−ｘ ） ｏ、５
Ｉ ｎ、）、５Ｐクラッド層２，３と活性層１よりな
るダブルへテロ構造、そしてその上にＧａＡｓキャップ
層４を積層する。次に第４図（ｂ）のようにエツチング
用マスク２０を用い、クラッド層３の内部までエツチン
グしてメサ形状３０を作製する。次にメサ３０の側面に
２回目の結晶成長を行なってクラッド層３とは導電型の
異なるＧａＡｓ埋め込み層５を積層し第４図（Ｃ）の構
造を作製する。半導体レーザは、さらにエツチング用マ
スク２０を除去し電極を形成して完成される。
この従来の半導体レーザの第１の問題点は、このレーザ
構造を作製する第４図（ｃ）の埋め込み成長において、
埋め込み層５の高さとメサ３０の高さとを同じにするこ
とがかなり難しく、メサが高くなってしまうとヒー１〜
シンクへの融着の際の融着不良やストレス等が生じるこ
とである。この高さ制御の難しさは、結晶成長の形態が
メサ側面の結晶面によって影響されるため成長時間だけ
では埋め込み層厚を制御できず、メサ形状をも制御しな
ければならないからである。さらに、メサ１！川面の結
晶成長界面はウェファ表面まで貫いており、界面の成長
の良し悪しで電極を形成する金属の急速浸透による劣化
が問題となる。また、オーミック電極の形成はメサ３０
の幅が２〜３１１ｍであるので、オーミック抵抗は高く
なり、温度特性やデバイス効率が低下する等の問題があ
る。第２の問題点は、第４図（ｂ）の工程における化学
エツチングでメサ幅と残存するクラッド層３の厚さの制
御性にあり、この幅と厚さは横モード特性と高出力状態
での基本横モード発振維持の歩留りと関連しており、制
御か比較的離しいことである。
構造を作製する第４図（ｃ）の埋め込み成長において、
埋め込み層５の高さとメサ３０の高さとを同じにするこ
とがかなり難しく、メサが高くなってしまうとヒー１〜
シンクへの融着の際の融着不良やストレス等が生じるこ
とである。この高さ制御の難しさは、結晶成長の形態が
メサ側面の結晶面によって影響されるため成長時間だけ
では埋め込み層厚を制御できず、メサ形状をも制御しな
ければならないからである。さらに、メサ１！川面の結
晶成長界面はウェファ表面まで貫いており、界面の成長
の良し悪しで電極を形成する金属の急速浸透による劣化
が問題となる。また、オーミック電極の形成はメサ３０
の幅が２〜３１１ｍであるので、オーミック抵抗は高く
なり、温度特性やデバイス効率が低下する等の問題があ
る。第２の問題点は、第４図（ｂ）の工程における化学
エツチングでメサ幅と残存するクラッド層３の厚さの制
御性にあり、この幅と厚さは横モード特性と高出力状態
での基本横モード発振維持の歩留りと関連しており、制
御か比較的離しいことである。
本発明の目的は上記の問題点を除去し作製容易な半導体
レーザのｊＦＩｔＪ造を提供することにある。
レーザのｊＦＩｔＪ造を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体発光素子は、半導体基板上に活性層をこ
の活性層より禁制帯幅が大きいクラッド層で挟み込んだ
ダブルへテロ構造を含み、活性層上のクラッド層あるい
はそのクラッド層を含む数層の半導体層にクラッド層の
内部に達する２つの溝を設けることにより１つのメサ構
造を形成し、２つの溝内部を含め半導体層全表面が半導
体基板と同じ導電型の埋め込み層により覆われ、かつメ
サ上部の埋め込み層の導電型が不純物拡散、イオン注入
等により反転されていることを特徴とする。
の活性層より禁制帯幅が大きいクラッド層で挟み込んだ
ダブルへテロ構造を含み、活性層上のクラッド層あるい
はそのクラッド層を含む数層の半導体層にクラッド層の
内部に達する２つの溝を設けることにより１つのメサ構
造を形成し、２つの溝内部を含め半導体層全表面が半導
体基板と同じ導電型の埋め込み層により覆われ、かつメ
サ上部の埋め込み層の導電型が不純物拡散、イオン注入
等により反転されていることを特徴とする。
第１図は、本発明の半導体発光素子の断面模式図を示し
ている。半導体基板１０上に活性層１をクラッド層２，
３により挟み込んだダブルへテロ構造を有し、さらにそ
の上に保護層７を有する。
ている。半導体基板１０上に活性層１をクラッド層２，
３により挟み込んだダブルへテロ構造を有し、さらにそ
の上に保護層７を有する。
ここで保護層７はクラッド層３と共に導波機構を制御す
る半導体層であってもよい。保護層７を含めクラツド層
３内部に達する２本の溝に挟まれたメサ３０が形成され
、溝内部を含め保護層７の表面は半導体基板１０と導電
型の同じ埋め込み層５により埋め込まれている。さらに
、メサ３０上部の埋め込み層は拡散あるいはイオン注入
等により導電型が反転されている。
る半導体層であってもよい。保護層７を含めクラツド層
３内部に達する２本の溝に挟まれたメサ３０が形成され
、溝内部を含め保護層７の表面は半導体基板１０と導電
型の同じ埋め込み層５により埋め込まれている。さらに
、メサ３０上部の埋め込み層は拡散あるいはイオン注入
等により導電型が反転されている。
し作用〕
本発明の構造によれば、溝内部を埋め込んでいる埋め込
み層５がメサ３０を形成する半導体層より屈折率が大き
く活性層１より禁制帯幅が広いときにはリブ形の導波機
構を有し横モードが制御される。また埋め込み層が活性
層１より禁制帯幅が同じかあるいは小さいときは活性層
１を含むダブルへテロ構造に複素屈折率差による導波機
構を与え横モードが制御される。さらに、電流はメサ３
０以外の部分ではｎ−ｐの逆バイアス接合がありメサ３
０を通してのみ流れ、発光部であるメサ３０下部の活性
層に有効に注入される。また、メサ上部の表面はメサ３
０を挟み込む溝の外側の表面より決して高くなることは
なく、さらにレーザの表面の大部分は溝の外側の表面で
ありその表面は平坦なためヒー１へシンクへの融着が容
易で融着不良等の問題を起こしにくい。オーミック電極
を形成する電極面積は拡散あるいはイオン注入領域の幅
で決まり、その幅は２本の溝の幅まで拡げることができ
るので、従来の２〜３ ）ｔ ｍから５〜１５μｍ程度
あるいはそれ以上にすることが可能でオーミック接触抵
抗は十分に低減することができる。
み層５がメサ３０を形成する半導体層より屈折率が大き
く活性層１より禁制帯幅が広いときにはリブ形の導波機
構を有し横モードが制御される。また埋め込み層が活性
層１より禁制帯幅が同じかあるいは小さいときは活性層
１を含むダブルへテロ構造に複素屈折率差による導波機
構を与え横モードが制御される。さらに、電流はメサ３
０以外の部分ではｎ−ｐの逆バイアス接合がありメサ３
０を通してのみ流れ、発光部であるメサ３０下部の活性
層に有効に注入される。また、メサ上部の表面はメサ３
０を挟み込む溝の外側の表面より決して高くなることは
なく、さらにレーザの表面の大部分は溝の外側の表面で
ありその表面は平坦なためヒー１へシンクへの融着が容
易で融着不良等の問題を起こしにくい。オーミック電極
を形成する電極面積は拡散あるいはイオン注入領域の幅
で決まり、その幅は２本の溝の幅まで拡げることができ
るので、従来の２〜３ ）ｔ ｍから５〜１５μｍ程度
あるいはそれ以上にすることが可能でオーミック接触抵
抗は十分に低減することができる。
以下本発明について実施例により詳しく説明する。
第２図は本発明の半導体発光素子の製造工程を示すもの
である。第２図（ａ）に示すように、ｎ型ＧａＡｓ半導
体基板１０上にＳｅドープＡｅｏ、３ Ｇ ａｇ、７
Ａ ｓクラッド層２．ＧａＡｓ活性層１、ＺｎドープＡ
ｅ ｃ）、 ３ Ｇ ａ ｇ、 ７ Ａ Ｓクラッド
層３、ＺｎドープＧａＡｓ保護層７を順次積層しダブル
へテロ構造を作製する。クラッド層２及び３の厚さは１
μｍ、活性層の厚さは０．１μｍとした。
である。第２図（ａ）に示すように、ｎ型ＧａＡｓ半導
体基板１０上にＳｅドープＡｅｏ、３ Ｇ ａｇ、７
Ａ ｓクラッド層２．ＧａＡｓ活性層１、ＺｎドープＡ
ｅ ｃ）、 ３ Ｇ ａ ｇ、 ７ Ａ Ｓクラッド
層３、ＺｎドープＧａＡｓ保護層７を順次積層しダブル
へテロ構造を作製する。クラッド層２及び３の厚さは１
μｍ、活性層の厚さは０．１μｍとした。
次に第２図（ｈ）に示すように、エツチング用マスク２
０として５ｉ０２を用い保護層７とクラッド層３をエツ
チングし幅３μｍ１間隔２μｍの２本の講５０を形成し
た。講下部に残存するクラッド層３の厚さは０．３μｍ
とした。次いで第２図（Ｃ）に示すようにエツチング用
マスク２０を除去し、溝内部を含め表面に液相エピタキ
シャル成長によりＳｎドープのＧａＡｓ埋め込み層５を
積層した。三の工程で満５０は埋め込まれかつ表面はほ
ぼ平坦化される。これは溝内部の成長速度がそれ以外の
ところでの成長速度より速いことによる。
０として５ｉ０２を用い保護層７とクラッド層３をエツ
チングし幅３μｍ１間隔２μｍの２本の講５０を形成し
た。講下部に残存するクラッド層３の厚さは０．３μｍ
とした。次いで第２図（Ｃ）に示すようにエツチング用
マスク２０を除去し、溝内部を含め表面に液相エピタキ
シャル成長によりＳｎドープのＧａＡｓ埋め込み層５を
積層した。三の工程で満５０は埋め込まれかつ表面はほ
ぼ平坦化される。これは溝内部の成長速度がそれ以外の
ところでの成長速度より速いことによる。
溝以外での積層層厚は０．５μｍとした。次に第２図（
ｄ）に示すように、ホトレジストとＳｉＯ□よりなるス
トップマスク６０を用いてＢｅのイオン注入を２本の渦
により形成されるメサ３０の上部に行ないその部分の埋
め込み層をｎ型からｎ型に反転したイオン注入領域４０
を形成しレーザ構造を完成した。なお、領域４０は不純
物拡散によって形成してもよい。
ｄ）に示すように、ホトレジストとＳｉＯ□よりなるス
トップマスク６０を用いてＢｅのイオン注入を２本の渦
により形成されるメサ３０の上部に行ないその部分の埋
め込み層をｎ型からｎ型に反転したイオン注入領域４０
を形成しレーザ構造を完成した。なお、領域４０は不純
物拡散によって形成してもよい。
以上の製作工程からレーザ表面はほぼ平坦になりヒート
シンクへの融着の問題が解消される。これはメサ３０が
従来とは異なり２本の平行する？？４５０により形成さ
れていることによる。さらに、この実施例の半導体レー
ザは２回の成長工程より作製されるがその間の再成長界
面は従来と異なり表面へ貫通していない。従来はその問
題をさけるためにさらにもう１回の成長工程を必要とし
た。
シンクへの融着の問題が解消される。これはメサ３０が
従来とは異なり２本の平行する？？４５０により形成さ
れていることによる。さらに、この実施例の半導体レー
ザは２回の成長工程より作製されるがその間の再成長界
面は従来と異なり表面へ貫通していない。従来はその問
題をさけるためにさらにもう１回の成長工程を必要とし
た。
また、電極面積を決めるイオン注入領域４０はメサ３０
の幅より広くされているが、これもメサ３０が２本の１
５０により形成され、埋め込み層５の厚さが溝部で厚く
なっていることにより可能となっている。この実施例で
は埋め込み層５をＧａＡｓとしているため活性層を含む
ダブルへテロ構造は複素屈折率差による導波機構を有し
横モードを制御している。なお、埋め込み層をＡｅｒ）
、４Ｇａｏ、６ＡＳとするならばリブ型の導波機構を有
するレーザとなる。２本の溝を含めてその外側では基板
より導電型はｎ−ｐ−ｎ−ｐあるいはｎ−ｐ−ｎとなり
逆バイアス接合ｎ−ｐが存在し、電流はメサ３０を通し
てのみメサ下部の活性層に効率よく注入される。
の幅より広くされているが、これもメサ３０が２本の１
５０により形成され、埋め込み層５の厚さが溝部で厚く
なっていることにより可能となっている。この実施例で
は埋め込み層５をＧａＡｓとしているため活性層を含む
ダブルへテロ構造は複素屈折率差による導波機構を有し
横モードを制御している。なお、埋め込み層をＡｅｒ）
、４Ｇａｏ、６ＡＳとするならばリブ型の導波機構を有
するレーザとなる。２本の溝を含めてその外側では基板
より導電型はｎ−ｐ−ｎ−ｐあるいはｎ−ｐ−ｎとなり
逆バイアス接合ｎ−ｐが存在し、電流はメサ３０を通し
てのみメサ下部の活性層に効率よく注入される。
第３図は本発明の半導体発光素子の他の製造工程を示す
図である。第３図（ａ）に示すように、ｎ型ＧａＡｓ半
導体基板１０上に厚さ１μｍのＳｅドープＡ ｅ ｇ、
３ Ｇ ａ ｒ）、 ７ Ａ Ｓクラッド層２．厚さ
０．１μｍのＧａＡｓ活性層１．厚さＯｊμｍのＺｎド
ープＡｅ、、、Ｇａ、）、７ Ａｓクラッド層３ａを順
次積層しダブルへテロ構造を作製する。次に第３図（ｂ
）に示すように幅２．５μｍ１間隔２μｍの２本の平行
なＳ ｉ ０２絶縁膜ストライプ７０を形成した後、７
０Ｔｏｒｒの減圧有機金属分解成長法（減圧ＭＯＶＰＥ
法）により、厚さ０．７μｍのＺｎドープＡｅｇ、３
Ｇａｇ、７ Ａｓクラッド層３ｂ、厚さ０．５μｍのＺ
ｎドープＧａＡｓ保護層７を積層する。この場合成長法
の特徴により絶縁膜ストライプ上には何らの積層物もな
い。この製造工程で作製されるメサ３０の幅は絶縁膜ス
トライプ７０の間隔で決まりその再現性は非常に高い。
図である。第３図（ａ）に示すように、ｎ型ＧａＡｓ半
導体基板１０上に厚さ１μｍのＳｅドープＡ ｅ ｇ、
３ Ｇ ａ ｒ）、 ７ Ａ Ｓクラッド層２．厚さ
０．１μｍのＧａＡｓ活性層１．厚さＯｊμｍのＺｎド
ープＡｅ、、、Ｇａ、）、７ Ａｓクラッド層３ａを順
次積層しダブルへテロ構造を作製する。次に第３図（ｂ
）に示すように幅２．５μｍ１間隔２μｍの２本の平行
なＳ ｉ ０２絶縁膜ストライプ７０を形成した後、７
０Ｔｏｒｒの減圧有機金属分解成長法（減圧ＭＯＶＰＥ
法）により、厚さ０．７μｍのＺｎドープＡｅｇ、３
Ｇａｇ、７ Ａｓクラッド層３ｂ、厚さ０．５μｍのＺ
ｎドープＧａＡｓ保護層７を積層する。この場合成長法
の特徴により絶縁膜ストライプ上には何らの積層物もな
い。この製造工程で作製されるメサ３０の幅は絶縁膜ス
トライプ７０の間隔で決まりその再現性は非常に高い。
また、絶縁膜ストライプ７０により形成される溝下部の
クラッド層は第３図（ａ）で形成されたクラッド層３ａ
の厚さそのものであり、その再現性と制御性は極めて高
い。この２つのパラメータ、すなわちメサ幅と溝下部の
クラッド層の厚さが横モード特性を制御するものである
から、このパラメータの再現性、制御性の良さは横モー
ド特性の再現性、制御性の良さを示すものである。当然
第３図（ｂ）の工程の制御性は従来の半導体層をエツチ
ングする工程より優れている。この手法が用いることが
できるのは、本発明の半導体発光素子ではメサが２つの
溝より形成されているという特徴に起因する。次に第３
図（ｃ）に示すように、絶縁膜ストライプ７０を除去し
液相エピタキシャル成長よりＳｎドープのＧａＡｓ埋め
込み層５を積層する。第３図（ｄ）の工程は第２図（ｄ
）の工程と同じものである。この第３図の製造工程は第
２図の製造工程より横モード制御性が高い。
クラッド層は第３図（ａ）で形成されたクラッド層３ａ
の厚さそのものであり、その再現性と制御性は極めて高
い。この２つのパラメータ、すなわちメサ幅と溝下部の
クラッド層の厚さが横モード特性を制御するものである
から、このパラメータの再現性、制御性の良さは横モー
ド特性の再現性、制御性の良さを示すものである。当然
第３図（ｂ）の工程の制御性は従来の半導体層をエツチ
ングする工程より優れている。この手法が用いることが
できるのは、本発明の半導体発光素子ではメサが２つの
溝より形成されているという特徴に起因する。次に第３
図（ｃ）に示すように、絶縁膜ストライプ７０を除去し
液相エピタキシャル成長よりＳｎドープのＧａＡｓ埋め
込み層５を積層する。第３図（ｄ）の工程は第２図（ｄ
）の工程と同じものである。この第３図の製造工程は第
２図の製造工程より横モード制御性が高い。
以上説明したように、本発明の半導体発光素子は、横モ
ード制御が可能であり、オーミック抵抗が小さく、表面
はほぼ平坦であり、数回・の成長における再成長界面は
表面まで貫通することはなく、また作成が容易で横モー
ド制御性の高い構造となっている。本発明はＡ ４１’
Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ混晶系の発光素
子のみでな（ＡｅＧａＩｎＰ／ＧａＡｓ、Ｉ ｎＧａＡ
ｓＰ／Ｉ ｎＰ等の他の混晶系の半導体発光素子にも適
用できる。
ード制御が可能であり、オーミック抵抗が小さく、表面
はほぼ平坦であり、数回・の成長における再成長界面は
表面まで貫通することはなく、また作成が容易で横モー
ド制御性の高い構造となっている。本発明はＡ ４１’
Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ ｓ混晶系の発光素
子のみでな（ＡｅＧａＩｎＰ／ＧａＡｓ、Ｉ ｎＧａＡ
ｓＰ／Ｉ ｎＰ等の他の混晶系の半導体発光素子にも適
用できる。
第１図は本発明の半導体発光素子の断面図、第２図（ａ
） 〜（ｄ）、第３図（ａ）〜（ｄ）は本発明の半導体
発光素子の製造工程図、第４図（ａ）〜（ｃ）は従来の
半導体発光素子の製造工程図である。 図中、１は活性層、２，３．３ａ、３ｂはクラッド層、
４はキャップ層、５は埋め込み層、７は保護層、１０は
半導体基板、２０はエツチング用マスク、３０はメサ、
４０はイオン注入領域、５０は溝、６０はストップマス
ク、７０は絶縁膜ス（ｄ、□） 第り区 第 ３ 区
） 〜（ｄ）、第３図（ａ）〜（ｄ）は本発明の半導体
発光素子の製造工程図、第４図（ａ）〜（ｃ）は従来の
半導体発光素子の製造工程図である。 図中、１は活性層、２，３．３ａ、３ｂはクラッド層、
４はキャップ層、５は埋め込み層、７は保護層、１０は
半導体基板、２０はエツチング用マスク、３０はメサ、
４０はイオン注入領域、５０は溝、６０はストップマス
ク、７０は絶縁膜ス（ｄ、□） 第り区 第 ３ 区
Claims (1)
- 半導体基板上に活性層をこの活性層より禁制帯幅が大き
いクラッド層で挟み込んだダブルヘテロ構造を含み、前
記活性層上のクラッド層の内部に達する２つの溝を設け
ることによりメサ構造を形成し、前記２つの溝内部を含
め全表面が前記半導体基板と同じ導電型の埋め込み層に
より覆われ、かつ前記メサ上部の埋め込み層の導電型が
イオン注入等により反転されていることを特徴とする半
導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103886A JPS6355996A (ja) | 1986-08-26 | 1986-08-26 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103886A JPS6355996A (ja) | 1986-08-26 | 1986-08-26 | 半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355996A true JPS6355996A (ja) | 1988-03-10 |
Family
ID=16434400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20103886A Pending JPS6355996A (ja) | 1986-08-26 | 1986-08-26 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355996A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136389A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
-
1986
- 1986-08-26 JP JP20103886A patent/JPS6355996A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136389A (ja) * | 1989-10-23 | 1991-06-11 | Matsushita Electric Ind Co Ltd | 半導体レーザおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| KR100381984B1 (ko) | 수직공동표면방출레이저(VCSEL)및수직공동표면방출레이저들(VCSELs)용패턴화된미러들의제조방법 | |
| JPH0474877B2 (ja) | ||
| JPS5811111B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6355996A (ja) | 半導体発光素子 | |
| JPH0864899A (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
| JPS6356982A (ja) | 半導体レ−ザ | |
| JPH03227086A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH088483A (ja) | 半導体レーザ及びその製造方法 | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP2934678B2 (ja) | 面発光型半導体レーザの製造方法 | |
| JPH06283816A (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| JPS6358390B2 (ja) | ||
| JPS6244440B2 (ja) | ||
| JPS6373682A (ja) | 半導体レ−ザ | |
| KR100284766B1 (ko) | 반도체 레이저 다이오드와 그 어레이 및 그 제조 방법 | |
| JPS6361793B2 (ja) | ||
| JPH01166592A (ja) | 半導体レーザ素子 | |
| JPH05121822A (ja) | 半導体レーザ装置の製造方法 | |
| JPS6237835B2 (ja) | ||
| JPH0661582A (ja) | 半導体レーザ装置の製造方法 | |
| JPS6354234B2 (ja) | ||
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 |