JPS6356036A

JPS6356036A - フレーム同期方法及び装置

Info

Publication number: JPS6356036A
Application number: JP61201042A
Authority: JP
Inventors: Tokuo Yoshida; 吉田　徳夫
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-08-26
Filing date: 1986-08-26
Publication date: 1988-03-10
Anticipated expiration: 2010-04-19
Also published as: JPH0736553B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、基幹伝送系、公衆網、加入省系等のディジ
タル伝送系に用いられる同期方式に関するものでるる。

〔匠米の技術〕

伝送媒体として元ファイバを用いた伝送技術の進展は目
寛ましいものがめり、伝送情報量としては数百Ｍ　ｂ　
ｐ　ｓ〜数Ｇｂｐｓ程度の伝送が可能になりつつるる。

大容量化されたディジタル伝送系を有効に使用する上で
、時分割多重方式が考えられるが高速処理が必要となる
ため、フレーム構成をできるだけ簡単にして、回路の小
規模化、簡易化をはかつている。その１つの方式として
、ビット単位の時分割多重方式がめり、第６図は、ミ妙
昨壜善〒斗この多重方式の一般的なフレーム構成図ででｂる。同図においては、１７レームｉＫビ雫１成され、
ｌフレームをビット単位でにチャネルに分け、そのうち
の１チヤネルをフレームチャネルに割り当てており、Ｆ
はフレームチャネル、＃１〜１？に−ｆｉｌ：’ット単
位の）ｌ、−１個のチャネルである。この技術について
は、昭和６０年夏電子通信学会情報７ステム部門、全国
大会講演論文集分冊２に、明石文雄他に工つて発表され
た”１．２Ｇｂｐｓ元ループｆｉＬＡＮＯＪｉｌ［”、
Ｐ、７４１Ｃ記載されている。この方式に３いては、ビ
ット多重するときに固有フレームパターンが１ビットず
つ数フレーム単位にフレームチャネルψ１）に挿入され
ており、同期検出においてに、チャネル単位にデータを
分離した後任意のチャネルから分離された信号列が挿入
した固有フレームパターンと一致するかどうかでフレー
ムチャネルを検出し同期検出を行なっている。

また他の方法としてフレームをサブフレーム単位に分け
、フレームパターンを各サブフレームに分散させる方式
がめり、Ｍ７図はその方式の一般的なフレーム構成図で
るる。同図においては、ｌフレームをＬ個のサブフレー
ムに分け、各サブフレームは、１ビット単位でろり、１
フレームは（ＩＸＬ）ビットの構成になって２−り、各
サブフレームの先頭ｌピッ）　ＶＣ順次にフレームパタ
ーンが１ビット丁つ挿入ちれている。Ｆｉ（ｊ＝１．２
・・・、Ｌ）は各サブフレームの先頭１ビットに挿入芒
れるフレームビット、１１−＄Ｌは１ビット単位のサブ
フレームを示す。この技術については、昭和５８年研究
実用化報告第３２巻第３号ＶＣ百曲範革他に工っで発表
された″’ｆｉ’−４００Ｍ方式端局中継ＡＡ遁の設計
と特性”、Ｐ５９７〜６０８に記載されている。この方
式においては（ＰＩＦ２Ｆ３・・・・・・ｋ゛Ｌ−２Ｆ
’Ｌ）がフレームパターンとなっており、同期検出にお
いては、分離された信号列から（Ｆ’１Ｆ２Ｆ３・・・
・・・ＰＬ−１ｋ’Ｌ）なるフレームパターンヲ検出す
ることに工って同期検出を行なっている。フレームパタ
ーンをフレームビットでろるＦｌ−Ｆ’Ｌの全てに挿入
する必要はなく、例えは、フレームパターンが７レーム
ビットＰＩＦ３Ｆ５・・・・・・に挿入されている場合
にはｌＡｖのフレーム構成ＦＦ２＊Ｆ４Ｆ６・・・・・
・を用いて伝送路監視用モニタやサービスモニタ等の情
報を伝送することも可能である。

〔発明が解決しようとする問題点〕

第６図に示されたようなビット多重方式においては、フ
レームチャネル促）として、１フレームにビット中１ビ
ットを使用している。回路の小規模化、簡易化をはかる
ためＶＣは、１フレームを構成するＫの長δはめ１り大
さくすることはでさないため、伝送テータ鼠におけるフ
レームパターンの信号量が１／Ｋと大きくなっている。

このオーバーヘッドは伝送容ｉ′を増大高速化するに従
って大きくなることが予想され、更にシステムの信頼性
やサービス性等を考えると、伝送路監視モニタやサービ
スモニタ等の情報を伝送するチャネルも必要となり、こ
の傾向は著しく増大することになる。

また、第７図に示されたような、フレームをサブフレー
ム単位に分け、フレームパターンを各サブフレームに分
散させる方式においては、固肩なフレームパターンでめ
る（　ＦＩＰ２Ｆ３・・・・・・ＦＬ−ＩＦＬ）と一致
する信号列を分離された信号列から検出することにより
同期検出を行ない、フレーム同期およびサブフレーム同
期の確保を行なっている。フレームピッ）　ｐｌ〜に１
Ｌ内に伝送路監視モニタやチービスモニタ等の情報を挿
入して伝送したｐｌフレーム内のサブフレームＩ！Ｌや
、サブフレームの構氏ビヅト数１１ｆｒ、増やすことに
ぶり、回路の複雑さを増すことなく、伝送データｉに対
するオーバーヘッドが少ない情報伝達が司詑になる。

し力・しながら、−度同期が外れた場合には、フレーム
パターンでおる（ＰＩＦ２Ｆ３・・・・・・Ｆｔ、−ｔ
Ｆｘ、）と一致する信号列を分離された信号列から検出
するためには、最悪ｌフレーム間のハンティングが必要
となるために、同期復帰を行うまでにかかる最悪の同期
時間はＬＸＩＸＩフレーム（８ＥＣ）　　となり、サブ
フレーム数りやサブフレーム構成ビットｉｌが大きくな
ってしまうと、−度同期が外れてから７レームパターン
ＣＦＩ　Ｐ２　Ｆ３・・・・・・ＰＬ−ＩＦＬ）を検出
するまでにかかる平均時間が大きくなっていた。本発明
は、これらの問題点を解決した回路規模の増大複雑さを
増すことなく伝送データ量に対するフレームパターン信
号量のオーバーヘッドを少なくシ、フレームパターンの
検出が容易でかつ、同期復帰にかかる平均時間を縮少す
ることかでさる高速大容量の伝送系ｒｃ適した同期検出
回路を提供することにるる。

〔問題を解決するための手段〕

本発明によれは、Ｎ個のサブフレームに分割され各サブ
フレームはＭビット構成をとるフレームの、各サブフレ
ームの１ビットを選定し、この選定したＮビットをに個
の系列（Ｋはへの因数）に展開し、その１系列にＮ／Ｋ
ビットからなるフレーム同期用パターンを順次挿入し、
残りのＫ−１個の系列の１系列には、生成多項式から生
成されるｌワードＮ／ＫビットからなるＫ−１個の系列
の巡回符号が順次挿入されていることを特徴とするフレ
ーム同期方式が得られる。

本発明によれば、Ｎ個のサブフレームに分１ｔｌされ各
サブフレームはＭビット構成をとるフレームの各サブフ
レームの１ビットを選定し、この選定したＮビットをに
個の系列（ＫはＮの因数）に展開し、その１系列に、生
成多項式から生成されるｌワードＮ／Ｋビットからなる
巡回符号をなすフレーム同期用パターンを順次挿入し、
残りのＫ　−１個の系列には、前記生成多項式から生成
される１ワードＮ／Ｋからなる巡回符号のうち、前記フ
レーム同期用パターンでめるＮ／Ｋビット’を巡回させ
たピット列を係数とするＮＺＫ釉の符号多項式と排他的
に存在する巡回符号が順次挿入されていることを特徴と
するフレーム同期方式が得られる。

本発明に工れば、Ｍ本の並列送信情報を１列情報に変換
する第一の並直列変換器と、Ｋ本（ＫはＮの因数）の並
列送信情報を直列情報に変換する第二の並直列変換器と
、フレーム同期用パターンを発生させるフレームパター
ン発生器と、予め定められた生成多項式から生成される
ｌワードＮビットの巡回符号を発生する巡回符号発生器
を具備し、前記フレームパターン発生器と前記巡回符号
発生器の出力は前記第二の並直列変換器にそれぞれ接続
され、更に、前記第二の並直列変換器の出力は前記第一
〇並直列変換器のＭ本の入力端子の倒れかに接続ちれて
いることを特徴とするフレーム同期装置が得られる。

本発明［ｊれは、受信信号をＭビット毎ＶＣ取り出す第
一の直並列変換器と、該第一の直並列変換器の出力のう
ち少なくとも１系列に接続され、この１系列をに個の系
列に展開する第二の直並列変換器と、該第二の＠並列変
換器の出力のうち少なくともｌ系列から取り出ちれたＮ
／Ｋビット（ＮはＫの倍数）を係数とする符号多項式と
予め定められ友生成多項式との剰余を計算する手段と、
該剰余の結果と前記第二の直並列変換器の出力に接続さ
れこのデータ列から取り出されたに個の系列のＮ／Ｋビ
ット列を用いて同期検出を行う手段を含むことを特徴と
するフレーム同期装置が得られる０〔作　用〕同期検出を行なう上で、回路規模の小規模化。

簡易化を図ることが望ましく、伝送路上のフレーム構成
をテプフレーム単位に分割し各サブフレームの先頭１ビ
ットを取り出し、この取り出されたＮビ噌トをに系列（
ＫはＮの因数）に展開し、そのｌ系列に（Ｎ／Ｋ）　　
ビヅトからなるフレーム同期用ビラトラ分散して挿入し
、同期検出に於いては、この挿入されたフレームビット
を取り出すことにＬクフレームパターンの検出、即ち同
期検出が５］能でめるので、同期検出回路に要求される
動作速度は低減され回路の小規模化、簡単化を図り、高
速、大容量な伝送系に適した同期検出回路を構成するこ
とが可能になり、１フレーム内のサブフレーム数やサブ
フレームの構成ビット数を増せば、伝送テータ童に対す
るフレームパターンの信号量のオーバーヘッドを低減し
た伝送系を実現することが期待される。また、同期検出
に於いては、巡回符号の性質を用いて分離された信号の
１系列から取り出されたｌワード（Ｎ／Ｋ　）　　ビヅ
トを係数とする符号多項式と生成多項式との剰余を計算
することＶｃエク、フレーム内に挿入されている巡回符
号パターンの検出を行い、この後にフレームパターンを
検索することにより、すみやかにかつ容易にフレーム同
期の確保が可能となる。更に、前記巡回符号を生成する
前記入力ピット列として伝送路監視情報等を用い、受信
側に３いて前記生成多項式との商を計算することにエリ
伝送路監視情報等の情報も前記巡回符号を用いて伝送ｃ
ＴＪ能となる０〔実施例〕本発明の実施例について説明する前に、ここでは巡回符
号について簡単に説明する。一般的に符号語ｋ　（ＡＯ
ＡＩＡ２　・”　Ａｎ−ｔ　）としたとき、Ａ。

’１ｎ−１次、Ａ　１　ｆ　ｎ　−２次、・・・、Ａｎ
−ｌｆ□欠に対応させて、符号多項式ＦＣ８ＪをＦ（Ｘ）＝Ａｎ、、、１＋Ａ、２Ｘ＋Ａ、−３Ｘ　＋・
＋ＡＩＸ”−２＋ＡＯＸ＝１”””　’・・（ｌｌと表すことができる。ここで符号長はｎであり、時間的
には高次の項Ａｏが最初に現れ、順次低次の方へと進み
、最後に八ｎ−１が現れるものとする。

ここで、符号長７、符号語として（ｃ、ｃ２ｃ３・・・
Ｃ７）を選んだとすると、符号多項式Ｆ（３）は６次の
多項式で表すことが可能でろりＦ（Ｘｌ＝Ｃ７＋ｃ６Ｘ＋Ｃ５Ｘ２−）−Ｃ４Ｘ３＋Ｃ
３Ｘ４−）−Ｃ２Ｘ５＋ＣｌＸ６　・・・・・・・・・
（２）と表せ、例えは、生成多項式Ｇ囚として３次の多
項式を選ひＧ囚＝ｌ＋Ｘ＋Ｘ　　　　・・・・・・・・・（３）と
した場合、ｋ゛囚＝Ｑ囚Ｇ凶）　　　・・・・・・・・・（４１を
満足するＱ（ＸＪなる多項式が存在すれは、式（２）の
多項式は式（３）の生成多項式から住成芒れ定ことにな
る。ここで多項式Ｑ（Ｘ）として、入力ビット列１＝（
１１１０）を係数とする多項式９式％（５）を選び、２を法とする体を仮定すれば、ｋ゛（３）＝Ｑ
囚Ｇ囚＝（Ｘ＋Ｘ２＋Ｘ３）・（１＋Ｘ＋Ｘ３）＝Ｘ＋Ｘ　５
＋Ｘ　５　　　・・・・・・・・・（６）となり、符号
語Ｗｏ＝（１１０００１０）　　・−・・・・・−・＋７
１が、入力ビット列Ｉ＝（１１１０）から生成されたこ
とになる。この場合、入力ピット列としては、（０００
０）のビット列を除いた２　−１＝１５棟のビット列が
めり、それぞれの入力ピット列に対応した符号語が生成
される。

更に、刊行物１「符号論理」（宮用洋、岩垂好裕、今井
秀街著、昭晃堂、ｐ１９４〜１９７）”に示されている
ように、２ｆｔ法とする体において、−般にｎ全符号長
とした時、生成多項式Ｇ囚がＸ　ｎ　＋１を割切る時Ｇ
（３）から生成烙れる符号語は巡回符号をなす。従って
、式（３）の生成多項式は、（Ｘ＋１）／Ｇ（イ）＝（
Ｘ　　＋ｚ）／（Ｘ　　＋Ｘ＋１）＝Ｘ’＋Ｘ２＋Ｘ＋
１・・・・・・・・・（８）で、Ｘ７＋ｌをＸ’＋Ｘ２
＋Ｘ＋１で割切るので、式（３）の生成多項式から生成
芒れる符号長７の符号語は巡回符号となる。即ち、式（
７）の符号語において式（９）水氷された行列Ｗの各新
成分は符号長７の巡回符号となり、Ｗｌ＝（１１０００１０）　　　　・・・・・・・・・
（１０−１）Ｗ２＝（１０００１０１）　　　　・・・
・・・・・・（１０−２）Ｗ３＝（０００１０１１）　
　　　・・・・・・・・・（１０−３）Ｗ４＝（００１
０１１０）　　　　・・・・・・・・・（１０−４）Ｗ
５＝　（０１０１１００）　　　　・・・川・・・（１
０−５）Ｗ６＝（１０１１０００）　　　　・・・川・
・・（１０−６）Ｗ７＝（０１１０００１）　　　　・
・・・・・・・・（１０−７）としたとき、Ｗｌ、Ｗ２
．・・・、Ｗ７を係数とする符号多項式は、式（３）の
生成多項式で割切れることになる。

第１の発明を図面を参照して説明する。第１図に第１の
発明の実施例におけるフレーム構成を示す。同図におい
ては、１７レームを１４個のサブフレームに分け、各サ
ブフレームはＭビット単位で構成され、ｌフレームが（
１４ＸＭ）ビットの構成になっており、各奇数番目のサ
ブフレームの先頭ビットには順次フレームパターンが１
ビヅトずつ分散されて挿入され、各偶数番目のサブフレ
ームの先頭ビットには、巡回符号が１ビットずつ分散さ
れて挿入逼れ１いる。図中、Ｆｉ（ｊ＝１．２゜・・・
、７）は、フレームビットｅ　”１　（Ｊ　〜１　＋　
２　＋・・・、７）は符号長７の巡回符号、＃１〜＃１
４はＭビット単位のサブフレーム番号を示す。前記しり
如く、ＥＩ３１１７）生成多項式〇（ｘ）＝　ｌ＋ｘ＋
ｘ　　ｆｔ用いることＶＣより、符号長７の巡回符号を
生成する。

ことが可能でわり、Ｕ　１　（１”　ｌ　＊　２　ｍ・
・・、７）には、式（３１の生成多項式から生成される
符号長７の巡回符号が１ビットずつ順次分散して挿入さ
れている。また、フレーム同期用パターンとしては、（
Ｆ’１Ｆ２Ｆ３Ｆ４Ｆ５Ｆ６Ｆ”７）＝（ｌ１１１００
０）・・・・・・・・・ｑ■ が挿入されている。

この場合、巡回符号を生成する之めの入カビヅト列とし
て、（ｏｏｏｏ）　　のビヅト列を除い次２’−１＝１
５　　種のビット列を送信情報としても利用することが
ＦｆＪ’能となる。

第２の発明を図面を参照して説明する。第１図に第２の
発明の実施耐うレーム構成を示す。同図においては、１
７レームに１４個のサブフレームに分は各サブフレーム
はＭビット単位で構成され、１フレーム（１４ＸＭ）ビ
ットの構成になっておジ、各奇数番目のサブフレームの
先頭ピットにハ巡回符号をなすフレームパターンが１ビ
ットずつ分散されて挿入されており、各偶数番目のサブ
フレームの先頭ビットには、巡回符号をなすフレームパ
ターンとは排他的に存在する巡回符号が１ビットずつ分
散されて挿入されされている。図中ｓ　Ｆｉ（ｉ＝１，
２．・・・、７）は符号長７の巡回符号金な丁フレーム
ビット＋　Ｃｊ　（１〜１　＋　２　、・・・、７ンは
符号長７の巡回符号、＃１−４１４はＭビット単位のサ
ブフレーム番号ｔ　示Ｔ。Ｆｔ　（’＝１　＋　２　＋
・・・、７）及びＣＨ（ｉ＝ｘ　、　２．・・・、７）
に挿入される巡回符号を生成する生成多項式は、式（３
）で示されたＧ（ｘｌ＝ｌ＋ｘ＋ｘ３でめり、フレーム
同期用パターンとしては、（ＰＩＦ２Ｆ３Ｆ４Ｆ５Ｆ６Ｆ７　）＝（０１１１０１
０）・・・・・・・・・ａυ を用いる。式住υを符号多項式で表わすと）’（ｘｊ＝
　ｘ＋ｘ３＋ｘ’＋ｘ５−−”・Ｑ３となりに’（ｘ）／（ｊ（ｘｌ＝（ｘ５＋ｘ４＋ｘ３＋ｘ）／
（ｘ”＋ｘ＋１）＝Ｘ２＋Ｘ　　　　　　　　　・・団
・・・・ａｌで割り切れるのでに’　（ｘ）は式（３）
の生成多項式Ｇ４ｘ）＝１＋ｘ＋ｘ３から生成された巡
回符号でめる。

〜Ｖ’１＝（０１１１０１０）　　　　−旧−１−（１
４−１）〜２　＝（１１１０１００）　　　　−・・−
川−・（１４−２）Ｗ３＝（１１０１００１）　　　　
・・・・・・・・・（１４−３）ｗ／４＝　（１０１０
０１１）　　　　・・・・・・・・・（１４−４）Ｗ’
ｓ＝　（０１００１１１）　　　　・・・・・・・・・
（１４−５）Ｗ’６＝（１００１１１０）　　　　・・
−−−−・−（１４−６）Ｗ’７＝（００１１１０１）
　　　　・・・・・・・・・（１４−７）Ｗ　１　ｍ　
Ｗ２　ｍ・・・＋Ｗ７を係数とする符号多項式は、式（
３）の生成多項式で割切れることになる。他方、式（７
）で示された符号語ＷＯ＝（１１０００１０）　　も式
（３）の生成多項式から生成された巡回符号でろり、式
（１０−１）　、　（１Ｏ−２）　、・・・、（１０−
７）で示され九巡（ロ）符号を係数とする符号多項式は
、式（１４−１）　、　（１４−２ン、・・・、（１４
−７）で示された巡回符号を係数とする符号多項式とは
排他的に存在しているので、Ｃｉ　（１＝＝ｌ　ｅ　２
＃・・・、７）に挿入される巡回符号としては、式（１
０−１）。

（１０−２）、・・・、（１０−７）で示され九巡回符
号が挿入５］能となる。このとき、式（１０−１）。

（１０−２）、・・・、（１０−７）の巡回符号を生成
するための入力ビット列は１１＝（１１１０）　　　　　　　・・・・・・・・・
（１５−１）Ｉ２＝（１０１１）　　　　　　・・・・
・・・・・（１５−２）Ｉ３＝（０００１）　　　　　
　・・・・・・・・・（１５−３）Ｉ４＝（００１０）
　　　　　　・・・・・・・・・（１５−４）Ｉ５＝（
０１００）　　　　　　・・・・・・・・・（１５−６
）Ｉ、＝（１０００）　　　　　　　・・・・・・・・
・（１５−６）Ｉ７＝（０１１１）　　　　　　　・・
・・・・・・・（１５−７）であるので、この入力ビッ
ト列を送信情報とすることが可能となる。

次に、第２図に第１．第２の発明によるフレーム同期方
式の実施例を示す。同図において、２０１４人力制御信
号線、２０２１はフレームノくターン発生器（ＦＰＧ）
、２０２．２は巡回符号発生器（ＣＦＧ）。

２０３は並列−直列変換器（ＭＬＩＸ）、２０４は並列
−旦列変換器頭（Ｐ−’３）、２０５は直列・並列変換
器（９−Ｐ）、２０６はクロック制御回路（ＣｅＬ）、
２０７は直列・並列変換器（１）Ｍ　［ＪＸ）　。

２０８は、割算器（ＩＪＩＶ）、２０９１〜２０９Ｍは
、Ｍ本の入力情報ｉ１１％、２１０１〜２１０ＭはＭ本
の出力情報蛛、２１１　は出力制師信号称である。

同図において、フレームパターン発生器２０２、は前述
したフレーム同期用パタンを発生する。つ１り、フレー
ムパターンとして弐〇〇の（１１１１０００）かあるい
は式（１１）の（０１１１０１０）を１フレーム毎に発
生する。巡回符号発生器２０２２は式（３）の生成多項
式（）ｌｘ）＝１＋ｘ＋ｘ３を用いて、ｌフレーム毎に
符号長７の巡回符号を生成するものでろり、入力制御信
号線２０１から入力される１ｔｌｌＪ御信号としては、
第１の発明の実施例においては、（ｏｏｏｏ）のビット
列を除く、入力ビット長４の２’−１＝１５鴇の入力ビ
ットが可能でろり、第２の発明の実施例においては式（
１５−１）から式（１５−７）で示された７種の入力ビ
ットが可能でるる。これらの入力ビットに伝送路監視情
報等を割当てることが可能でるる。並列１１面列変侠器
２０３は、フレームパターン発生器２０２１と巡回符号
発生器２０２２から同期し１発生するフレーム同期用パ
ターン及び巡回符号の２系列信号を時分割多本し直列信
号に変快するものである。この出力は入力情報線２０９
１を用いて並列直列変換器外；ｆ２０４　の入力信号と
なり、入力情Ｓ勝２０９２〜２０９Ｍからの情報ととも
ＶＣ第１図のフレームに変換される。この出力信号に、
直列・並列変換器２０５０入力信号となり、この受信信
号はＭビット毎に取り出ちれて並列変換され、Ｎ１本の
出力情報＆！２１０１〜２１０Ｍから出力される。この
並列変換さｎた情報線の一系列である出力情報ｇＢｘｏ
１からの情報は、直列・並列変換器２０７０入力信号と
なり、更に、２系列の信号に並列変換される。

この２系列に変換された出力信号の一方は、クロック制
御回路２０６の入力信号となり、他方は、割算器２０８
の入力信号となる。この割′ＩｊＬ器２０８は、１フレ
一ム周期毎に逐次直列・並列変換器２０７から伝送δれ
てくる７ビットを符号語とする符号多項式を式（３）の
速成多項式で割る割算器でりり、その剰余はクロツクｆ
ｆ１ｌＪ御回路２０６に送信６れ、商は出力ｉ！ＩＪ御
信号腺２１１に表われる。この過程は１４個のサブフレ
ームのうち、偶数番か奇数番のいずれ力＼のサブフレー
ムから、それぞれ１ビヅトすつ取り出さｎた７ビヅト列
全符号語とする符号多項式と式（３）の生成多項式の割
算全行なっていることに相当し、その剰余が零であるな
らば、出力情報線２１０１から割算器に送信される信号
は、４！ｒ？ブフレームの先頭ビットに挿入され九巡回
符号をなす符号語でめり、剰余が非零であるならば、出
力情報線２１０１から送られてくる信号は、各サブフレ
ームの先頭ビット以外に割当てられた情報でるることを
意味する。このようにして出力情報縁２１０１から送ら
れてくる情報が各サブフレームの先頭ビットに挿入され
た巡回符号をなす符号でめるかどうかの検出が容易に行
なえる。

１ず、直列・並列変換器２０５に送信されるフレームが
ｍｌの発明の実施例における７レームでるる場合につい
て説明する。割算器２０８の剰余が零の場合には、割算
器２０８に送られてくるビット列が、偶数番のサブフレ
ームの先頭ビットに挿入され九巡回符号をなす符号語で
めることを意味する。このとき各サブフレームの先頭ビ
ットの位置検出が行なえ、サブフレーム同期が確保され
る。ここで、出力情報１２１０１から送られてくる情報
が各サブフレームの先頭ビットに挿入された情報であっ
ても、割算器２０８の剰余が零になるとは限らないが、
−度非同期状態に陥った後、サブフレーム同期を確保す
るのに要する時間は、最悪でも、サブフレーム長をＭと
した場合（２Ｍ−１）だけハンチングすれは良い。この
ようにしてサブフレーム同期を確保した後に、１列・並
列変換器２０７から送られてくるビット列は、奇数番の
サブフレームの先頭ビットに割当てられたフレーム同期
用パターンでろるので、このパターンを検索することＴ
ｌｃエク、すみやかな同期復帰が可能となり、最悪な場
合の同期復帰時間は（２Ｍ−１）×１フレーム（８ＥＣ
）となる。更に、割算器２０８の商は出力制御信号線２
１１から出力される。この商としては、１５８Ｎのビッ
ト列が考えられ、第１の発明の実施例に２けるフレーム
を用いて送信８れた制御情報の受信が５１能となる。

次に、直列・並列変換器（イ）２０５に送信されるフレ
ームが第２の発明の実施例におけるフレームでめる場合
について説明する。前記し友と同様、割算器２０８の剰
余が零でるる場合には、割算器２０８に送られてくるビ
ット列がサブフレームの偶数番か奇数番の先頭ビットに
挿入烙れた巡回符号でらることを意味し、このとき、各
サブフレームの先頭ビットの位置検出が可能となり、サ
ブフレーム同期が確保される。この場合、フレーム同期
用パターンも巡回符号であるので、−度非同期状態に陥
った後、サブフレーム同期を確保するのに要する時間は
、最悪でも、サブフレーム長をＭとした場合（Ｍ−１）
だけノ・ンチングすれば良い。

このサブフレーム同期を確保した後、クロック制御回路
２０６は、割算器２０８Ｉｌ′ｃ送信されているビット
列が、巡回符号をなすフレーム同期用パターンであるの
か、フレーム同期用パターンと排他的に存在する巡回符
号でろるのかの検出を行ない、すみやかにフレーム同期
用パターンを検索することにエフ同期復帰が可能となる
。これにエフ、最恣な場合の同期Ｏ１帰時間は、（Ｍ−
１）ＸＩフレーム（ＳＥＣ）となる。更に割算器２０８
の曲は出力側のイご＋ｊ殊２１１から出刃さｆＬ、　　
この間としは、式（１５−１）　、・・・・・・（１５
−７）で示した７徨のビット列が考えられ、第２の発明
のフレームを用いて送信された１ＩｔｌＪ御情報の受信
が可能となる。

第３図は、第１．第２の発明のそれぞれ他の実施例を部
分的に示す。第２図の例との動作上の違いに関して説明
すると、百列Ｏ並列変換器　２０７にエフ２系列に展開
された情報線が、それぞれ２０８１．２０８２の２個の
割算器の入力となっており、偶数番及び奇数番のサブフ
レームからそれぞれｌビーｙ）ずつ取り出された７ビッ
ト列を符号語とする符号多項式と式（３）の生成多項式
の割算を同時に行うことが可能となる。これにより、多
少、回路規模は増大するが第１の発明の実施例における
フレームでも一度非同期状態に陥った後、サブフレーム
同期を確保するのに要する時間は、最悪でも、サブフレ
ーム長をＮ１とした場合、（Ｍ−１）たけノ・ンテング
すれは良く、最悪な場合の同期復帰時間は、（Ｍ−１）
Ｘｉフレーム（ＳＥＣ）となる。

第４図及び第５図は第２図、第３図で説明した巡回符ｇ
発生器２０２２及び割算器２υ８の共体例でめり、２２
３□〜２２３３　、２３３□〜２３３３に、１ｔブフレ
ーム長の遅延素子、２２４１〜２２４２１２３４、〜２
３４２はＭＯＤ２の加算器、２３５は制御ゲートでめる
。

ｌサブフレーム長の遅延素子２２３１〜２２３Ｂ。

２３３１〜２３３３は、ｌフレーム毎に内容がクリアさ
れ、ｌフレーム毎に式（３）の生成多項式による乗算及
び割算を行なっている。これにより、１７レ一ム間に符
号長７０巡回符号を発生したＶ、送信されてくる７ピ９
ト列を係数とする符号多項式との割算が行なえることに
なる。剰余は、制御ゲート２３５の出力となる。

以上、ｌフレーム内のサブフレーム数１４．生成多項式
はｌ＋ｘ＋ｘ３なる場合を例に挙げて説明して＠友小゛
、本発明はこれらの組合せに限らｎるものではなく、棟
々多様な組合せが考えられる。

〔発明の効果〕

このように、本発明による同期検出方式を用いれは、伝
送データ量に対する７レームパターンの信号量のオーバ
ーヘッド証、同期検出の容易さや平均非同期継続時間荷
性が従来の構成による同期検出方式に比べて著しく改善
されていることがわかる。

この発明は、このように高速、大容量の伝送系に適した
同期検出方式でめり将来エフ−Ｎ高速・大容量化される
伝送系への応用にその活用が期待されるものである。

【図面の簡単な説明】

第１図は本発明の実施例におけるフレームの構成図、第
２因、第３図は本発明の実施例のブロック図、第４図は
第２図中の巡回符号発生器を示すブロック図、第５図は
第２図中の割算器を示すブロック図、第６図、第７図は
従来例におけるフレームの構成図でるる。２０１・・・・・・入力１１Ｊ仰信号巖、２０２．・・
・・・・フレームパターン発生器、２０２２・・印・巡
回符号発生器、２０３・・・・・・並列・直列変換器、
２ｏ４・・・・・・並夕１」０厘列変換器、２０５・・
・・・・直列・並列変換器、２ｏ６・・・・・・クロッ
ク制告回路、２ｏ７・・・・・・直列・並列変換器、２
０８・・・・・・割算器、２０９、〜２０９Ｍ・・・・
・・Ｍ本の入力情報線、２１０１〜２１０Ｍ・・・・・
・Ｍ本の出力情報線、２１１・・・・・・出力制御信号
線、２２３□〜２２３３．２３３１〜２３３３・・・・
・・１サブフレーム長の遅延素子、２２４１〜２２４２
　、２３４１〜２３４２・川・・ＭＵＤ２の加算器、２
３５・・・・・・制御ゲート。代理人　弁理士　　内　原　　　晋、第　　　乙　　　じ■ １ビ・ント＄　７　回

Claims

【特許請求の範囲】

（１）Ｎ個のサブフレームに分割され各サブフレームは
Ｍビット構成をとるフレームの各サブフレームの１ビッ
トを選定し、この選定したＮビットをＫ個の系列（Ｋは
Ｎの因数）に展開し、その１系列にＮ／Ｋビットからな
るフレーム同期用パターンを順次挿入し、残りのＫ−１
個の系列の１系列には、生成多項式から生成される１ワ
ードＮ／ＫビットからなるＫ−１個の系列の巡回符号が
順次挿入されていることを特徴とするフレーム同期方式
。
（２）Ｎ個のサブフレームに分割され各サブフレームは
Ｍビット構成をとるフレームの各サブフレームの１ビッ
トを選定し、この選定したＮビットをＫ個の系列（Ｋは
Ｎの因数）に展開し、その１系列に、生成多項式から生
成される１ワードＮ／Ｋビットからなる巡回符号をなす
フレーム同期用パターンを順次挿入し、残りのＫ−１個
の系列には、前記生成多項式から生成される１ワードＮ
／Ｋからなる巡回符号のうち、前記フレーム同期用パタ
ーンであるＮ／Ｋビットを巡回させたビット列を係数と
するＮ／Ｋ種の符号多項式と排他的Ｋ存在する巡回符号
が順次挿入されていることを特徴とするフレーム同期方
式。
（３）Ｍ本の並列送信情報を直列情報に変換する第一の
並直列変換器と、Ｋ本（ＫはＮの因数）の並列送信情報
を直列情報に変換する第二の並直列変換器と、フレーム
同期用パターンを発生させるフレームパターン発生器と
、予め定められた生成多項式から生成される１ワードＮ
ビットの巡回符号を発生する巡回符号発生器を具備し、
前記フレームパターン発生器と前記巡回符号発生器の出
力は前記第二の並直列変換器にそれぞれ接続され、更に
、前記第二の並直列変換器の出力は前記第一の並直列変
換器のＭ本の入力端子の何れかに接続されていることを
特徴とするフレーム同期装置。
（４）受信信号をＭビット毎に取り出す第一の直並列変
換器と、該第一の直並列変換器の出力のうち少なくとも
１系列に接続され、この１系列をＫ個の系列に展開する
第二の直並列変換器と、該第二の直並列変換器の出力の
うち少なくとも１系列から取り出されたＮ／Ｋビット（
ＮはＫの倍数）を係数とする符号多項式と予め定められ
た生成多項式との剰余を計算する手段と、該剰余の結果
と前記第二の直並列変換器の出力に接続されこのデータ
列から取り出されたＫ個の系列のＮ／Ｋビット列を用い
て同期検出を行う手段を含むことを特徴とするフレーム
同期装置。